JP2009005442A - スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 - Google Patents
スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 Download PDFInfo
- Publication number
- JP2009005442A JP2009005442A JP2007162107A JP2007162107A JP2009005442A JP 2009005442 A JP2009005442 A JP 2009005442A JP 2007162107 A JP2007162107 A JP 2007162107A JP 2007162107 A JP2007162107 A JP 2007162107A JP 2009005442 A JP2009005442 A JP 2009005442A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- output terminal
- turned
- switching regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 230000003321 amplification Effects 0.000 claims description 24
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 24
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 description 24
- 230000010355 oscillation Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010356 wave oscillation Effects 0.000 description 2
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】制御回路11は、正電圧出力端子OUT2と負電圧出力端子OUT1の各電圧の絶対値の和を示す電圧V3が所定の電圧になるように、PWMコンパレータ8から入力されたパルス信号Spwmに応じて第1スイッチM1及び第2スイッチM2をそれぞれ同時にオン/オフさせ、負電圧出力端子OUT1と正電圧出力端子OUT2の各電圧−Vo1及びVo2が対応する第1所定値及び第2所定値にそれぞれなるように、第1スイッチM1、第2スイッチM2、第3スイッチM3、第4スイッチM4及び第5スイッチM5の動作制御を行うようにした。
【選択図】図1
Description
図6において、PMOSトランジスタM102がオンして導通状態にある場合は、インダクタL101、NMOSトランジスタM101及びダイオードD101は昇圧型スイッチングレギュレータを構成しており、NMOSトランジスタM101をオン/オフ制御することによって昇圧動作を行い、正電圧出力端子OUT2より正電圧を出力する。また、NMOSトランジスタM101がオンして導通状態になっている場合、インダクタL101、PMOSトランジスタM102及びダイオードD102は極性逆転型スイッチングレギュレータを構成しており、PMOSトランジスタM102をオン/オフ制御することによって負電圧を生成し負電圧出力端子OUT1から出力する。
タイミングパルス発生回路130は、NMOSトランジスタM101とPMOSトランジスタM102をそれぞれ駆動するためのパルス信号G1及びG2をそれぞれ生成して出力する。演算増幅回路131は、正電圧出力端子OUTaと負電圧出力端子OUTbとの電圧差を抵抗R131と抵抗R132で分圧した電圧と、基準電圧P1との電圧差を増幅し、PWMコンパレータ132は、該増幅して得られた信号を三角波発振回路135で生成された三角波信号を用いてPWM変調させてパルス信号G1を生成する。同様に、演算増幅回路133は、正電圧出力端子OUTaと負電圧出力端子OUTbとの電圧差を抵抗R133と抵抗R134で分圧した電圧と、基準電圧P2との電圧差を増幅し、PWMコンパレータ134は、該増幅して得られた信号を三角波発振回路135で生成された三角波信号を用いてPWM変調させてパルス信号G2を生成する。
1つのインダクタと、
前記入力端子と該インダクタの一端との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第1スイッチと、
接地電圧と前記インダクタの他端との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第2スイッチと、
前記負電圧出力端子から、前記インダクタと前記第1スイッチとの接続部の方向に電流を流す第1整流素子と、
前記インダクタと前記第2スイッチとの接続部から前記正電圧出力端子の方向に電流を流す第2整流素子と、
前記インダクタと前記第1スイッチとの接続部と、接地電圧との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第5スイッチと、
前記負電圧出力端子と接地電圧との間に接続された第1コンデンサと、
前記正電圧出力端子と接地電圧との間に接続された第2コンデンサと、
前記負電圧出力端子と前記正電圧出力端子の各電圧が対応する第1所定値及び第2所定値にそれぞれなるように、前記第1スイッチ、第2スイッチ及び第5スイッチの動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が所定の電圧になるように、第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御するものである。
前記負電圧に比例した第1比例電圧と所定の第1基準電圧との電圧差を増幅して出力する第1誤差増幅回路と、
前記正電圧に比例した第2比例電圧と所定の第2基準電圧との電圧差を増幅して出力する第2誤差増幅回路と、
前記第1誤差増幅回路と該第2誤差増幅回路の各出力電圧を加算して出力する加算回路と、
該加算回路の出力電圧をPWM変調させてパルス信号を生成し出力するPWM変調回路と、
前記第1比例電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1コンパレータと、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2コンパレータと、
前記PWM変調回路、第1コンパレータ及び第2コンパレータからの各出力信号に基づいて、前記第1スイッチ、第2スイッチ及び第5スイッチの動作制御を行う制御回路と、
を備えるようにした。
前記負電圧に比例した第1比例電圧と所定の第1基準電圧との電圧差を増幅して出力する第1誤差増幅回路と、
前記正電圧に比例した第2比例電圧と所定の第2基準電圧との電圧差を増幅して出力する第2誤差増幅回路と、
前記第1誤差増幅回路と該第2誤差増幅回路の各出力電圧を加算して出力する加算回路と、
該加算回路の出力電圧をPWM変調させてパルス信号を生成し出力するPWM変調回路と、
前記第1比例電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1コンパレータと、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2コンパレータと、
前記PWM変調回路、第1コンパレータ及び第2コンパレータからの各出力信号に基づいて、前記第1スイッチ、第2スイッチ、第3スイッチ、第4スイッチ及び第5スイッチの動作制御を行う制御回路と、
を備えるようにした。
前記負電圧に比例した第1比例電圧と所定の第1基準電圧との電圧差を増幅して出力する第1誤差増幅回路と、
前記正電圧に比例した第2比例電圧と所定の第2基準電圧との電圧差を増幅して出力する第2誤差増幅回路と、
前記第1誤差増幅回路と該第2誤差増幅回路の各出力電圧を加算して出力する加算回路と、
該加算回路の出力電圧をPWM変調させてパルス信号を生成し出力するPWM変調回路と、
前記第1比例電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1コンパレータと、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2コンパレータと、
前記PWM変調回路、第1コンパレータ及び第2コンパレータからの各出力信号に基づいて、前記第1スイッチ、第2スイッチ、第3スイッチ及び第5スイッチの動作制御を行う制御回路と、
を備えるようにした。
前記負電圧に比例した第1比例電圧と所定の第1基準電圧との電圧差を増幅して出力する第1誤差増幅回路と、
前記正電圧に比例した第2比例電圧と所定の第2基準電圧との電圧差を増幅して出力する第2誤差増幅回路と、
前記第1誤差増幅回路と該第2誤差増幅回路の各出力電圧を加算して出力する加算回路と、
該加算回路の出力電圧をPWM変調させてパルス信号を生成し出力するPWM変調回路と、
前記第1比例電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1コンパレータと、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2コンパレータと、
前記PWM変調回路、第1コンパレータ及び第2コンパレータからの各出力信号に基づいて、前記第1スイッチ、第2スイッチ、第4スイッチ及び第5スイッチの動作制御を行う制御回路と、
を備えるようにした。
前記インダクタと前記第1スイッチとの接続部と、接地電圧との間に接続されたNMOSトランジスタと、
前記第1スイッチのオン/オフに応じて、該NMOSトランジスタのサブストレートゲートをドレイン又はソースのいずれか一方に接続する接続切換回路と、
で構成されるようにしてもよい。
1つのインダクタと、
入力端子と該インダクタの一端との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第1スイッチと、
接地電圧と前記インダクタの他端との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第2スイッチと、
負電圧出力端子から、前記インダクタと前記第1スイッチとの接続部の方向に電流を流す第1整流素子と、
前記インダクタと前記第2スイッチとの接続部から正電圧出力端子の方向に電流を流す第2整流素子と、
前記インダクタと前記第1スイッチとの接続部と、接地電圧との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第5スイッチと、
前記負電圧出力端子と接地電圧との間に接続された第1コンデンサと、
前記正電圧出力端子と接地電圧との間に接続された第2コンデンサと、
を備え、
前記入力端子に入力された入力電圧から所定の正電圧及び負電圧をそれぞれ生成して対応する前記正電圧出力端子及び前記負電圧出力端子からそれぞれ出力するスイッチングレギュレータの動作制御方法において、
前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が所定の電圧になるように、前記第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御し、
前記負電圧出力端子と前記正電圧出力端子の各電圧が対応する第1所定値及び第2所定値にそれぞれなるように、前記第1スイッチ、第2スイッチ及び第5スイッチの動作制御を行うようにした。
また、整流素子に、トランジスタで構成されたスイッチを使用した同期整流方式のスイッチングレギュレータにも適用することができる。
また、整流素子にダイオードを使用することにより、整流素子にスイッチを使用した場合よりも制御を簡単にすることができる。
また、第1スイッチ及び/又は第5スイッチを2つのMOSトランジスタを直列に接続して形成したことから、該各MOSトランジスタのサブストレートゲートの接続によってMOSトランジスタの寄生ダイオードによる逆電流の発生を防止することができる。
また、第5スイッチにMOSトランジスタを使用した場合において、第1スイッチのオン/オフに応じて、該MOSトランジスタのサブストレートゲートの接続を制御するようにしたことから、該MOSトランジスタの寄生ダイオードによる逆電流の発生を防止することができる。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図1において、スイッチングレギュレータ1は、入力端子INに入力された入力電圧Vinから、所定の負電圧を生成して出力電圧−Vo1として負電圧出力端子OUT1から出力すると共に所定の正電圧を生成して出力電圧Vo2として正電圧出力端子OUT2から出力する。
図2において、A〜Iは、スイッチングレギュレータ1の各出力電圧状態における動作区間を示している。なお、図2では、便宜上、各動作区間A〜Iがそれぞれ三角波信号TWの1周期である場合を例にして示しているが、これに限定するものではない。また、図2では、各動作区間A〜Iの境界における出力電圧−Vo1及びVo2の変化が階段状になっているが、これも便宜上このようにしており、実際にはクロック信号CLKの複数のクロックを介して徐々に変化し、更に、各動作区間A〜Iの発生順序は任意に示しており、これに限定するものではない。
この場合、制御回路11は、NMOSトランジスタM5a及びM5bをそれぞれオフさせて第5スイッチM5をオフさせると共に、第1スイッチM1と第2スイッチM2を同時にオン/オフさせ、更に第3スイッチM3と第4スイッチM4を同時にしかも第1スイッチM1と第2スイッチM2と相補的にオン/オフさせるように、制御信号Sw1〜Sw5をそれぞれ出力する。
動作区間Aにおける第1スイッチM1のオンデューティサイクルDonと、負電圧−Vo1と、正電圧Vo2と、入力電圧Vinとの関係は、
(Vo2−(−Vo1))/Vi=Don/(1−Don)
となり、左辺を整理すると下記(1)式のようになる。
(Vo2+Vo1)/Vi=Don/(1−Don)………………(1)
なお、動作区間Aでは、コンパレータ6及び7の各出力信号V4及びV5が共にハイレベルになるように、コンパレータ6及び7の各入力端に僅かにヒステリシス電圧をそれぞれ持たせている。
正電圧Vo2が低下すると、第2誤差増幅回路5の反転入力端に入力されている第2分圧電圧V2が低下するため、第2誤差増幅回路5の出力電圧は上昇してNMOSトランジスタM7のゲート電圧を引き上げ、NMOSトランジスタM7のドレイン電流が増加して電圧V3を上昇させる。この結果、PWMコンパレータ8から出力されるパルス信号Spwmのローレベルのパルス幅が広がり、制御回路11は、制御信号Sw1のローレベルと制御信号Sw2のハイレベルの各比率をそれぞれ増加させて、前記(1)式で示した負電圧−Vo1と正電圧Vo2の絶対値の和(Vo2+Vo1)が大きくなるようにする。なお、動作区間Bにおいても、制御回路11は、NMOSトランジスタM5a及びM5bをそれぞれオフさせて第5スイッチM5をオフさせたままである。
正電圧Vo2が上昇すると、第2コンパレータ7の出力信号V5の信号レベルが反転してローレベルになる。すると制御回路11は、第2スイッチM2をオンさせると共に第4スイッチM4をオフさせ、コンデンサC2へのエネルギー供給を遮断して正電圧Vo2を低下させる。また、第2誤差増幅回路5の反転入力端に入力されている第2分圧電圧V2が上昇するため、第2誤差増幅回路5の出力電圧が低下してNMOSトランジスタM7のゲート電圧を引き下げ、NMOSトランジスタM7のドレイン電流が減少して電圧V3が低下する。この結果、PWMコンパレータ8から出力されるパルス信号Spwmのローレベルのパルス幅が小さくなり、制御回路11は、第2スイッチM2をオンさせると共に制御信号Sw1のローレベルの比率を減少させて、負電圧−Vo1と正電圧Vo2の絶対値の和(Vo2+Vo1)が小さくなるようにする。なお、動作区間Cにおいても、制御回路11は、NMOSトランジスタM5a及びM5bをそれぞれオフさせて第5スイッチM5をオフさせたままである。
負電圧−Vo1が上昇すると、第1誤差増幅回路4の非反転入力端に入力されている第1分圧電圧−V1が上昇するため、第1誤差増幅回路4の出力電圧が上昇してNMOSトランジスタM6のゲート電圧を引き上げ、NMOSトランジスタM6のドレイン電流が増加して電圧V3を上昇させる。この結果、動作区間Bと同様、PWMコンパレータ8から出力されるパルス信号Spwmのパルス幅が大きくなり、制御回路11は、制御信号Sw1のローレベルと制御信号Sw2のハイレベルの各比率をそれぞれ増加させて、負電圧−Vo1と正電圧Vo2の絶対値の和(Vo2+Vo1)が大きくなるようにする。なお、動作区間Dにおいても、制御回路11は、NMOSトランジスタM5a及びM5bをそれぞれオフさせて第5スイッチM5をオフさせたままである。
負電圧−Vo1が低下すると、第1コンパレータ6の出力信号V4の信号レベルが反転してローレベルになる。すると制御回路11は、第3スイッチM3をオフさせると共に、第1スイッチM1がオフしている間だけNMOSトランジスタM5aとM5bをそれぞれオンさせ、コンデンサC1へのエネルギー供給を遮断して負電圧−Vo1を上昇させる。また、第1誤差増幅回路4の非反転入力端に入力されている第1分圧電圧−V1が低下して第1誤差増幅回路4の出力電圧は低下し、NMOSトランジスタM6のゲート電圧を引き下げてNMOSトランジスタM6のドレイン電流が減少し電圧V3を低下させる。この結果、動作区間Cと同様、PWMコンパレータ8から出力されるパルス信号Spwmのローレベルのパルス幅が小さくなり、制御回路11は、制御信号Sw1のローレベルと制御信号Sw2のハイレベルの各比率をそれぞれ減少させて、負電圧−Vo1と正電圧Vo2の絶対値の和(Vo2+Vo1)が小さくなるようにする。
負電圧−Vo1が上昇した場合は、動作区間Dで説明したように電圧V3が上昇する。また、正電圧Vo2が低下した場合も、動作区間Bで説明したように電圧V3が上昇する。このため、動作区間Bと動作区間Dで説明したように、PWMコンパレータ8から出力されるパルス信号Spwmのローレベルのパルス幅が大きくなり、制御回路11は、制御信号Sw1のローレベルと制御信号Sw2のハイレベルの各比率をそれぞれ増加させて、負電圧−Vo1と正電圧Vo2の絶対値の和(Vo2+Vo1)が大きくなるようにする。
負電圧−Vo1が低下すると、動作区間Eで説明したように第1コンパレータ6の出力信号の信号レベルが反転してローレベルになる。また、正電圧Vo2が上昇した場合は、動作区間Cで説明したように、第2コンパレータ7の出力信号の信号レベルが反転してローレベルになる。この結果、制御回路11は、第2スイッチM2オンさせると共に第3スイッチM3及び第4スイッチM4をそれぞれオフさせ、更に第1スイッチM1がオフしている間だけNMOSトランジスタM5a及びM5bをそれぞれオンさせる。この結果、負電圧出力端子OUT1と正電圧出力端子OUT2へのエネルギー供給が途絶え、負電圧−Vo1が上昇すると共に、正電圧Vo2が低下してそれぞれ所定の電圧に戻すことができる。なお、動作区間GでインダクタL1に蓄えられたエネルギーは、オンしている第2スイッチM2と、NMOSトランジスタM5a及びM5bを介して放出される。
負電圧−Vo1が上昇すると、動作区間D及びFで説明したように電圧V3を上昇させる。また、正電圧Vo2が上昇すると、動作区間C及びGで説明したように電圧V3を低下させる。これらのことから、実際の電圧V3の変動は、負電圧−Vo1と正電圧Vo2の各電圧変動による差分だけとなる。また、正電圧Vo2が上昇した場合は、第2コンパレータ7の出力信号V5の信号レベルが反転してローレベルになるため、動作区間C及びGで説明したように、制御回路11は、第2スイッチM2をオンさせると共に第4スイッチM4をオフさせる。このため、コンデンサC2へのエネルギー供給が途絶え、正電圧Vo2が低下する。また、制御回路11は、電圧V3の電圧変動に応じて、負電圧−Vo1と正電圧Vo2の絶対値の和(Vo2+Vo1)が所定の電圧になるように第1スイッチM1のオンデューティサイクルを制御する。
負電圧−Vo1が低下した場合は、動作区間E及びGで説明したように電圧V3が低下させる。また、正電圧Vo2が低下した場合は、動作区間B及びFで説明したように電圧V3を上昇させる。これらのことから、実際の電圧V3の変動は、負電圧−Vo1と正電圧Vo2の各電圧変動による差分だけとなる。また、負電圧−Vo1が低下した場合は、第1コンパレータ6の出力信号V4の信号レベルが反転してローレベルになるため、動作区間E及びGで説明したように、制御回路11は、第3スイッチM3をオフさせると共に、第1スイッチM1がオフしている期間だけ、NMOSトランジスタM5a及びM5bをそれぞれオンさせる。このため、コンデンサC1へのエネルギー供給が途絶え、負電圧−Vo1が上昇する。また、制御回路11は、電圧V3の変動に応じて、負電圧−Vo1と正電圧Vo2の絶対値の和(Vo2+Vo1)が所定の電圧になるように第1スイッチM1のオンデューティサイクルを制御する。
図3において、接続部Lxと接地電圧GNDとの間に、NMOSトランジスタM5eが接続され、NMOSトランジスタM5c及びM5dの直列回路がNMOSトランジスタM5eに並列に接続されている。NMOSトランジスタM5cのゲートには制御信号Sw1が、NMOSトランジスタM5eのゲートには制御信号Sw5がそれぞれ入力され、NMOSトランジスタM5dのゲートにはインバータ15で制御信号Sw1の信号レベルを反転させた信号が入力されている。また、NMOSトランジスタM5c〜M5eの各サブストレートゲートは接続され、該接続部はNMOSトランジスタM5cとM5dとの接続部に接続されている。
前記第1の実施の形態では、同期整流型のスイッチングレギュレータを例にして説明したが、図1の第3スイッチM3及び第4スイッチM4をそれぞれダイオードに置き換えて非同期整流型のスイッチングレギュレータをなすようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図5は、本発明の第2の実施の形態におけるスイッチングレギュレータの回路例を示した図である。なお、図5では、図3と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図3との相違点のみ説明する。
図5における図3との相違点は、第3スイッチM3をダイオードD1に置き換えると共に、第4スイッチM4をダイオードD2に置き換えたことにある。これに伴って、図3のスイッチングレギュレータ1をスイッチングレギュレータ1aにした。
スイッチングレギュレータ1aは、インダクタL1と、第1スイッチM1と、第3スイッチM3と、第5スイッチM5と、ダイオードD1と、ダイオードD2と、抵抗R1〜R5と、出力コンデンサC1,C2と、第1基準電圧発生回路2と、第2基準電圧発生回路3と、第1誤差増幅回路4と、第2誤差増幅回路5と、第1コンパレータ6と、第2コンパレータ7と、PWMコンパレータ8と、発振回路9と、三角波発生回路10と、制御回路11と、NMOSトランジスタM6,M7とを備えている。
このようにすることにより、スイッチングレギュレータ1aは同期整流方式ではなくなるが、正負の出力電圧−Vo1及びVo2が十分に大きい場合は効率の低下は小さくなる。また、正電圧Vo2を入力電圧Vinよりも小さい電圧に設定することができることは前記第1の実施の形態と同様であり、制御回路11から出力される制御信号Sw3及びSw4が不要になり回路の簡素化を図ることができる。更に、正電圧Vo2から入力電圧Vinへの逆電流はダイオードD2で阻止することができるため、図4のように第1スイッチM1を2つPMOSトランジスタで形成する必要がなくなる。
2 第1基準電圧発生回路
3 第2基準電圧発生回路
4 第1誤差増幅回路
5 第2誤差増幅回路
6 第1コンパレータ
7 第2コンパレータ
8 PWMコンパレータ
9 発振回路
10 三角波発生回路
11 制御回路
15 インバータ
M1 第1スイッチ
M2 第2スイッチ
M3 第3スイッチ
M4 第4スイッチ
M5 第5スイッチ
M5a〜M5e,M6,M7 NMOSトランジスタ
M1a,M1b PMOSトランジスタ
D1,D2 ダイオード
C1,C2 コンデンサ
L1 インダクタ
R1〜R5 抵抗
Claims (29)
- 入力端子に入力された入力電圧から所定の正電圧及び負電圧をそれぞれ生成して対応する正電圧出力端子及び負電圧出力端子からそれぞれ出力するスイッチングレギュレータにおいて、
1つのインダクタと、
前記入力端子と該インダクタの一端との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第1スイッチと、
接地電圧と前記インダクタの他端との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第2スイッチと、
前記負電圧出力端子から、前記インダクタと前記第1スイッチとの接続部の方向に電流を流す第1整流素子と、
前記インダクタと前記第2スイッチとの接続部から前記正電圧出力端子の方向に電流を流す第2整流素子と、
前記インダクタと前記第1スイッチとの接続部と、接地電圧との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第5スイッチと、
前記負電圧出力端子と接地電圧との間に接続された第1コンデンサと、
前記正電圧出力端子と接地電圧との間に接続された第2コンデンサと、
前記負電圧出力端子及び前記正電圧出力端子の各電圧が対応する第1所定値及び第2所定値にそれぞれなるように、前記第1スイッチ、第2スイッチ及び第5スイッチの動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が所定の電圧になるように、第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御することを特徴とするスイッチングレギュレータ。 - 前記制御回路部は、前記負電圧が前記第1所定値を超える及び/又は前記正電圧が前記第2所定値未満になると、第5スイッチをオフさせると共に、第1スイッチ及び第2スイッチの各オンデューティサイクルを大きくして、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和を、前記所定の電圧になるように大きくすることを特徴とする請求項1記載のスイッチングレギュレータ。
- 前記制御回路部は、前記負電圧が前記第1所定値未満になると、第1スイッチをオフさせている間だけ第5スイッチをオンさせると共に、第1スイッチ及び第2スイッチの各オンデューティサイクルを小さくして、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和を、前記所定の電圧になるように小さくすることを特徴とする請求項1又は2記載のスイッチングレギュレータ。
- 前記制御回路部は、前記正電圧が前記第2所定値を超えると、第2スイッチをオンさせると共に第5スイッチをオフさせ、更に、第1スイッチのオンデューティサイクルを小さくして、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和を、前記所定の電圧になるように小さくすることを特徴とする請求項1、2又は3記載のスイッチングレギュレータ。
- 前記制御回路部は、
前記負電圧に比例した第1比例電圧と所定の第1基準電圧との電圧差を増幅して出力する第1誤差増幅回路と、
前記正電圧に比例した第2比例電圧と所定の第2基準電圧との電圧差を増幅して出力する第2誤差増幅回路と、
前記第1誤差増幅回路と該第2誤差増幅回路の各出力電圧を加算して出力する加算回路と、
該加算回路の出力電圧をPWM変調させてパルス信号を生成し出力するPWM変調回路と、
前記第1比例電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1コンパレータと、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2コンパレータと、
前記PWM変調回路、第1コンパレータ及び第2コンパレータからの各出力信号に基づいて、前記第1スイッチ、第2スイッチ及び第5スイッチの動作制御を行う制御回路と、
を備えること特徴とする請求項1、2、3又は4記載のスイッチングレギュレータ。 - 前記第1整流素子は、前記インダクタと前記第1スイッチとの接続部と、前記負電圧出力端子との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第3スイッチであり、前記第2整流素子は、前記インダクタと前記第2スイッチとの接続部と、前記正電圧出力端子との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第4スイッチであり、前記制御回路部は、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が前記所定の電圧になるように、前記第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御すると共に、前記第3スイッチ及び第4スイッチを対応する前記第1スイッチ及び第2スイッチと相補的にオン/オフするように制御することを特徴とする請求項1、2、3又は4記載のスイッチングレギュレータ。
- 前記制御回路部は、前記負電圧が前記第1所定値未満になると、前記第3スイッチをオフさせ、前記正電圧が前記第2所定値を超えると、前記第4スイッチをオフさせることを特徴とする請求項6記載のスイッチングレギュレータ。
- 前記制御回路部は、
前記負電圧に比例した第1比例電圧と所定の第1基準電圧との電圧差を増幅して出力する第1誤差増幅回路と、
前記正電圧に比例した第2比例電圧と所定の第2基準電圧との電圧差を増幅して出力する第2誤差増幅回路と、
前記第1誤差増幅回路と該第2誤差増幅回路の各出力電圧を加算して出力する加算回路と、
該加算回路の出力電圧をPWM変調させてパルス信号を生成し出力するPWM変調回路と、
前記第1比例電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1コンパレータと、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2コンパレータと、
前記PWM変調回路、第1コンパレータ及び第2コンパレータからの各出力信号に基づいて、前記第1スイッチ、第2スイッチ、第3スイッチ、第4スイッチ及び第5スイッチの動作制御を行う制御回路と、
を備えること特徴とする請求項6又は7記載のスイッチングレギュレータ。 - 前記第1整流素子は、前記インダクタと前記第1スイッチとの接続部と、前記負電圧出力端子との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第3スイッチであり、前記制御回路部は、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が前記所定の電圧になるように、前記第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御すると共に、前記第3スイッチを前記第1スイッチと相補的にオン/オフするように制御することを特徴とする請求項1、2、3又は4記載のスイッチングレギュレータ。
- 前記制御回路部は、前記負電圧が前記第1所定値未満になると、前記第3スイッチをオフさせることを特徴とする請求項9記載のスイッチングレギュレータ。
- 前記制御回路部は、
前記負電圧に比例した第1比例電圧と所定の第1基準電圧との電圧差を増幅して出力する第1誤差増幅回路と、
前記正電圧に比例した第2比例電圧と所定の第2基準電圧との電圧差を増幅して出力する第2誤差増幅回路と、
前記第1誤差増幅回路と該第2誤差増幅回路の各出力電圧を加算して出力する加算回路と、
該加算回路の出力電圧をPWM変調させてパルス信号を生成し出力するPWM変調回路と、
前記第1比例電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1コンパレータと、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2コンパレータと、
前記PWM変調回路、第1コンパレータ及び第2コンパレータからの各出力信号に基づいて、前記第1スイッチ、第2スイッチ、第3スイッチ及び第5スイッチの動作制御を行う制御回路と、
を備えること特徴とする請求項9又は10記載のスイッチングレギュレータ。 - 前記第2整流素子は、前記インダクタと前記第2スイッチとの接続部と、前記正電圧出力端子との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第4スイッチであり、前記制御回路部は、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が前記所定の電圧になるように、前記第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御すると共に、前記第4スイッチを前記第2スイッチと相補的にオン/オフするように制御することを特徴とする請求項1、2、3又は4記載のスイッチングレギュレータ。
- 前記制御回路部は、前記正電圧が前記第2所定値を超えると、前記第4スイッチをオフさせることを特徴とする請求項12記載のスイッチングレギュレータ。
- 前記制御回路部は、
前記負電圧に比例した第1比例電圧と所定の第1基準電圧との電圧差を増幅して出力する第1誤差増幅回路と、
前記正電圧に比例した第2比例電圧と所定の第2基準電圧との電圧差を増幅して出力する第2誤差増幅回路と、
前記第1誤差増幅回路と該第2誤差増幅回路の各出力電圧を加算して出力する加算回路と、
該加算回路の出力電圧をPWM変調させてパルス信号を生成し出力するPWM変調回路と、
前記第1比例電圧と前記第1基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第1コンパレータと、
前記第2比例電圧と前記第2基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第2コンパレータと、
前記PWM変調回路、第1コンパレータ及び第2コンパレータからの各出力信号に基づいて、前記第1スイッチ、第2スイッチ、第4スイッチ及び第5スイッチの動作制御を行う制御回路と、
を備えること特徴とする請求項12又は13記載のスイッチングレギュレータ。 - 前記第1コンパレータ及び第2コンパレータは、それぞれヒステリシスが設けられることを特徴とする請求項5、8、11又は14記載のスイッチングレギュレータ。
- 前記第5スイッチは、直列に接続された2つのNMOSトランジスタで構成され、一方の該NMOSトランジスタのサブストレートゲートとドレインが接続されると共に、他方の該NMOSトランジスタのサブストレートゲートとソースが接続されることを特徴とする請求項1、2、3、4、5、6、7、8、9、10、11、12、13、14又は15記載のスイッチングレギュレータ。
- 前記第5スイッチは、
前記インダクタと前記第1スイッチとの接続部と、接地電圧との間に接続されたNMOSトランジスタと、
前記第1スイッチのオン/オフに応じて、該NMOSトランジスタのサブストレートゲートをドレイン又はソースのいずれか一方に接続する接続切換回路と、
で構成されること特徴とする請求項1、2、3、4、5、6、7、8、9、10、11、12、13、14又は15記載のスイッチングレギュレータ。 - 前記第1スイッチは、直列に接続された2つのPMOSトランジスタで構成され、一方の該PMOSトランジスタのサブストレートゲートとドレインが接続されると共に、他方の該PMOSトランジスタのサブストレートゲートとソースが接続されることを特徴とする請求項1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16又は17記載のスイッチングレギュレータ。
- 前記第1スイッチ、第2スイッチ、第5スイッチ、第1整流素子、第2整流素子及び制御回路部は、1つのICに集積されることを特徴とする請求項1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17又は18記載のスイッチングレギュレータ。
- 1つのインダクタと、
入力端子と該インダクタの一端との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第1スイッチと、
接地電圧と前記インダクタの他端との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第2スイッチと、
負電圧出力端子から、前記インダクタと前記第1スイッチとの接続部の方向に電流を流す第1整流素子と、
前記インダクタと前記第2スイッチとの接続部から正電圧出力端子の方向に電流を流す第2整流素子と、
前記インダクタと前記第1スイッチとの接続部と、接地電圧との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第5スイッチと、
前記負電圧出力端子と接地電圧との間に接続された第1コンデンサと、
前記正電圧出力端子と接地電圧との間に接続された第2コンデンサと、
を備え、
前記入力端子に入力された入力電圧から所定の正電圧及び負電圧をそれぞれ生成して対応する前記正電圧出力端子及び前記負電圧出力端子からそれぞれ出力するスイッチングレギュレータの動作制御方法において、
前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が所定の電圧になるように、前記第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御し、
前記負電圧出力端子と前記正電圧出力端子の各電圧が対応する第1所定値及び第2所定値にそれぞれなるように、前記第1スイッチ、第2スイッチ及び第5スイッチの動作制御を行うことを特徴とするスイッチングレギュレータの動作制御方法。 - 前記負電圧が前記第1所定値を超える及び/又は前記正電圧が前記第2所定値未満になると、第5スイッチをオフさせると共に、前記第1スイッチ及び第2スイッチの各オンデューティサイクルを大きくして、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和を、前記所定の電圧になるように大きくすることを特徴とする請求項20記載のスイッチングレギュレータの動作制御方法。
- 前記負電圧が前記第1所定値未満になると、第1スイッチをオフさせている間だけ第5スイッチをオンさせると共に、前記第1スイッチ及び第2スイッチの各オンデューティサイクルを小さくして、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和を、前記所定の電圧になるように小さくすることを特徴とする請求項20又は21記載のスイッチングレギュレータの動作制御方法。
- 前記正電圧が前記第2所定値を超えると、第2スイッチをオンさせると共に第5スイッチをオフさせ、更に、前記第1スイッチのオンデューティサイクルを小さくして、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和を、前記所定の電圧になるように小さくすることを特徴とする請求項20、21又は22記載のスイッチングレギュレータの動作制御方法。
- 前記第1整流素子が、前記インダクタと前記第1スイッチとの接続部と、前記負電圧出力端子との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第3スイッチであり、前記第2整流素子が、前記インダクタと前記第2スイッチとの接続部と、前記正電圧出力端子との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第4スイッチである場合、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が前記所定の電圧になるように、前記第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御すると共に、前記第3スイッチ及び第4スイッチを対応する前記第1スイッチ及び第2スイッチと相補的にオン/オフするように制御することを特徴とする請求項20、21、22又は23記載のスイッチングレギュレータの動作制御方法。
- 前記負電圧が前記第1所定値未満になると、前記第3スイッチをオフさせ、前記正電圧が前記第2所定値を超えると、前記第4スイッチをオフさせることを特徴とする請求項24記載のスイッチングレギュレータの動作制御方法。
- 前記第1整流素子が、前記インダクタと前記第1スイッチとの接続部と、前記負電圧出力端子との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第3スイッチである場合、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が前記所定の電圧になるように、前記第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御すると共に、前記第3スイッチを前記第1スイッチと相補的にオン/オフするように制御することを特徴とする請求項20、21、22又は23記載のスイッチングレギュレータの動作制御方法。
- 前記負電圧が前記第1所定値未満になると、前記第3スイッチをオフさせることを特徴とする請求項26記載のスイッチングレギュレータの動作制御方法。
- 前記第2整流素子が、前記インダクタと前記第2スイッチとの接続部と、前記正電圧出力端子との間に接続され、入力された制御信号に応じてオン又はオフして導通状態又は遮断状態になる第4スイッチである場合、前記正電圧出力端子と前記負電圧出力端子の各電圧の絶対値の和が前記所定の電圧になるように、前記第1スイッチ及び第2スイッチをそれぞれ同時にオン/オフ制御すると共に、前記第4スイッチを前記第2スイッチと相補的にオン/オフするように制御することを特徴とする請求項20、21、22又は23記載のスイッチングレギュレータの動作制御方法。
- 前記正電圧が前記第2所定値を超えると、前記第4スイッチをオフさせることを特徴とする請求項28記載のスイッチングレギュレータの動作制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007162107A JP5151266B2 (ja) | 2007-06-20 | 2007-06-20 | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 |
US12/140,910 US7852056B2 (en) | 2007-06-20 | 2008-06-17 | Switching regulator |
CN2008101249478A CN101330253B (zh) | 2007-06-20 | 2008-06-18 | 开关调节器及其动作控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007162107A JP5151266B2 (ja) | 2007-06-20 | 2007-06-20 | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009005442A true JP2009005442A (ja) | 2009-01-08 |
JP5151266B2 JP5151266B2 (ja) | 2013-02-27 |
Family
ID=40135818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007162107A Expired - Fee Related JP5151266B2 (ja) | 2007-06-20 | 2007-06-20 | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7852056B2 (ja) |
JP (1) | JP5151266B2 (ja) |
CN (1) | CN101330253B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8258765B2 (en) | 2008-06-26 | 2012-09-04 | Ricoh Company, Ltd. | Switching regulator and semiconductor apparatus including the same |
US8289000B2 (en) | 2007-09-06 | 2012-10-16 | Ricoh Company, Ltd. | Charge control circuit |
US8294434B2 (en) | 2007-09-12 | 2012-10-23 | Ricoh Company, Ltd. | Constant current output control type switching regulator |
US8368363B2 (en) | 2008-06-02 | 2013-02-05 | Ricoh Company, Ltd. | Current sensing circuit and switching regulator including the same |
JP2014064436A (ja) * | 2012-09-24 | 2014-04-10 | Renesas Electronics Corp | 電源装置 |
CN105118468A (zh) * | 2015-09-25 | 2015-12-02 | 昆山龙腾光电有限公司 | 一种用于消除液晶残像的信号产生电路 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200525869A (en) * | 2004-01-28 | 2005-08-01 | Renesas Tech Corp | Switching power supply and semiconductor IC |
JP5133579B2 (ja) * | 2007-02-28 | 2013-01-30 | ローム株式会社 | 昇圧型スイッチング電源装置及びこれを備えた電子機器 |
TWI377770B (en) * | 2009-03-17 | 2012-11-21 | Leadtrend Tech Corp | Frequency-jittering apparatuses, frequency-jittering methods and power management devices |
JP2010258950A (ja) * | 2009-04-28 | 2010-11-11 | Seiko Epson Corp | 比較回路、集積回路装置及び電子機器 |
KR101293811B1 (ko) * | 2009-06-30 | 2013-08-06 | 후지쯔 가부시끼가이샤 | Dc-dc 컨버터, 모듈, 전원 장치 및 전자 기기 |
US8421425B1 (en) * | 2009-10-05 | 2013-04-16 | Adaptive Digital Power, Inc. | Non-positive inductor current detector for step down switching regulators |
CN103125067B (zh) * | 2010-09-10 | 2015-06-03 | 意法爱立信有限公司 | 优化的开关模式电源 |
EP2466738B1 (en) * | 2010-12-20 | 2018-04-04 | ams AG | Voltage converter and method for voltage conversion |
JP2013059206A (ja) | 2011-09-08 | 2013-03-28 | Ricoh Co Ltd | 充電回路及びその制御方法 |
JP5902421B2 (ja) | 2011-09-13 | 2016-04-13 | リコー電子デバイス株式会社 | Dc/dcコンバータの制御回路及びdc−dcコンバータ |
JP5788748B2 (ja) | 2011-09-13 | 2015-10-07 | リコー電子デバイス株式会社 | Dc/dcコンバータの制御回路及びdc−dcコンバータ |
JP5808990B2 (ja) | 2011-09-13 | 2015-11-10 | リコー電子デバイス株式会社 | Dc/dcコンバータの制御回路及びdc−dcコンバータ |
JP5812777B2 (ja) | 2011-09-13 | 2015-11-17 | リコー電子デバイス株式会社 | Dc/dcコンバータの制御回路及びdc−dcコンバータ |
JP5355756B2 (ja) * | 2011-09-30 | 2013-11-27 | シャープ株式会社 | スイッチング電源装置と、それを用いたインバータ、コンバータ、エアーコンディショナー、ソーラーパワーコントローラ、および自動車 |
TW201349696A (zh) * | 2012-05-18 | 2013-12-01 | Hon Hai Prec Ind Co Ltd | 直流交換式電源供應器 |
EP2720363A1 (en) * | 2012-10-12 | 2014-04-16 | ST-Ericsson SA | Independent output control for single-inductor, bipolar outputs, buck-boost converters |
EP2720362A1 (en) * | 2012-10-12 | 2014-04-16 | ST-Ericsson SA | Independent output control for single-inductor, bipolar outputs, buck-boost converters |
US9395738B2 (en) | 2013-01-28 | 2016-07-19 | Nvidia Corporation | Current-parking switching regulator with a split inductor |
US9800158B2 (en) | 2013-01-30 | 2017-10-24 | Nvidia Corporation | Current-parking switching regulator downstream controller |
US9804621B2 (en) | 2013-02-05 | 2017-10-31 | Nvidia Corporation | Current-parking switching regulator downstream controller pre-driver |
US9459635B2 (en) | 2013-02-08 | 2016-10-04 | Nvidia Corporation | Current-parking switching regulator upstream controller |
US9389617B2 (en) | 2013-02-19 | 2016-07-12 | Nvidia Corporation | Pulsed current sensing |
US9639102B2 (en) | 2013-02-19 | 2017-05-02 | Nvidia Corporation | Predictive current sensing |
JP2015053833A (ja) * | 2013-09-09 | 2015-03-19 | ローム株式会社 | Dc/dcコンバータおよびその制御回路、ならびに電子機器 |
CN103812364B (zh) * | 2014-01-27 | 2016-01-20 | 清华大学 | 一种用于射频卡接口的整流电路 |
RU2571371C2 (ru) * | 2014-04-29 | 2015-12-20 | Сергей Иванович Малафеев | Регулирующее устройство |
KR102592901B1 (ko) * | 2016-02-26 | 2023-10-24 | 삼성디스플레이 주식회사 | Dc-dc 컨버터, 이를 이용한 dc-dc 컨버팅 방법 및 이를 포함하는 표시 장치 |
CN106230259A (zh) * | 2016-09-26 | 2016-12-14 | 航天长峰朝阳电源有限公司 | 一种可控式高效率非隔离升压电源模块 |
US10680512B2 (en) | 2017-07-19 | 2020-06-09 | Infineon Technologies Austria Ag | Switched-capacitor converters with capacitor pre-charging |
US10224803B1 (en) * | 2017-12-20 | 2019-03-05 | Infineon Technologies Austria Ag | Switched capacitor converter with compensation inductor |
US11164694B2 (en) * | 2019-09-27 | 2021-11-02 | Apple Inc. | Low-spurious electric-field inductor design |
CN110557034B (zh) * | 2019-10-08 | 2021-08-27 | 重庆凯米尔汽油机有限公司 | 一种中频永磁发电焊机前级预稳压系统 |
CN113014094B (zh) * | 2019-12-20 | 2022-07-12 | 圣邦微电子(北京)股份有限公司 | 一种升压转换器 |
CN112503229B (zh) * | 2020-11-27 | 2022-04-19 | 四川虹美智能科技有限公司 | 冰箱单向阀控制电路、方法、计算设备及计算机可读介质 |
CN112628450A (zh) * | 2020-12-22 | 2021-04-09 | 潍柴动力股份有限公司 | 一种电磁阀电流的控制方法及装置 |
CN116317584B (zh) * | 2023-05-23 | 2023-08-01 | 合肥乘翎微电子有限公司 | 一种直流转换器及pwm控制器的控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002060043A1 (en) * | 2001-01-23 | 2002-08-01 | Koninklijke Philips Electronics N.V. | A digitally controlled dc/dc converter |
JP2003164143A (ja) * | 2001-09-12 | 2003-06-06 | Matsushita Electric Ind Co Ltd | 多出力dc−dcコンバータ |
JP2003186552A (ja) * | 2001-12-21 | 2003-07-04 | Fujitsu Ltd | 正負電源発生装置および半導体装置 |
JP2005124248A (ja) * | 2003-10-14 | 2005-05-12 | Onkyo Corp | スイッチング電源回路 |
JP2006238654A (ja) * | 2005-02-28 | 2006-09-07 | Seiko Instruments Inc | スイッチングレギュレータ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0956150A (ja) * | 1995-08-11 | 1997-02-25 | Nippon Steel Corp | スイッチング電源装置 |
US5929692A (en) * | 1997-07-11 | 1999-07-27 | Computer Products Inc. | Ripple cancellation circuit with fast load response for switch mode voltage regulators with synchronous rectification |
US6307355B1 (en) * | 1998-09-03 | 2001-10-23 | Intel Corporation | Method and apparatus for reducing the power consumption of a voltage regulator |
JP2000287441A (ja) * | 1999-03-31 | 2000-10-13 | Shindengen Electric Mfg Co Ltd | 二出力チョッパ回路 |
US6285173B1 (en) * | 2000-06-06 | 2001-09-04 | Texas Instruments Incorporated | Method to switch MOSFETs using recycled, parasitic energy |
JP4094487B2 (ja) * | 2003-05-21 | 2008-06-04 | ローム株式会社 | 正負出力電圧用電源装置 |
JP2005168247A (ja) * | 2003-12-05 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 複合電源装置 |
JP4463635B2 (ja) * | 2004-07-20 | 2010-05-19 | 株式会社リコー | スイッチングレギュレータ、スイッチングレギュレータを使用した電源回路及びスイッチングレギュレータを使用した二次電池の充電回路 |
JP4619822B2 (ja) * | 2005-03-03 | 2011-01-26 | 株式会社リコー | スイッチングレギュレータ及びその電圧制御方法 |
JP4713913B2 (ja) * | 2005-03-31 | 2011-06-29 | 株式会社アドバンテスト | 電源回路及び試験装置 |
US20070085585A1 (en) * | 2005-10-13 | 2007-04-19 | Arm Limited | Data retention in operational and sleep modes |
JP2007202273A (ja) * | 2006-01-25 | 2007-08-09 | Ricoh Co Ltd | スイッチングレギュレータ |
JP2007215259A (ja) * | 2006-02-07 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 駆動回路及びそれを用いたスイッチングレギュレータ |
JP2007252137A (ja) * | 2006-03-17 | 2007-09-27 | Ricoh Co Ltd | 非絶縁降圧型dc−dcコンバータ |
JP4809147B2 (ja) * | 2006-07-10 | 2011-11-09 | Okiセミコンダクタ株式会社 | スイッチングレギュレータ |
-
2007
- 2007-06-20 JP JP2007162107A patent/JP5151266B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-17 US US12/140,910 patent/US7852056B2/en not_active Expired - Fee Related
- 2008-06-18 CN CN2008101249478A patent/CN101330253B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002060043A1 (en) * | 2001-01-23 | 2002-08-01 | Koninklijke Philips Electronics N.V. | A digitally controlled dc/dc converter |
JP2003164143A (ja) * | 2001-09-12 | 2003-06-06 | Matsushita Electric Ind Co Ltd | 多出力dc−dcコンバータ |
JP2003186552A (ja) * | 2001-12-21 | 2003-07-04 | Fujitsu Ltd | 正負電源発生装置および半導体装置 |
JP2005124248A (ja) * | 2003-10-14 | 2005-05-12 | Onkyo Corp | スイッチング電源回路 |
JP2006238654A (ja) * | 2005-02-28 | 2006-09-07 | Seiko Instruments Inc | スイッチングレギュレータ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8289000B2 (en) | 2007-09-06 | 2012-10-16 | Ricoh Company, Ltd. | Charge control circuit |
US8294434B2 (en) | 2007-09-12 | 2012-10-23 | Ricoh Company, Ltd. | Constant current output control type switching regulator |
US8368363B2 (en) | 2008-06-02 | 2013-02-05 | Ricoh Company, Ltd. | Current sensing circuit and switching regulator including the same |
US8258765B2 (en) | 2008-06-26 | 2012-09-04 | Ricoh Company, Ltd. | Switching regulator and semiconductor apparatus including the same |
JP2014064436A (ja) * | 2012-09-24 | 2014-04-10 | Renesas Electronics Corp | 電源装置 |
CN105118468A (zh) * | 2015-09-25 | 2015-12-02 | 昆山龙腾光电有限公司 | 一种用于消除液晶残像的信号产生电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101330253B (zh) | 2012-06-20 |
CN101330253A (zh) | 2008-12-24 |
US20080315850A1 (en) | 2008-12-25 |
JP5151266B2 (ja) | 2013-02-27 |
US7852056B2 (en) | 2010-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5151266B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 | |
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
KR101168488B1 (ko) | 충전 제어 회로 | |
JP5287030B2 (ja) | Dc−dcコンバータおよび制御方法 | |
JP5091027B2 (ja) | スイッチングレギュレータ | |
JP5287191B2 (ja) | ヒステリシススイッチングレギュレータ及びその動作制御方法 | |
US7893667B2 (en) | PWM power supply apparatus having a controlled duty ratio without causing overall system oscillation | |
US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
US7265526B2 (en) | Semiconductor device | |
JP4825584B2 (ja) | チャージポンプ回路 | |
JP5730520B2 (ja) | スイッチングレギュレータ | |
JP2009303317A (ja) | 基準電圧発生回路及びその基準電圧発生回路を備えたdc−dcコンバータ | |
JP2010063276A (ja) | 電流モード制御型スイッチングレギュレータ | |
JP2008178263A (ja) | 昇降圧型スイッチングレギュレータ及び昇降圧型スイッチングレギュレータの逆電流防止方法 | |
KR20110129816A (ko) | 전원 회로, 집적 회로 장치, 고체 촬상 장치 및 전자 기기 | |
JP6510288B2 (ja) | チャージポンプ回路 | |
JP2012060854A (ja) | Dc−dcコンバータ | |
US20100246221A1 (en) | Dynamic phase manager for multi-phase switching regulators | |
JP2010051152A (ja) | 電流モード制御型スイッチングレギュレータ | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
US8159089B2 (en) | Power supply circuit and semiconductor device for use therein | |
JP2006014491A (ja) | 電源入力回路 | |
JP2006050833A (ja) | チャージポンプ回路 | |
JP2010152369A (ja) | 電源装置 | |
JP3964900B2 (ja) | 電圧供給回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |