JP2003186552A - 正負電源発生装置および半導体装置 - Google Patents
正負電源発生装置および半導体装置Info
- Publication number
- JP2003186552A JP2003186552A JP2001389201A JP2001389201A JP2003186552A JP 2003186552 A JP2003186552 A JP 2003186552A JP 2001389201 A JP2001389201 A JP 2001389201A JP 2001389201 A JP2001389201 A JP 2001389201A JP 2003186552 A JP2003186552 A JP 2003186552A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- state
- power supply
- inductor
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Abstract
(57)【要約】
【課題】 単電源から正負電源を発生する正負電源発生
装置を小型化する。 【解決手段】インダクタ１０は、単電源１６から流入す
る電気エネルギーを磁気エネルギーに変換して蓄積する
とともに、電気エネルギーに再度変換して出力する。第
１のダイオード１１は、スイッチ１３がＯＦＦの状態に
なった場合には、インダクタ１０から出力される電力を
正電源に対して供給する。第２のダイオード１２は、ス
イッチ１４がＯＦＦの状態になった場合には、インダク
タ１０から出力される電力を負電源に対して供給する。
第１のスイッチ１３は、インダクタ１０の一方の端子を
接地する。第２のスイッチ１４は、インダクタ１０の他
方の端子を単電源１６に接続する。制御回路１５は、第
１および第２のスイッチ１３，１４を双方同時にＯＮの
状態にした後、負電源に電力を供給する場合には、第２
のスイッチ１４のみをＯＦＦの状態にし、正電源に電力
を供給する場合には、第１のスイッチ１３のみをＯＦＦ
の状態にし、インダクタ１０に蓄積されている磁気エネ
ルギーを正電源または負電源に対して出力する。
装置を小型化する。 【解決手段】インダクタ１０は、単電源１６から流入す
る電気エネルギーを磁気エネルギーに変換して蓄積する
とともに、電気エネルギーに再度変換して出力する。第
１のダイオード１１は、スイッチ１３がＯＦＦの状態に
なった場合には、インダクタ１０から出力される電力を
正電源に対して供給する。第２のダイオード１２は、ス
イッチ１４がＯＦＦの状態になった場合には、インダク
タ１０から出力される電力を負電源に対して供給する。
第１のスイッチ１３は、インダクタ１０の一方の端子を
接地する。第２のスイッチ１４は、インダクタ１０の他
方の端子を単電源１６に接続する。制御回路１５は、第
１および第２のスイッチ１３，１４を双方同時にＯＮの
状態にした後、負電源に電力を供給する場合には、第２
のスイッチ１４のみをＯＦＦの状態にし、正電源に電力
を供給する場合には、第１のスイッチ１３のみをＯＦＦ
の状態にし、インダクタ１０に蓄積されている磁気エネ
ルギーを正電源または負電源に対して出力する。
Description
【０００１】
【発明の属する技術分野】本発明は正負電源発生装置お
よび半導体装置に関し、特に、単電源から正負電源を発
生する正負電源発生装置および半導体装置に関する。
よび半導体装置に関し、特に、単電源から正負電源を発
生する正負電源発生装置および半導体装置に関する。
【０００２】
【従来の技術】携帯電話やＰＤＡ（Personal Digital(D
ata) Assistants）等の可搬型情報処理装置では、液晶
表示装置を駆動するために、二次電池等の単電源からプ
ラスおよびマイナスの２種類の電圧を有する正負電源を
発生する必要がある。
ata) Assistants）等の可搬型情報処理装置では、液晶
表示装置を駆動するために、二次電池等の単電源からプ
ラスおよびマイナスの２種類の電圧を有する正負電源を
発生する必要がある。
【０００３】図１２は、従来における正負電源発生装置
の構成例を示す図である。この図に示すように、従来の
正負電源発生装置は、入力電圧Ｖｉｎ、入力キャパシタ
Ｃｉｎ、パルスジェネレータＰ１，Ｐ２、インダクタＬ
１，Ｌ２、スイッチングトランジスタＴ１，Ｔ２、ダイ
オードＤ１，Ｄ２、出力キャパシタＣ１，Ｃ２によって
構成されている。
の構成例を示す図である。この図に示すように、従来の
正負電源発生装置は、入力電圧Ｖｉｎ、入力キャパシタ
Ｃｉｎ、パルスジェネレータＰ１，Ｐ２、インダクタＬ
１，Ｌ２、スイッチングトランジスタＴ１，Ｔ２、ダイ
オードＤ１，Ｄ２、出力キャパシタＣ１，Ｃ２によって
構成されている。
【０００４】ここで、入力電圧Ｖｉｎは、例えば、二次
電池であるリチウム電池から出力される３Ｖの電源電圧
である。入力キャパシタＣｉｎは、入力電圧Ｖｉｎに並
列に接続されており、電源の高周波域での内部インピー
ダンスを低下させる機能を有する。
電池であるリチウム電池から出力される３Ｖの電源電圧
である。入力キャパシタＣｉｎは、入力電圧Ｖｉｎに並
列に接続されており、電源の高周波域での内部インピー
ダンスを低下させる機能を有する。
【０００５】インダクタＬ１は、数十〜数百μＨのイン
ダクタンス値を有するコイルによって構成されており、
電気エネルギーを磁気エネルギーに変換して蓄積すると
ともに、蓄積された磁気エネルギーを電気エネルギーに
変換して出力する。
ダクタンス値を有するコイルによって構成されており、
電気エネルギーを磁気エネルギーに変換して蓄積すると
ともに、蓄積された磁気エネルギーを電気エネルギーに
変換して出力する。
【０００６】インダクタＬ２も同様に、数十〜数百μＨ
のインダクタンス値を有するコイルによって構成されて
いる。パルスジェネレータＰ１は、スイッチングトラン
ジスタＴ１を駆動するためのパルス信号を発生して出力
する。
のインダクタンス値を有するコイルによって構成されて
いる。パルスジェネレータＰ１は、スイッチングトラン
ジスタＴ１を駆動するためのパルス信号を発生して出力
する。
【０００７】パルスジェネレータＰ２も同様に、スイッ
チングトランジスタＴ２を駆動するためのパルス信号を
発生して出力する。スイッチングトランジスタＴ１は、
ＮチャネルＭＯＳ−ＦＥＴ（Metal OxideSemiconductor
-Field Effect Transistor）によって構成され、パルス
ジェネレータＰ１から供給されるパルス信号が“Ｈ”の
状態になった場合にはＯＮの状態になり、それ以外の場
合にはＯＦＦの状態になる。
チングトランジスタＴ２を駆動するためのパルス信号を
発生して出力する。スイッチングトランジスタＴ１は、
ＮチャネルＭＯＳ−ＦＥＴ（Metal OxideSemiconductor
-Field Effect Transistor）によって構成され、パルス
ジェネレータＰ１から供給されるパルス信号が“Ｈ”の
状態になった場合にはＯＮの状態になり、それ以外の場
合にはＯＦＦの状態になる。
【０００８】スイッチングトランジスタＴ２は、Ｐチャ
ネルＭＯＳ−ＦＥＴによって構成され、パルスジェネレ
ータＰ２から供給されるパルス信号が“Ｌ”の状態にな
った場合にはＯＮの状態になり、それ以外の場合にはＯ
ＦＦの状態になる。
ネルＭＯＳ−ＦＥＴによって構成され、パルスジェネレ
ータＰ２から供給されるパルス信号が“Ｌ”の状態にな
った場合にはＯＮの状態になり、それ以外の場合にはＯ
ＦＦの状態になる。
【０００９】ダイオードＤ１は、順バイアスが印加され
た状態になった場合には、インダクタＬ１に発生した電
圧を出力し、それ以外の場合には遮断状態となる。ダイ
オードＤ２も同様に、順バイアスが印加された状態にな
った場合には、インダクタＬ２に発生した電圧を出力
し、それ以外の場合には遮断状態となる。
た状態になった場合には、インダクタＬ１に発生した電
圧を出力し、それ以外の場合には遮断状態となる。ダイ
オードＤ２も同様に、順バイアスが印加された状態にな
った場合には、インダクタＬ２に発生した電圧を出力
し、それ以外の場合には遮断状態となる。
【００１０】キャパシタＣ１は、ダイオードＤ１からの
出力を整流し、正電源電圧Ｖｏ１として出力する。キャ
パシタＣ２も同様に、ダイオードＤ２からの出力を整流
し、負電源電圧Ｖｏ２として出力する。
出力を整流し、正電源電圧Ｖｏ１として出力する。キャ
パシタＣ２も同様に、ダイオードＤ２からの出力を整流
し、負電源電圧Ｖｏ２として出力する。
【００１１】次に、以上の従来例の動作について説明す
る。図１３は、図１２に示す従来例の動作を説明するた
めのタイミングチャートである。パルスジェネレータＰ
１から出力される信号（以下、パルス信号Ｐ１と称す
る）は、図１３（Ａ）に示すように、所定の周期毎に、
時間Ｔ１だけ“Ｈ”の状態になる信号である。一方、パ
ルスジェネレータＰ２から出力される信号（以下、パル
ス信号Ｐ２と称する）は、図１３（Ｄ）に示すように、
所定の周期毎に、時間Ｔ２だけ“Ｌ”の状態になる信号
である。
る。図１３は、図１２に示す従来例の動作を説明するた
めのタイミングチャートである。パルスジェネレータＰ
１から出力される信号（以下、パルス信号Ｐ１と称す
る）は、図１３（Ａ）に示すように、所定の周期毎に、
時間Ｔ１だけ“Ｈ”の状態になる信号である。一方、パ
ルスジェネレータＰ２から出力される信号（以下、パル
ス信号Ｐ２と称する）は、図１３（Ｄ）に示すように、
所定の周期毎に、時間Ｔ２だけ“Ｌ”の状態になる信号
である。
【００１２】このようなパルス信号Ｐ１がスイッチング
トランジスタＴ１に供給されると、パルス信号Ｐ１が
“Ｈ”の状態になった時点でＯＮの状態になる。スイッ
チングトランジスタＴ１がＯＮの状態になると、インダ
クタＬ１が接地されるので、入力電圧Ｖｉｎがインダク
タＬ１に印加され、図１３（Ｃ）に示すように、電流が
インダクタＬ１に流入する。その結果、インダクタＬ１
が磁化され、電気エネルギーが磁気エネルギーに転換さ
れて蓄積される。なお、このとき、ダイオードＤ１は、
アノード側が接地されるので逆バイアス状態になって遮
断され、出力側には電流は流れない。
トランジスタＴ１に供給されると、パルス信号Ｐ１が
“Ｈ”の状態になった時点でＯＮの状態になる。スイッ
チングトランジスタＴ１がＯＮの状態になると、インダ
クタＬ１が接地されるので、入力電圧Ｖｉｎがインダク
タＬ１に印加され、図１３（Ｃ）に示すように、電流が
インダクタＬ１に流入する。その結果、インダクタＬ１
が磁化され、電気エネルギーが磁気エネルギーに転換さ
れて蓄積される。なお、このとき、ダイオードＤ１は、
アノード側が接地されるので逆バイアス状態になって遮
断され、出力側には電流は流れない。
【００１３】パルス信号Ｐ１が“Ｈ”の状態になってか
ら所定の時間Ｔ１が経過すると、パルス信号Ｐ１は
“Ｌ”の状態に変遷する。すると、スイッチングトラン
ジスタＴ１がＯＦＦの状態になるので、インダクタＬ１
に流入する電流が減少し始める。インダクタＬ１に流入
する電流が減少し始めると、自己誘導により、それを抑
制する方向に起電力が発生する。その結果、図１３
（Ｂ）に示すように、インダクタＬ１に流入する電流の
減少に対応して、正電源電圧Ｖｏ１が増加することにな
る。このとき、ダイオードＤ１は、インダクタＬ１側が
高電位となるので順バイアス状態になってＯＮの状態に
なり、インダクタＬ１に発生した起電力が、ダイオード
Ｄ１を経由して出力されることになる。
ら所定の時間Ｔ１が経過すると、パルス信号Ｐ１は
“Ｌ”の状態に変遷する。すると、スイッチングトラン
ジスタＴ１がＯＦＦの状態になるので、インダクタＬ１
に流入する電流が減少し始める。インダクタＬ１に流入
する電流が減少し始めると、自己誘導により、それを抑
制する方向に起電力が発生する。その結果、図１３
（Ｂ）に示すように、インダクタＬ１に流入する電流の
減少に対応して、正電源電圧Ｖｏ１が増加することにな
る。このとき、ダイオードＤ１は、インダクタＬ１側が
高電位となるので順バイアス状態になってＯＮの状態に
なり、インダクタＬ１に発生した起電力が、ダイオード
Ｄ１を経由して出力されることになる。
【００１４】一方、パルス信号Ｐ２がスイッチングトラ
ンジスタＴ２に供給されると、パルス信号Ｐ２が“Ｌ”
の状態になった時点でＯＮの状態になる。スイッチング
トランジスタＴ２がＯＮの状態になると、インダクタＬ
２に入力電圧Ｖｉｎが印加され、図１３（Ｆ）に示すよ
うに、電流がインダクタＬ２に流入する。その結果、イ
ンダクタＬ２が磁化され、電気エネルギーが磁気エネル
ギーに転換されて蓄積される。なお、このとき、ダイオ
ードＤ２は、カソード側が高電位となり、逆バイアス状
態になって遮断されるので、出力側には電流は流れな
い。
ンジスタＴ２に供給されると、パルス信号Ｐ２が“Ｌ”
の状態になった時点でＯＮの状態になる。スイッチング
トランジスタＴ２がＯＮの状態になると、インダクタＬ
２に入力電圧Ｖｉｎが印加され、図１３（Ｆ）に示すよ
うに、電流がインダクタＬ２に流入する。その結果、イ
ンダクタＬ２が磁化され、電気エネルギーが磁気エネル
ギーに転換されて蓄積される。なお、このとき、ダイオ
ードＤ２は、カソード側が高電位となり、逆バイアス状
態になって遮断されるので、出力側には電流は流れな
い。
【００１５】パルス信号Ｐ２が“Ｌ”の状態になってか
ら所定の時間Ｔ２が経過すると、パルス信号は“Ｈ”の
状態に変遷する。すると、スイッチングトランジスタＴ
２がＯＦＦの状態になるので、インダクタＬ２に流入す
る電流が減少し始める。インダクタＬ２に流入する電流
が減少し始めると、自己誘導により、それを抑制する方
向に起電力が発生する。その結果、図１３（Ｅ）に示す
ように、インダクタＬ２に流入する電流の減少に対応し
て、負電源電圧Ｖｏ２が増加することになる。このと
き、ダイオードＤ２は、インダクタＬ２側が低電位とな
るので順バイアス状態になってＯＮの状態になり、イン
ダクタＬ２に発生した起電力が、ダイオードＤ２を経由
して出力されることになる。
ら所定の時間Ｔ２が経過すると、パルス信号は“Ｈ”の
状態に変遷する。すると、スイッチングトランジスタＴ
２がＯＦＦの状態になるので、インダクタＬ２に流入す
る電流が減少し始める。インダクタＬ２に流入する電流
が減少し始めると、自己誘導により、それを抑制する方
向に起電力が発生する。その結果、図１３（Ｅ）に示す
ように、インダクタＬ２に流入する電流の減少に対応し
て、負電源電圧Ｖｏ２が増加することになる。このと
き、ダイオードＤ２は、インダクタＬ２側が低電位とな
るので順バイアス状態になってＯＮの状態になり、イン
ダクタＬ２に発生した起電力が、ダイオードＤ２を経由
して出力されることになる。
【００１６】以上の動作により、３Ｖ程度の入力電圧Ｖ
ｉｎを、＋１５Ｖおよび−１５Ｖ程度の正負電源に変換
することができる。なお、出力電圧を一定に保つ場合に
は、正電源電圧Ｖｏ１については、この電圧が高い場合
には、パルスジェネレータＰ１の発生するパルス信号の
周期を短くし、電圧が低い場合には、パルスジェネレー
タＰ１の発生するパルス信号の周期を長くするように制
御すればよい。一方、負電源電圧Ｖｏ２についても同様
に、電圧が高い場合には、パルスジェネレータＰ２の発
生するパルス信号の周期を短くし、電圧が低い場合に
は、パルスジェネレータＰ２の発生するパルス信号の周
期を長くするように制御すればよい。
ｉｎを、＋１５Ｖおよび−１５Ｖ程度の正負電源に変換
することができる。なお、出力電圧を一定に保つ場合に
は、正電源電圧Ｖｏ１については、この電圧が高い場合
には、パルスジェネレータＰ１の発生するパルス信号の
周期を短くし、電圧が低い場合には、パルスジェネレー
タＰ１の発生するパルス信号の周期を長くするように制
御すればよい。一方、負電源電圧Ｖｏ２についても同様
に、電圧が高い場合には、パルスジェネレータＰ２の発
生するパルス信号の周期を短くし、電圧が低い場合に
は、パルスジェネレータＰ２の発生するパルス信号の周
期を長くするように制御すればよい。
【００１７】なお、パルスの幅（Ｔ１，Ｔ２）を一定と
し、その周期を変化させることにより、出力電圧を制御
する方式をＰＦＭ（Pulse Frequency Modulation）と呼
ぶ。
し、その周期を変化させることにより、出力電圧を制御
する方式をＰＦＭ（Pulse Frequency Modulation）と呼
ぶ。
【００１８】
【発明が解決しようとする課題】ところで、従来の正負
電源発生装置では、インダクタＬ１およびインダクタＬ
２の二つのインダクタを使用する必要があった。インダ
クタは、基本的に、磁性体にエネルギーを蓄積するの
で、磁性体の体積がある程度ないと十分なエネルギーを
蓄積できないことから、キャパシタとは異なり、小型化
することが非常に困難である。従って、従来の正負電源
発生装置は、このようなインダクタを二つ使用すること
から、小型化が困難であるという問題点があった。
電源発生装置では、インダクタＬ１およびインダクタＬ
２の二つのインダクタを使用する必要があった。インダ
クタは、基本的に、磁性体にエネルギーを蓄積するの
で、磁性体の体積がある程度ないと十分なエネルギーを
蓄積できないことから、キャパシタとは異なり、小型化
することが非常に困難である。従って、従来の正負電源
発生装置は、このようなインダクタを二つ使用すること
から、小型化が困難であるという問題点があった。
【００１９】本発明はこのような点に鑑みてなされたも
のであり、小型化が可能な正負電源発生装置を提供する
ことを目的とする。
のであり、小型化が可能な正負電源発生装置を提供する
ことを目的とする。
【００２０】
【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示すように、単電源１６から正負
電源を発生する正負電源発生装置において、インダクタ
１０と、前記インダクタ１０の一方の端子にアノードが
接続され、カソードが正電源の出力端子に接続されてい
る第１のダイオード１１と、前記インダクタ１０の他方
の端子にカソードが接続され、アノードが負電源の出力
端子に接続されている第２のダイオード１２と、前記イ
ンダクタ１０の前記一方の端子を接地するための第１の
スイッチ１３と、前記インダクタ１０の前記他方の端子
を前記単電源１６に接続するための第２のスイッチ１４
と、前記第１および第２のスイッチ１３，１４を制御す
る制御回路１５と、を有することを特徴とする正負電源
発生装置が提供される。
決するために、図１に示すように、単電源１６から正負
電源を発生する正負電源発生装置において、インダクタ
１０と、前記インダクタ１０の一方の端子にアノードが
接続され、カソードが正電源の出力端子に接続されてい
る第１のダイオード１１と、前記インダクタ１０の他方
の端子にカソードが接続され、アノードが負電源の出力
端子に接続されている第２のダイオード１２と、前記イ
ンダクタ１０の前記一方の端子を接地するための第１の
スイッチ１３と、前記インダクタ１０の前記他方の端子
を前記単電源１６に接続するための第２のスイッチ１４
と、前記第１および第２のスイッチ１３，１４を制御す
る制御回路１５と、を有することを特徴とする正負電源
発生装置が提供される。
【００２１】ここで、インダクタ１０は、単電源１６か
ら流入する電気エネルギーを磁気エネルギーに変換して
蓄積するとともに、電気エネルギーに再度変換して正電
源または負電源として出力する。第１のダイオード１１
は、インダクタ１０の一方の端子にアノードが接続さ
れ、カソードが正電源の出力端子に接続されており、ス
イッチ１３がＯＦＦの状態になった場合には、インダク
タ１０から出力される電力を正電源に対して供給する。
第２のダイオード１２は、インダクタ１０の他方の端子
にカソードが接続され、アノードが負電源の出力端子に
接続されており、スイッチ１４がＯＦＦの状態になった
場合には、インダクタ１０から出力される電力を負電源
に対して供給する。第１のスイッチ１３は、制御回路１
５の制御に応じて、インダクタ１０の一方の端子を接地
する。第２のスイッチ１４は、制御回路１５の制御に応
じて、インダクタ１０の他方の端子を単電源１６に接続
する。制御回路１５は、第１および第２のスイッチ１
３，１４を双方同時にＯＮの状態にした後、負電源に電
力を供給する場合には、第２のスイッチ１４のみをＯＦ
Ｆの状態にし、正電源に電力を供給する場合には、第１
のスイッチ１３のみをＯＦＦの状態にし、インダクタ１
０に蓄積されている磁気エネルギーを正電源または負電
源に対して出力する。
ら流入する電気エネルギーを磁気エネルギーに変換して
蓄積するとともに、電気エネルギーに再度変換して正電
源または負電源として出力する。第１のダイオード１１
は、インダクタ１０の一方の端子にアノードが接続さ
れ、カソードが正電源の出力端子に接続されており、ス
イッチ１３がＯＦＦの状態になった場合には、インダク
タ１０から出力される電力を正電源に対して供給する。
第２のダイオード１２は、インダクタ１０の他方の端子
にカソードが接続され、アノードが負電源の出力端子に
接続されており、スイッチ１４がＯＦＦの状態になった
場合には、インダクタ１０から出力される電力を負電源
に対して供給する。第１のスイッチ１３は、制御回路１
５の制御に応じて、インダクタ１０の一方の端子を接地
する。第２のスイッチ１４は、制御回路１５の制御に応
じて、インダクタ１０の他方の端子を単電源１６に接続
する。制御回路１５は、第１および第２のスイッチ１
３，１４を双方同時にＯＮの状態にした後、負電源に電
力を供給する場合には、第２のスイッチ１４のみをＯＦ
Ｆの状態にし、正電源に電力を供給する場合には、第１
のスイッチ１３のみをＯＦＦの状態にし、インダクタ１
０に蓄積されている磁気エネルギーを正電源または負電
源に対して出力する。
【００２２】また、本発明では、図１に示す、単電源１
６から正負電源を発生し、対象となる回路（不図示）に
電源を供給する半導体装置において、外部に接続された
インダクタ１０の一方の端子にアノードが接続され、カ
ソードが正電源の出力端子に接続されている第１のダイ
オード１１と、前記インダクタ１０の他方の端子にカソ
ードが接続され、アノードが負電源の出力端子に接続さ
れている第２のダイオード１２と、前記インダクタ１０
の前記一方の端子を接地するための第１のスイッチ１３
と、前記インダクタ１０の前記他方の端子を前記単電源
１６に接続するための第２のスイッチ１４と、前記第１
および第２のスイッチ１３，１４を制御する制御回路１
５と、を有することを特徴とする半導体装置が提供され
る。
６から正負電源を発生し、対象となる回路（不図示）に
電源を供給する半導体装置において、外部に接続された
インダクタ１０の一方の端子にアノードが接続され、カ
ソードが正電源の出力端子に接続されている第１のダイ
オード１１と、前記インダクタ１０の他方の端子にカソ
ードが接続され、アノードが負電源の出力端子に接続さ
れている第２のダイオード１２と、前記インダクタ１０
の前記一方の端子を接地するための第１のスイッチ１３
と、前記インダクタ１０の前記他方の端子を前記単電源
１６に接続するための第２のスイッチ１４と、前記第１
および第２のスイッチ１３，１４を制御する制御回路１
５と、を有することを特徴とする半導体装置が提供され
る。
【００２３】ここで、インダクタ１０は、単電源１６か
ら流入する電気エネルギーを磁気エネルギーに変換して
蓄積するとともに、電気エネルギーに再度変換して正電
源または負電源として出力する。第１のダイオード１１
は、インダクタ１０の一方の端子にアノードが接続さ
れ、カソードが正電源の出力端子に接続されており、ス
イッチ１３がＯＦＦの状態になった場合には、インダク
タ１０から出力される電力を対象となる回路に対して供
給する。第２のダイオード１２は、インダクタ１０の他
方の端子にカソードが接続され、アノードが負電源の出
力端子に接続されており、スイッチ１４がＯＦＦの状態
になった場合には、インダクタ１０から出力される電力
を対象となる回路に対して供給する。第１のスイッチ１
３は、制御回路１５の制御に応じて、インダクタ１０の
一方の端子を接地する。第２のスイッチ１４は、制御回
路１５の制御に応じて、インダクタ１０の他方の端子を
単電源１６に接続する。制御回路１５は、第１および第
２のスイッチ１３，１４を双方同時にＯＮの状態にした
後、負電源に電力を供給する場合には、第２のスイッチ
１４のみをＯＦＦの状態にし、正電源に電力を供給する
場合には、第１のスイッチ１３のみをＯＦＦの状態に
し、インダクタ１０に蓄積されている磁気エネルギーを
正電源または負電源に対して出力する。
ら流入する電気エネルギーを磁気エネルギーに変換して
蓄積するとともに、電気エネルギーに再度変換して正電
源または負電源として出力する。第１のダイオード１１
は、インダクタ１０の一方の端子にアノードが接続さ
れ、カソードが正電源の出力端子に接続されており、ス
イッチ１３がＯＦＦの状態になった場合には、インダク
タ１０から出力される電力を対象となる回路に対して供
給する。第２のダイオード１２は、インダクタ１０の他
方の端子にカソードが接続され、アノードが負電源の出
力端子に接続されており、スイッチ１４がＯＦＦの状態
になった場合には、インダクタ１０から出力される電力
を対象となる回路に対して供給する。第１のスイッチ１
３は、制御回路１５の制御に応じて、インダクタ１０の
一方の端子を接地する。第２のスイッチ１４は、制御回
路１５の制御に応じて、インダクタ１０の他方の端子を
単電源１６に接続する。制御回路１５は、第１および第
２のスイッチ１３，１４を双方同時にＯＮの状態にした
後、負電源に電力を供給する場合には、第２のスイッチ
１４のみをＯＦＦの状態にし、正電源に電力を供給する
場合には、第１のスイッチ１３のみをＯＦＦの状態に
し、インダクタ１０に蓄積されている磁気エネルギーを
正電源または負電源に対して出力する。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の動作原理を説明
する原理図である。この図に示すように、本発明の正負
電源発生装置は、インダクタ１０、ダイオード１１、ダ
イオード１２、スイッチ１３、スイッチ１４、制御回路
１５、単電源１６によって構成されている。
を参照して説明する。図１は、本発明の動作原理を説明
する原理図である。この図に示すように、本発明の正負
電源発生装置は、インダクタ１０、ダイオード１１、ダ
イオード１２、スイッチ１３、スイッチ１４、制御回路
１５、単電源１６によって構成されている。
【００２５】ここで、インダクタ１０は、数十μＨ〜数
百μＨのインダクタンス値を有し、単電源１６からスイ
ッチ１３，１４を介して供給された電気エネルギーを磁
気エネルギーに変換して蓄積するとともに、蓄積された
磁気エネルギーを電気エネルギーに再度変換して出力す
る。
百μＨのインダクタンス値を有し、単電源１６からスイ
ッチ１３，１４を介して供給された電気エネルギーを磁
気エネルギーに変換して蓄積するとともに、蓄積された
磁気エネルギーを電気エネルギーに再度変換して出力す
る。
【００２６】第１のダイオード１１は、アノードがイン
ダクタ１０の一方の端子に接続され、カソードが正電源
の出力端子に接続されている。第２のダイオード１２
は、カソードがインダクタ１０の他方の端子に接続さ
れ、アノードが負電源の出力端子に接続されている。
ダクタ１０の一方の端子に接続され、カソードが正電源
の出力端子に接続されている。第２のダイオード１２
は、カソードがインダクタ１０の他方の端子に接続さ
れ、アノードが負電源の出力端子に接続されている。
【００２７】第１のスイッチ１３は、制御回路１５の制
御に応じてインダクタ１０の一方の端子を接地する。第
２のスイッチ１４は、制御回路１５の制御に応じてイン
ダクタ１０の他方の端子を単電源１６に接続する。
御に応じてインダクタ１０の一方の端子を接地する。第
２のスイッチ１４は、制御回路１５の制御に応じてイン
ダクタ１０の他方の端子を単電源１６に接続する。
【００２８】制御回路１５は、第１のスイッチ１３およ
び第２のスイッチ１４を制御する。次に、以上の原理図
の動作について説明する。正負電源発生装置が動作を開
始すると、先ず、制御回路１５は、第１のスイッチ１３
および第２のスイッチ１４の双方をＯＮの状態にする。
その結果、単電源１６からインダクタ１０に対して電流
が流入し、流入した電気エネルギーが磁気エネルギーに
変換されて蓄積される。
び第２のスイッチ１４を制御する。次に、以上の原理図
の動作について説明する。正負電源発生装置が動作を開
始すると、先ず、制御回路１５は、第１のスイッチ１３
および第２のスイッチ１４の双方をＯＮの状態にする。
その結果、単電源１６からインダクタ１０に対して電流
が流入し、流入した電気エネルギーが磁気エネルギーに
変換されて蓄積される。
【００２９】そして、第１のスイッチ１３および第２の
スイッチ１４がＯＮの状態にされてから一定の時間（イ
ンダクタ１０に蓄積される磁気エネルギーが飽和しない
範囲の時間）が経過すると、制御回路１５は、先ず、第
１のスイッチ１３をＯＦＦの状態にする。
スイッチ１４がＯＮの状態にされてから一定の時間（イ
ンダクタ１０に蓄積される磁気エネルギーが飽和しない
範囲の時間）が経過すると、制御回路１５は、先ず、第
１のスイッチ１３をＯＦＦの状態にする。
【００３０】すると、接地とインダクタ１０との接続が
遮断されるので、インダクタ１０に流入する電流が減少
することになる。インダクタ１０に流入する電流が減少
し始めると、インダクタ１０には自己誘導により、逆起
電力が発生する。
遮断されるので、インダクタ１０に流入する電流が減少
することになる。インダクタ１０に流入する電流が減少
し始めると、インダクタ１０には自己誘導により、逆起
電力が発生する。
【００３１】このとき、第２のダイオード１２のカソー
ドには単電源１６の電圧が印加されているので逆バイア
ス状態となり、遮断状態になる。一方、第１のダイオー
ド１１のカソードには単電源１６の電圧と、逆起電力と
を加算した電圧が印加されるので順バイアス状態とな
り、導通状態になる。
ドには単電源１６の電圧が印加されているので逆バイア
ス状態となり、遮断状態になる。一方、第１のダイオー
ド１１のカソードには単電源１６の電圧と、逆起電力と
を加算した電圧が印加されるので順バイアス状態とな
り、導通状態になる。
【００３２】その結果、正電源の出力端子には、単電源
１６の電圧と、逆起電力とを加算した電圧が正電源Ｖ＋
として出力されることになる。そして、インダクタ１０
に蓄積された磁気エネルギーが全て放出されると、第２
のスイッチもＯＦＦの状態にされ、正電源を生成するた
めの状態である「第１の状態」を終了する。
１６の電圧と、逆起電力とを加算した電圧が正電源Ｖ＋
として出力されることになる。そして、インダクタ１０
に蓄積された磁気エネルギーが全て放出されると、第２
のスイッチもＯＦＦの状態にされ、正電源を生成するた
めの状態である「第１の状態」を終了する。
【００３３】続いて、制御回路１５は、第１のスイッチ
１３および第２のスイッチ１４の双方をＯＮの状態にす
る。その結果、単電源１６からインダクタ１０に対して
電流が流入し、流入した電気エネルギーが磁気エネルギ
ーに変換されて蓄積される。
１３および第２のスイッチ１４の双方をＯＮの状態にす
る。その結果、単電源１６からインダクタ１０に対して
電流が流入し、流入した電気エネルギーが磁気エネルギ
ーに変換されて蓄積される。
【００３４】そして、第１のスイッチ１３および第２の
スイッチ１４がＯＮの状態にされてから一定の時間が経
過すると、制御回路１５は、先ず、第２のスイッチ１４
をＯＦＦの状態にする。
スイッチ１４がＯＮの状態にされてから一定の時間が経
過すると、制御回路１５は、先ず、第２のスイッチ１４
をＯＦＦの状態にする。
【００３５】すると、単電源１６とインダクタ１０との
接続が遮断されるので、インダクタ１０に流入する電流
が減少することになる。インダクタ１０に流入する電流
が減少し始めると、インダクタ１０には自己誘導によ
り、逆起電力が発生する。
接続が遮断されるので、インダクタ１０に流入する電流
が減少することになる。インダクタ１０に流入する電流
が減少し始めると、インダクタ１０には自己誘導によ
り、逆起電力が発生する。
【００３６】このとき、第１のダイオード１１のアノー
ドは接地された状態になるので逆バイアス状態となり、
遮断状態になる。一方、第２のダイオード１２のカソー
ドには逆起電力が印加されるので順バイアス状態とな
り、導通状態になる。
ドは接地された状態になるので逆バイアス状態となり、
遮断状態になる。一方、第２のダイオード１２のカソー
ドには逆起電力が印加されるので順バイアス状態とな
り、導通状態になる。
【００３７】その結果、負電源の出力端子には、逆起電
力が負電源Ｖ−として出力されることになる。そして、
インダクタ１０に蓄積された磁気エネルギーが全て放出
されると、第１のスイッチもＯＦＦの状態にされ、負電
源を生成するための状態である「第２の状態」を終了す
る。
力が負電源Ｖ−として出力されることになる。そして、
インダクタ１０に蓄積された磁気エネルギーが全て放出
されると、第１のスイッチもＯＦＦの状態にされ、負電
源を生成するための状態である「第２の状態」を終了す
る。
【００３８】このようにして、第１の状態と第２の状態
とそれぞれ繰り返すことにより、単電源１６から正負電
源を生成することができる。なお、正電源または負電源
の電圧を検出し、その結果に応じて、第１の状態または
第２の状態をそれぞれ繰り返す周期を変化させることに
より、正電源および負電源をそれぞれ制御することがで
きる。
とそれぞれ繰り返すことにより、単電源１６から正負電
源を生成することができる。なお、正電源または負電源
の電圧を検出し、その結果に応じて、第１の状態または
第２の状態をそれぞれ繰り返す周期を変化させることに
より、正電源および負電源をそれぞれ制御することがで
きる。
【００３９】以上に説明したように、本発明によれば、
インダクタ１０を正電源側と負電源側で共用するように
したので、インダクタの数を減少させることができ、そ
の結果、回路規模を縮小することが可能になる。
インダクタ１０を正電源側と負電源側で共用するように
したので、インダクタの数を減少させることができ、そ
の結果、回路規模を縮小することが可能になる。
【００４０】次に、本発明の実施の形態の基本的な構成
例について説明する。図２は、本発明の実施の形態の基
本的な構成例を示す図である。この図に示すように、本
発明の正負電源発生装置は、入力電圧Ｖｉｎ、入力キャ
パシタＣｉｎ、スイッチングトランジスタＴ１，Ｔ２、
パルスジェネレータＰ１，Ｐ２、インダクタＬ０、ダイ
オードＤ１，Ｄ２、出力キャパシタＣ１，Ｃ２によって
構成されている。
例について説明する。図２は、本発明の実施の形態の基
本的な構成例を示す図である。この図に示すように、本
発明の正負電源発生装置は、入力電圧Ｖｉｎ、入力キャ
パシタＣｉｎ、スイッチングトランジスタＴ１，Ｔ２、
パルスジェネレータＰ１，Ｐ２、インダクタＬ０、ダイ
オードＤ１，Ｄ２、出力キャパシタＣ１，Ｃ２によって
構成されている。
【００４１】ここで、入力電圧Ｖｉｎは、例えば、二次
電池であるリチウム電池から出力される３Ｖの電源電圧
である。入力キャパシタＣｉｎは、入力電圧Ｖｉｎに並
列に接続されており、電源の高周波域での内部インピー
ダンスを低下させる機能を有する。
電池であるリチウム電池から出力される３Ｖの電源電圧
である。入力キャパシタＣｉｎは、入力電圧Ｖｉｎに並
列に接続されており、電源の高周波域での内部インピー
ダンスを低下させる機能を有する。
【００４２】インダクタＬ０は、数十〜数百μＨのイン
ダクタンス値を有するコイルによって構成されており、
電気エネルギーを磁気エネルギーに変換して蓄積すると
ともに、蓄積された磁気エネルギーを電気エネルギーに
変換して出力する。
ダクタンス値を有するコイルによって構成されており、
電気エネルギーを磁気エネルギーに変換して蓄積すると
ともに、蓄積された磁気エネルギーを電気エネルギーに
変換して出力する。
【００４３】パルスジェネレータＰ１は、スイッチング
トランジスタＴ１を駆動するためのパルス信号を発生し
て出力する。パルスジェネレータＰ２も同様に、スイッ
チングトランジスタＴ２を駆動するためのパルス信号を
発生して出力する。
トランジスタＴ１を駆動するためのパルス信号を発生し
て出力する。パルスジェネレータＰ２も同様に、スイッ
チングトランジスタＴ２を駆動するためのパルス信号を
発生して出力する。
【００４４】スイッチングトランジスタＴ１は、Ｎチャ
ネルＭＯＳ−ＦＥＴによって構成され、パルスジェネレ
ータＰ１から供給されるパルス信号が“Ｈ”の状態にな
った場合にはＯＮの状態になり、それ以外の場合にはＯ
ＦＦの状態になる。
ネルＭＯＳ−ＦＥＴによって構成され、パルスジェネレ
ータＰ１から供給されるパルス信号が“Ｈ”の状態にな
った場合にはＯＮの状態になり、それ以外の場合にはＯ
ＦＦの状態になる。
【００４５】スイッチングトランジスタＴ２は、Ｐチャ
ネルＭＯＳ−ＦＥＴによって構成され、パルスジェネレ
ータＰ２から供給されるパルス信号が“Ｌ”の状態にな
った場合にはＯＮの状態になり、それ以外の場合にはＯ
ＦＦの状態になる。
ネルＭＯＳ−ＦＥＴによって構成され、パルスジェネレ
ータＰ２から供給されるパルス信号が“Ｌ”の状態にな
った場合にはＯＮの状態になり、それ以外の場合にはＯ
ＦＦの状態になる。
【００４６】ダイオードＤ１は、順バイアス状態になっ
た場合には、インダクタＬ０に発生した電圧を出力し、
それ以外の場合には遮断状態となる。ダイオードＤ２も
同様に、順バイアス状態になった場合には、インダクタ
Ｌ０に発生した電圧を出力し、それ以外の場合には遮断
状態となる。
た場合には、インダクタＬ０に発生した電圧を出力し、
それ以外の場合には遮断状態となる。ダイオードＤ２も
同様に、順バイアス状態になった場合には、インダクタ
Ｌ０に発生した電圧を出力し、それ以外の場合には遮断
状態となる。
【００４７】キャパシタＣ１は、ダイオードＤ１からの
出力に含まれている脈流成分を除去し、正電源電圧Ｖｏ
１として出力する。キャパシタＣ２も同様に、ダイオー
ドＤ２からの出力に含まれている脈流成分を除去し、負
電源電圧Ｖｏ２として出力する。
出力に含まれている脈流成分を除去し、正電源電圧Ｖｏ
１として出力する。キャパシタＣ２も同様に、ダイオー
ドＤ２からの出力に含まれている脈流成分を除去し、負
電源電圧Ｖｏ２として出力する。
【００４８】次に、本発明の実施の形態の動作について
説明する。図３は、図２に示す実施の形態の動作につい
て説明するタイミングチャートである。パルスジェネレ
ータＰ１から出力される信号は、図３（Ａ）に示すよう
に、時間Ｔ１の間だけ“Ｈ”の状態になることを繰り返
すとともに、時間Ｔ２だけ“Ｈ”の状態になることを繰
り返す信号である。一方、パルスジェネレータＰ２から
出力される信号は、図３（Ｄ）に示すように、時間Ｔ１
の間だけ“Ｌ”の状態になることを繰り返すとともに、
時間Ｔ２の時間だけ“Ｌ”の状態になることを繰り返す
信号である。なお、パルスジェネレータＰ１からの信号
（以下、パルス信号Ｐ１と称する）が時間Ｔ１だけ
“Ｈ”の状態になっている場合には、パルスジェネレー
タＰ２から出力される信号は時間Ｔ２だけ“Ｌ”の状態
になり、パルスジェネレータＰ２からの信号（以下、パ
ルス信号Ｐ２と称する）が時間Ｔ１だけ“Ｌ”の状態に
なっている場合には、パルスジェネレータＰ１から出力
される信号は時間Ｔ２だけ“Ｈ”の状態になるように設
定されている。
説明する。図３は、図２に示す実施の形態の動作につい
て説明するタイミングチャートである。パルスジェネレ
ータＰ１から出力される信号は、図３（Ａ）に示すよう
に、時間Ｔ１の間だけ“Ｈ”の状態になることを繰り返
すとともに、時間Ｔ２だけ“Ｈ”の状態になることを繰
り返す信号である。一方、パルスジェネレータＰ２から
出力される信号は、図３（Ｄ）に示すように、時間Ｔ１
の間だけ“Ｌ”の状態になることを繰り返すとともに、
時間Ｔ２の時間だけ“Ｌ”の状態になることを繰り返す
信号である。なお、パルスジェネレータＰ１からの信号
（以下、パルス信号Ｐ１と称する）が時間Ｔ１だけ
“Ｈ”の状態になっている場合には、パルスジェネレー
タＰ２から出力される信号は時間Ｔ２だけ“Ｌ”の状態
になり、パルスジェネレータＰ２からの信号（以下、パ
ルス信号Ｐ２と称する）が時間Ｔ１だけ“Ｌ”の状態に
なっている場合には、パルスジェネレータＰ１から出力
される信号は時間Ｔ２だけ“Ｈ”の状態になるように設
定されている。
【００４９】このようなパルス信号Ｐ１がスイッチング
トランジスタＴ１に供給され、パルス信号Ｐ１が時間Ｔ
１だけ“Ｈ”の状態になると、パルス信号Ｐ２も同様に
“Ｌ”の状態になる。すると、スイッチングトランジス
タＴ１とスイッチングトランジスタＴ２の双方がＯＮの
状態になり、入力電圧ＶｉｎがインダクタＬ０に接続さ
れるので、図３（Ｃ）に示すように、インダクタＬ０に
対して電流が流入することになる。その結果、インダク
タＬ０が磁化され、電気エネルギーが磁気エネルギーに
転換されて蓄積される。なお、このとき、ダイオードＤ
１は、アノード側が接地され逆バイアス状態になって遮
断されるので、出力側には電流は流れない。一方、ダイ
オードＤ２もカソード側に正の電圧が印加されるので逆
バイアス状態となって遮断され、出力側には電流は流れ
ない。
トランジスタＴ１に供給され、パルス信号Ｐ１が時間Ｔ
１だけ“Ｈ”の状態になると、パルス信号Ｐ２も同様に
“Ｌ”の状態になる。すると、スイッチングトランジス
タＴ１とスイッチングトランジスタＴ２の双方がＯＮの
状態になり、入力電圧ＶｉｎがインダクタＬ０に接続さ
れるので、図３（Ｃ）に示すように、インダクタＬ０に
対して電流が流入することになる。その結果、インダク
タＬ０が磁化され、電気エネルギーが磁気エネルギーに
転換されて蓄積される。なお、このとき、ダイオードＤ
１は、アノード側が接地され逆バイアス状態になって遮
断されるので、出力側には電流は流れない。一方、ダイ
オードＤ２もカソード側に正の電圧が印加されるので逆
バイアス状態となって遮断され、出力側には電流は流れ
ない。
【００５０】パルス信号Ｐ１が“Ｈ”の状態になり、ま
た、パルス信号Ｐ２が“Ｌ”の状態になってから一定の
時間Ｔ１が経過すると、パルス信号Ｐ１は“Ｌ”の状態
に変化し、パルス信号Ｐ２は“Ｌ”の状態を保持する。
すると、スイッチングトランジスタＴ１がＯＦＦの状態
になるので、インダクタＬ０に流入する電流が減少し始
める。インダクタＬ０に流入する電流が減少し始める
と、自己誘導により、それを抑制する方向の起電力が発
生する。このとき、スイッチングトランジスタＴ２はＯ
Ｎの状態になっているので、ダイオードＤ１には、入力
電圧Ｖｉｎと逆起電力を加算した電圧が印加され、順バ
イアス状態となってＯＮの状態になる。その結果、図３
（Ｂ）に示すように、インダクタＬ０に発生した起電力
と、入力電圧Ｖｉｎを加算した電圧が、ダイオードＤ１
を経由して正電源電圧Ｖｏ１として出力されることにな
る。そして、パルス信号Ｐ１が“Ｈ”の状態になってか
ら時間Ｔ２が経過すると、パルス信号Ｐ２も“Ｈ”の状
態に変化するので、インダクタＬ０からの出力が終了す
る。
た、パルス信号Ｐ２が“Ｌ”の状態になってから一定の
時間Ｔ１が経過すると、パルス信号Ｐ１は“Ｌ”の状態
に変化し、パルス信号Ｐ２は“Ｌ”の状態を保持する。
すると、スイッチングトランジスタＴ１がＯＦＦの状態
になるので、インダクタＬ０に流入する電流が減少し始
める。インダクタＬ０に流入する電流が減少し始める
と、自己誘導により、それを抑制する方向の起電力が発
生する。このとき、スイッチングトランジスタＴ２はＯ
Ｎの状態になっているので、ダイオードＤ１には、入力
電圧Ｖｉｎと逆起電力を加算した電圧が印加され、順バ
イアス状態となってＯＮの状態になる。その結果、図３
（Ｂ）に示すように、インダクタＬ０に発生した起電力
と、入力電圧Ｖｉｎを加算した電圧が、ダイオードＤ１
を経由して正電源電圧Ｖｏ１として出力されることにな
る。そして、パルス信号Ｐ１が“Ｈ”の状態になってか
ら時間Ｔ２が経過すると、パルス信号Ｐ２も“Ｈ”の状
態に変化するので、インダクタＬ０からの出力が終了す
る。
【００５１】一方、パルス信号Ｐ１が時間Ｔ２だけ
“Ｈ”の状態になる際には、パルス信号Ｐ２も同様に
“Ｌ”の状態になる。すると、スイッチングトランジス
タＴ１とスイッチングトランジスタＴ２の双方がＯＮの
状態になり、入力電圧ＶｉｎがインダクタＬ０に接続さ
れるので、図３（Ｃ）に示すように、インダクタＬ０に
対して電流が流入することになる。その結果、インダク
タＬ０が磁化され、電気エネルギーが磁気エネルギーに
転換されて蓄積される。なお、このとき、ダイオードＤ
１は、前述の場合と同様に、アノード側が接地され逆バ
イアス状態になって遮断されるので、出力側には電流は
流れない。一方、ダイオードＤ２もカソード側に正の電
圧が印加されるので逆バイアス状態となって遮断され、
出力側には電流は流れない。
“Ｈ”の状態になる際には、パルス信号Ｐ２も同様に
“Ｌ”の状態になる。すると、スイッチングトランジス
タＴ１とスイッチングトランジスタＴ２の双方がＯＮの
状態になり、入力電圧ＶｉｎがインダクタＬ０に接続さ
れるので、図３（Ｃ）に示すように、インダクタＬ０に
対して電流が流入することになる。その結果、インダク
タＬ０が磁化され、電気エネルギーが磁気エネルギーに
転換されて蓄積される。なお、このとき、ダイオードＤ
１は、前述の場合と同様に、アノード側が接地され逆バ
イアス状態になって遮断されるので、出力側には電流は
流れない。一方、ダイオードＤ２もカソード側に正の電
圧が印加されるので逆バイアス状態となって遮断され、
出力側には電流は流れない。
【００５２】パルス信号Ｐ１が“Ｈ”の状態になり、ま
た、パルス信号Ｐ２が“Ｌ”の状態になってから一定の
時間Ｔ１が経過すると、パルス信号Ｐ２は“Ｈ”の状態
に変化し、パルス信号Ｐ１は“Ｈ”の状態を保持する。
すると、スイッチングトランジスタＴ２がＯＦＦの状態
になるので、インダクタＬ０に流入する電流が減少し始
める。インダクタＬ０に流入する電流が減少し始める
と、自己誘導により、それを抑制する方向の起電力が発
生する。このとき、スイッチングトランジスタＴ１はＯ
Ｎの状態になっているので、ダイオードＤ２には、逆起
電力が印加され、順バイアス状態となってＯＮの状態に
なる。その結果、図３（Ｅ）に示すように、インダクタ
Ｌ０に発生した逆起電力が、ダイオードＤ２を経由して
負電源電圧Ｖｏ２として出力されることになる。そし
て、パルス信号Ｐ１が“Ｈ”の状態になってから時間Ｔ
２が経過すると、パルス信号Ｐ１も“Ｌ”の状態に変化
するので、インダクタＬ０からの出力が終了する。
た、パルス信号Ｐ２が“Ｌ”の状態になってから一定の
時間Ｔ１が経過すると、パルス信号Ｐ２は“Ｈ”の状態
に変化し、パルス信号Ｐ１は“Ｈ”の状態を保持する。
すると、スイッチングトランジスタＴ２がＯＦＦの状態
になるので、インダクタＬ０に流入する電流が減少し始
める。インダクタＬ０に流入する電流が減少し始める
と、自己誘導により、それを抑制する方向の起電力が発
生する。このとき、スイッチングトランジスタＴ１はＯ
Ｎの状態になっているので、ダイオードＤ２には、逆起
電力が印加され、順バイアス状態となってＯＮの状態に
なる。その結果、図３（Ｅ）に示すように、インダクタ
Ｌ０に発生した逆起電力が、ダイオードＤ２を経由して
負電源電圧Ｖｏ２として出力されることになる。そし
て、パルス信号Ｐ１が“Ｈ”の状態になってから時間Ｔ
２が経過すると、パルス信号Ｐ１も“Ｌ”の状態に変化
するので、インダクタＬ０からの出力が終了する。
【００５３】以上の動作により、３Ｖ程度の入力電圧Ｖ
ｉｎを、＋１５Ｖおよび−１５Ｖ程度の正負電源に変換
することができる。図４は、本発明の実施の形態のより
詳細な構成例を示す図である。
ｉｎを、＋１５Ｖおよび−１５Ｖ程度の正負電源に変換
することができる。図４は、本発明の実施の形態のより
詳細な構成例を示す図である。
【００５４】この図に示すように、本実施の形態は、半
導体装置によって構成される半導体装置構成部分５０、
ならびに、半導体装置構成部分５０の外部に接続される
入力電圧Ｖｉｎ、入力キャパシタ６０、出力キャパシタ
６１、インダクタ６２、および、出力キャパシタ６３に
よって構成されている。
導体装置によって構成される半導体装置構成部分５０、
ならびに、半導体装置構成部分５０の外部に接続される
入力電圧Ｖｉｎ、入力キャパシタ６０、出力キャパシタ
６１、インダクタ６２、および、出力キャパシタ６３に
よって構成されている。
【００５５】半導体装置構成部分５０は、コンパレータ
５１，５２、抵抗４０〜４３、基準電圧Ｖｒｅｆ１，Ｖ
ｒｅｆ２、ＰＦＭ制御回路５５、スイッチングトランジ
スタ５６，５７、および、ダイオード５８，５９によっ
て構成されている。
５１，５２、抵抗４０〜４３、基準電圧Ｖｒｅｆ１，Ｖ
ｒｅｆ２、ＰＦＭ制御回路５５、スイッチングトランジ
スタ５６，５７、および、ダイオード５８，５９によっ
て構成されている。
【００５６】ここで、コンパレータ５１は、正電源電圧
Ｖｏ１を抵抗４０，４１で分圧して得られた電圧と、基
準電圧Ｖｒｅｆ１とを比較し、比較結果をＰＦＭ制御回
路５５に対して出力する。
Ｖｏ１を抵抗４０，４１で分圧して得られた電圧と、基
準電圧Ｖｒｅｆ１とを比較し、比較結果をＰＦＭ制御回
路５５に対して出力する。
【００５７】コンパレータ５２は、負電源電圧Ｖｏ２を
抵抗４２，４３で分圧して得られた電圧と、基準電圧Ｖ
ｒｅｆ２を抵抗４２，４３で分圧して得られた電圧との
差分を接地電圧と比較し、比較結果をＰＦＭ制御回路５
５に対して出力する。
抵抗４２，４３で分圧して得られた電圧と、基準電圧Ｖ
ｒｅｆ２を抵抗４２，４３で分圧して得られた電圧との
差分を接地電圧と比較し、比較結果をＰＦＭ制御回路５
５に対して出力する。
【００５８】ＰＦＭ制御回路５５は、コンパレータ５
１，５２からの出力に応じて、スイッチングトランジス
タ５６，５７を制御する。図５は、ＰＦＭ制御回路５５
の詳細な構成例を示す図である。この図に示すように、
ＰＦＭ制御回路５５は、スイッチングトランジスタ７
０，７１、キャパシタ７２，７３、定電流源Ｉ１，Ｉ
２、コンパレータ７４，７５、基準電圧Ｖｒｅｆ３，Ｖ
ｒｅｆ４、インバータ７６，７７，８１，８２，８８，
９１，９４、ＮＡＮＤゲート７８〜８０，８３〜８６、
ＡＮＤゲート８７，８９、ＯＲゲート９０，９２，９３
によって構成されている。
１，５２からの出力に応じて、スイッチングトランジス
タ５６，５７を制御する。図５は、ＰＦＭ制御回路５５
の詳細な構成例を示す図である。この図に示すように、
ＰＦＭ制御回路５５は、スイッチングトランジスタ７
０，７１、キャパシタ７２，７３、定電流源Ｉ１，Ｉ
２、コンパレータ７４，７５、基準電圧Ｖｒｅｆ３，Ｖ
ｒｅｆ４、インバータ７６，７７，８１，８２，８８，
９１，９４、ＮＡＮＤゲート７８〜８０，８３〜８６、
ＡＮＤゲート８７，８９、ＯＲゲート９０，９２，９３
によって構成されている。
【００５９】ここで、スイッチングトランジスタ７０、
定電流源Ｉ１、キャパシタ７２、基準電圧Ｖｒｅｆ３、
および、コンパレータ７４は、スイッチングトランジス
タ５６，５７のＯＮになっている時間（以下、ＯＮ時間
と称する）を決定するための回路であり、ＮＡＮＤゲー
ト８０の出力信号であるｄｃｈｇ−ｏｎ信号が“Ｈ”か
ら“Ｌ”に変化することにより、スイッチングトランジ
スタ７０がＯＮからＯＦＦに変化すると、定電流源Ｉ１
からの電流によってキャパシタ７２がチャージされ、電
圧が上昇する。そして、キャパシタ７２の端子電圧が基
準電圧Ｖｒｅｆ３を越えた場合には、コンパレータ７４
の出力が“Ｈ”の状態になる。
定電流源Ｉ１、キャパシタ７２、基準電圧Ｖｒｅｆ３、
および、コンパレータ７４は、スイッチングトランジス
タ５６，５７のＯＮになっている時間（以下、ＯＮ時間
と称する）を決定するための回路であり、ＮＡＮＤゲー
ト８０の出力信号であるｄｃｈｇ−ｏｎ信号が“Ｈ”か
ら“Ｌ”に変化することにより、スイッチングトランジ
スタ７０がＯＮからＯＦＦに変化すると、定電流源Ｉ１
からの電流によってキャパシタ７２がチャージされ、電
圧が上昇する。そして、キャパシタ７２の端子電圧が基
準電圧Ｖｒｅｆ３を越えた場合には、コンパレータ７４
の出力が“Ｈ”の状態になる。
【００６０】一方、スイッチングトランジスタ７１、定
電流源Ｉ２、キャパシタ７３、基準電圧Ｖｒｅｆ４、お
よび、コンパレータ７５は、スイッチングトランジスタ
５６，５７のＯＦＦになっている時間（以下、ＯＦＦ時
間と称する）を決定するための回路であり、ＮＡＮＤゲ
ート７９の出力信号であるｄｃｈｇ−ｏｆｆ信号が
“Ｈ”から“Ｌ”に変化することにより、スイッチング
トランジスタ７１がＯＮからＯＦＦに変化すると、定電
流源Ｉ２からの電流によってキャパシタ７３がチャージ
され、電圧が上昇する。そして、キャパシタ７３の端子
電圧が基準電圧Ｖｒｅｆ４を越えた場合には、コンパレ
ータ７５の出力が“Ｈ”の状態になる。
電流源Ｉ２、キャパシタ７３、基準電圧Ｖｒｅｆ４、お
よび、コンパレータ７５は、スイッチングトランジスタ
５６，５７のＯＦＦになっている時間（以下、ＯＦＦ時
間と称する）を決定するための回路であり、ＮＡＮＤゲ
ート７９の出力信号であるｄｃｈｇ−ｏｆｆ信号が
“Ｈ”から“Ｌ”に変化することにより、スイッチング
トランジスタ７１がＯＮからＯＦＦに変化すると、定電
流源Ｉ２からの電流によってキャパシタ７３がチャージ
され、電圧が上昇する。そして、キャパシタ７３の端子
電圧が基準電圧Ｖｒｅｆ４を越えた場合には、コンパレ
ータ７５の出力が“Ｈ”の状態になる。
【００６１】インバータ７６，７７およびＮＡＮＤゲー
ト７８，７９は、ＲＳフリップフロップ回路を構成して
おり、コンパレータ７５の出力によりセットされ、コン
パレータ７４の出力によりリセットされる。以下では、
これらの素子によって構成されるＲＳフリップフロップ
回路をＲＳ３と称する。
ト７８，７９は、ＲＳフリップフロップ回路を構成して
おり、コンパレータ７５の出力によりセットされ、コン
パレータ７４の出力によりリセットされる。以下では、
これらの素子によって構成されるＲＳフリップフロップ
回路をＲＳ３と称する。
【００６２】インバータ７７，８１およびＮＡＮＤゲー
ト８３，８４は、ＲＳフリップフロップ回路を構成して
おり、コンパレータ５１の出力によりセットされ、コン
パレータ７５の出力によりリセットされる。以下では、
これらの素子によって構成されるＲＳフリップフロップ
回路をＲＳ１と称する。
ト８３，８４は、ＲＳフリップフロップ回路を構成して
おり、コンパレータ５１の出力によりセットされ、コン
パレータ７５の出力によりリセットされる。以下では、
これらの素子によって構成されるＲＳフリップフロップ
回路をＲＳ１と称する。
【００６３】インバータ７７，８２およびＮＡＮＤゲー
ト８５，８６は、ＲＳフリップフロップ回路を構成して
おり、コンパレータ５２の出力によりセットされ、コン
パレータ７５の出力によりリセットされる。以下では、
これらの素子によって構成されるＲＳフリップフロップ
回路をＲＳ２と称する。
ト８５，８６は、ＲＳフリップフロップ回路を構成して
おり、コンパレータ５２の出力によりセットされ、コン
パレータ７５の出力によりリセットされる。以下では、
これらの素子によって構成されるＲＳフリップフロップ
回路をＲＳ２と称する。
【００６４】ＡＮＤゲート８７は、ＮＡＮＤゲート８４
の出力とＮＡＮＤゲート８５の出力の論理積を演算して
出力する。即ち、ＡＮＤゲート８７は、ＲＳ１の正転出
力端子からの出力と、ＲＳ２の反転出力端子からの出力
との論理積を演算して出力するので、ＲＳ１がセット状
態かつＲＳ２がリセット状態の場合にその出力が“Ｈ”
の状態になる。
の出力とＮＡＮＤゲート８５の出力の論理積を演算して
出力する。即ち、ＡＮＤゲート８７は、ＲＳ１の正転出
力端子からの出力と、ＲＳ２の反転出力端子からの出力
との論理積を演算して出力するので、ＲＳ１がセット状
態かつＲＳ２がリセット状態の場合にその出力が“Ｈ”
の状態になる。
【００６５】インバータ８８は、ＡＮＤゲート８７の出
力を反転した結果を出力する。ＡＮＤゲート８９は、イ
ンバータ８８の出力と、ＮＡＮＤゲート８６の論理積を
演算して出力する。即ち、ＡＮＤゲート８９は、ＲＳ２
の正転出力端子からの出力と、インバータ８８からの出
力との論理積を演算して出力するので、ＲＳ２がセット
状態かつＡＮＤゲート８７の出力が“Ｌ”の場合にその
出力が“Ｈ”の状態になる。
力を反転した結果を出力する。ＡＮＤゲート８９は、イ
ンバータ８８の出力と、ＮＡＮＤゲート８６の論理積を
演算して出力する。即ち、ＡＮＤゲート８９は、ＲＳ２
の正転出力端子からの出力と、インバータ８８からの出
力との論理積を演算して出力するので、ＲＳ２がセット
状態かつＡＮＤゲート８７の出力が“Ｌ”の場合にその
出力が“Ｈ”の状態になる。
【００６６】ＯＲゲート９０は、ＡＮＤゲート８７から
の出力およびＡＮＤゲート８９からの出力の論理和を演
算して出力する。ＮＡＮＤゲート８０は、ＮＡＮＤゲー
ト７９の出力（ＲＳ３の正転出力）と、ＯＲゲート９０
からの出力の論理積を反転した結果を出力する。
の出力およびＡＮＤゲート８９からの出力の論理和を演
算して出力する。ＮＡＮＤゲート８０は、ＮＡＮＤゲー
ト７９の出力（ＲＳ３の正転出力）と、ＯＲゲート９０
からの出力の論理積を反転した結果を出力する。
【００６７】インバータ９１は、ＮＡＮＤゲート８０の
出力を反転した結果を出力する。ＯＲゲート９３は、Ａ
ＮＤゲート８９の出力と、インバータ９１の出力の論理
和を演算した結果に応じて、スイッチングトランジスタ
５７を制御する。
出力を反転した結果を出力する。ＯＲゲート９３は、Ａ
ＮＤゲート８９の出力と、インバータ９１の出力の論理
和を演算した結果に応じて、スイッチングトランジスタ
５７を制御する。
【００６８】ＯＲゲート９２は、ＡＮＤゲート８７の出
力と、インバータ９１の出力の論理和を演算して出力す
る。インバータ９４は、ＯＲゲート９２の出力を反転し
た結果に応じてスイッチングトランジスタ５６を制御す
る。
力と、インバータ９１の出力の論理和を演算して出力す
る。インバータ９４は、ＯＲゲート９２の出力を反転し
た結果に応じてスイッチングトランジスタ５６を制御す
る。
【００６９】次に、以上の実施の形態の動作について説
明する。図４に示す回路が動作を開始すると、正電源電
圧Ｖｏ１および負電源電圧Ｖｏ２は、規定の電圧に達し
ていないので、コンパレータ５１およびコンパレータ５
２の出力は双方ともに“Ｈ”の状態になる。すると、Ｒ
Ｓ１およびＲＳ２は双方ともにセットされるので、ＮＡ
ＮＤゲート８４，８６の出力は双方ともに“Ｈ”の状態
になる。その結果、ＡＮＤゲート８７の出力は“Ｌ”の
状態になり、また、ＡＮＤゲート８９の出力は“Ｈ”の
状態になる。
明する。図４に示す回路が動作を開始すると、正電源電
圧Ｖｏ１および負電源電圧Ｖｏ２は、規定の電圧に達し
ていないので、コンパレータ５１およびコンパレータ５
２の出力は双方ともに“Ｈ”の状態になる。すると、Ｒ
Ｓ１およびＲＳ２は双方ともにセットされるので、ＮＡ
ＮＤゲート８４，８６の出力は双方ともに“Ｈ”の状態
になる。その結果、ＡＮＤゲート８７の出力は“Ｌ”の
状態になり、また、ＡＮＤゲート８９の出力は“Ｈ”の
状態になる。
【００７０】ＡＮＤゲート８９の出力が“Ｈ”の状態に
なると、ＯＲゲート９０の出力が“Ｈ”の状態になる。
このとき、キャパシタ７２，７３はチャージされていな
い状態であるので、コンパレータ７４，７５の出力は
“Ｌ”の状態になり、ＲＳ３の出力が“Ｈ”の状態とな
るので、ＮＡＮＤゲート８０の出力は“Ｌ”の状態にな
る。その結果、インバータ９１の出力は“Ｈ”の状態に
なるので、スイッチングトランジスタ５６，５７は双方
ともにＯＮの状態になる。
なると、ＯＲゲート９０の出力が“Ｈ”の状態になる。
このとき、キャパシタ７２，７３はチャージされていな
い状態であるので、コンパレータ７４，７５の出力は
“Ｌ”の状態になり、ＲＳ３の出力が“Ｈ”の状態とな
るので、ＮＡＮＤゲート８０の出力は“Ｌ”の状態にな
る。その結果、インバータ９１の出力は“Ｈ”の状態に
なるので、スイッチングトランジスタ５６，５７は双方
ともにＯＮの状態になる。
【００７１】スイッチングトランジスタ５６，５７の双
方が“Ｈ”の状態になると、インダクタ６２が入力電圧
Ｖｉｎに接続された状態になり、インダクタ６２に電流
が流入し、磁気エネルギーが蓄積される。
方が“Ｈ”の状態になると、インダクタ６２が入力電圧
Ｖｉｎに接続された状態になり、インダクタ６２に電流
が流入し、磁気エネルギーが蓄積される。
【００７２】このとき、ＲＳ３の出力が“Ｈ”の状態で
あるので、ｄｃｈｇ−ｏｆｆ信号は“Ｈ”の状態とな
り、スイッチングトランジスタ７１がＯＮの状態にな
る。その結果、キャパシタ７３は短絡された状態になる
ので、コンパレータ７５の出力は“Ｌ”の状態を保持す
る。
あるので、ｄｃｈｇ−ｏｆｆ信号は“Ｈ”の状態とな
り、スイッチングトランジスタ７１がＯＮの状態にな
る。その結果、キャパシタ７３は短絡された状態になる
ので、コンパレータ７５の出力は“Ｌ”の状態を保持す
る。
【００７３】一方、ＮＡＮＤゲート８０の出力は、
“Ｌ”の状態であるので、ｄｃｈｇ−ｏｎ信号は“Ｌ”
の状態となり、スイッチングトランジスタ７０がＯＦＦ
の状態になる。その結果、キャパシタ７２は定電流源Ｉ
１から流入する電流によってチャージされ、その端子電
圧が基準電圧Ｖｒｅｆ３を越えた場合には、コンパレー
タ７４の出力は“Ｌ”から“Ｈ”の状態に変化する。
“Ｌ”の状態であるので、ｄｃｈｇ−ｏｎ信号は“Ｌ”
の状態となり、スイッチングトランジスタ７０がＯＦＦ
の状態になる。その結果、キャパシタ７２は定電流源Ｉ
１から流入する電流によってチャージされ、その端子電
圧が基準電圧Ｖｒｅｆ３を越えた場合には、コンパレー
タ７４の出力は“Ｌ”から“Ｈ”の状態に変化する。
【００７４】コンパレータ７４の出力が“Ｈ”の状態に
なると、ＲＳ３がリセットされるので、ＮＡＮＤゲート
７９の出力は“Ｌ”の状態になる。すると、インバータ
９１の出力が“Ｌ”の状態になるので、ＯＲゲート９２
の出力は“Ｌ”の状態になり、スイッチングトランジス
タ５６がＯＦＦの状態になり、スイッチングトランジス
タ５７はＯＮの状態を保つ。その結果、ダイオード５８
が順バイアス状態になるので、インダクタ６２に蓄積さ
れた磁気エネルギーが負電源電圧Ｖｏ２として放出され
ることになる。インダクタ６２からエネルギーが出力さ
れると、出力キャパシタ６１がチャージされるので、コ
ンパレータ５２の出力は“Ｌ”の状態になる。
なると、ＲＳ３がリセットされるので、ＮＡＮＤゲート
７９の出力は“Ｌ”の状態になる。すると、インバータ
９１の出力が“Ｌ”の状態になるので、ＯＲゲート９２
の出力は“Ｌ”の状態になり、スイッチングトランジス
タ５６がＯＦＦの状態になり、スイッチングトランジス
タ５７はＯＮの状態を保つ。その結果、ダイオード５８
が順バイアス状態になるので、インダクタ６２に蓄積さ
れた磁気エネルギーが負電源電圧Ｖｏ２として放出され
ることになる。インダクタ６２からエネルギーが出力さ
れると、出力キャパシタ６１がチャージされるので、コ
ンパレータ５２の出力は“Ｌ”の状態になる。
【００７５】このとき、ＮＡＮＤゲート７９の出力は
“Ｈ”の状態になっているので、ｄｃｈｇ−ｏｆｆ信号
は“Ｌ”の状態になる。その結果、スイッチングトラン
ジスタ７１がＯＦＦの状態になり、キャパシタ７３が定
電流源Ｉ２によってチャージされる。キャパシタ７３の
端子電圧が基準電圧Ｖｒｅｆ４を越えると、コンパレー
タ７５の出力が“Ｈ”の状態に変化するので、ＲＳ１，
ＲＳ２がリセットされ、ＯＲゲート９３の出力が“Ｌ”
の状態になり、スイッチングトランジスタ５７がＯＦＦ
の状態になる。
“Ｈ”の状態になっているので、ｄｃｈｇ−ｏｆｆ信号
は“Ｌ”の状態になる。その結果、スイッチングトラン
ジスタ７１がＯＦＦの状態になり、キャパシタ７３が定
電流源Ｉ２によってチャージされる。キャパシタ７３の
端子電圧が基準電圧Ｖｒｅｆ４を越えると、コンパレー
タ７５の出力が“Ｈ”の状態に変化するので、ＲＳ１，
ＲＳ２がリセットされ、ＯＲゲート９３の出力が“Ｌ”
の状態になり、スイッチングトランジスタ５７がＯＦＦ
の状態になる。
【００７６】負電源電圧Ｖｏ２の出力が完了すると、前
述のようにコンパレータ５２の出力は“Ｌ”の状態にな
るが、コンパレータ５１の出力は依然として“Ｈ”の状
態であるので、ＲＳ１がセットされる。このとき、ＲＳ
２はリセットされた状態であるので、ＡＮＤゲート８７
の出力が“Ｈ”の状態になり、ＮＡＮＤゲート８０の出
力が“Ｌ”の状態になる。
述のようにコンパレータ５２の出力は“Ｌ”の状態にな
るが、コンパレータ５１の出力は依然として“Ｈ”の状
態であるので、ＲＳ１がセットされる。このとき、ＲＳ
２はリセットされた状態であるので、ＡＮＤゲート８７
の出力が“Ｈ”の状態になり、ＮＡＮＤゲート８０の出
力が“Ｌ”の状態になる。
【００７７】ＮＡＮＤゲート８０の出力が“Ｌ”の状態
になると、インバータ９１の出力が“Ｈ”の状態になる
ので、ＯＲゲート９２，９３の出力が“Ｈ”の状態にな
り、スイッチングトランジスタ５６，５７がＯＮの状態
になって、インダクタ６２が磁化される。
になると、インバータ９１の出力が“Ｈ”の状態になる
ので、ＯＲゲート９２，９３の出力が“Ｈ”の状態にな
り、スイッチングトランジスタ５６，５７がＯＮの状態
になって、インダクタ６２が磁化される。
【００７８】このとき、ｄｃｈｇ−ｏｎ信号が“Ｌ”の
状態になっているので、キャパシタ７２が定電流源Ｉ１
により充電され、その端子電圧が基準電圧Ｖｒｅｆ３を
越えると、コンパレータ７４の出力が“Ｈ”の状態にな
り、ＲＳ３がリセットされるので、ＮＡＮＤゲート７９
の出力は“Ｌ”の状態になる。
状態になっているので、キャパシタ７２が定電流源Ｉ１
により充電され、その端子電圧が基準電圧Ｖｒｅｆ３を
越えると、コンパレータ７４の出力が“Ｈ”の状態にな
り、ＲＳ３がリセットされるので、ＮＡＮＤゲート７９
の出力は“Ｌ”の状態になる。
【００７９】ＮＡＮＤゲート７９の出力は“Ｌ”の状態
になると、ｄｃｈｇ−ｏｆｆが“Ｌ”になり、ｄｃｈｇ
−ｏｎが“Ｈ”になるので、キャパシタ７２がリセット
され、また、キャパシタ７３のチャージが開始される。
このとき、インバータ９１の出力が“Ｌ”であり、ま
た、ＡＮＤゲート８７の出力は“Ｈ”であり、ＡＮＤゲ
ート８９の出力は“Ｌ”であるので、ＯＲゲート９２の
出力は“Ｈ”に、また、ＯＲゲート９３の出力は“Ｌ”
の状態になる。その結果、スイッチングトランジスタ５
７がＯＦＦの状態に変化し、スイッチングトランジスタ
５６はＯＮの状態を保持するので、インダクタ６２から
ダイオード５９を介して正電源電圧Ｖｏ１側へ電力が供
給される。そして、キャパシタ７３のチャージが完了す
ると、コンパレータ７５の出力が“Ｈ”の状態になり、
ＲＳ３がセットされるので、ｄｃｈｇ−ｏｆｆが“Ｈ”
の状態になり、キャパシタ７３がリセットされる。
になると、ｄｃｈｇ−ｏｆｆが“Ｌ”になり、ｄｃｈｇ
−ｏｎが“Ｈ”になるので、キャパシタ７２がリセット
され、また、キャパシタ７３のチャージが開始される。
このとき、インバータ９１の出力が“Ｌ”であり、ま
た、ＡＮＤゲート８７の出力は“Ｈ”であり、ＡＮＤゲ
ート８９の出力は“Ｌ”であるので、ＯＲゲート９２の
出力は“Ｈ”に、また、ＯＲゲート９３の出力は“Ｌ”
の状態になる。その結果、スイッチングトランジスタ５
７がＯＦＦの状態に変化し、スイッチングトランジスタ
５６はＯＮの状態を保持するので、インダクタ６２から
ダイオード５９を介して正電源電圧Ｖｏ１側へ電力が供
給される。そして、キャパシタ７３のチャージが完了す
ると、コンパレータ７５の出力が“Ｈ”の状態になり、
ＲＳ３がセットされるので、ｄｃｈｇ−ｏｆｆが“Ｈ”
の状態になり、キャパシタ７３がリセットされる。
【００８０】また、ＲＳ１，ＲＳ２がリセットされるの
で、ＯＲゲート９０の出力が“Ｌ”の状態になるため、
ｄｃｈｇ−ｏｎ信号も同様に“Ｈ”の状態になり、キャ
パシタ７２がリセットされた状態になる。
で、ＯＲゲート９０の出力が“Ｌ”の状態になるため、
ｄｃｈｇ−ｏｎ信号も同様に“Ｈ”の状態になり、キャ
パシタ７２がリセットされた状態になる。
【００８１】以上の動作によりＶｏ１およびＶｏ２双方
への電力の出力が完了する。このような状態において、
負荷電流が流れることにより、例えば、負電源電圧Ｖｏ
２側の電圧が低下した場合には、コンパレータ５２の出
力が“Ｈ”の状態になるので、ＲＳ２がセットされ、Ｏ
Ｒゲート９０の出力が“Ｈ”の状態になる。すると、Ｎ
ＡＮＤゲート８０の出力が“Ｌ”の状態になるので、ス
イッチングトランジスタ５６，５７の双方がＯＮの状態
になり、インダクタ６２へ電流が流入する。
への電力の出力が完了する。このような状態において、
負荷電流が流れることにより、例えば、負電源電圧Ｖｏ
２側の電圧が低下した場合には、コンパレータ５２の出
力が“Ｈ”の状態になるので、ＲＳ２がセットされ、Ｏ
Ｒゲート９０の出力が“Ｈ”の状態になる。すると、Ｎ
ＡＮＤゲート８０の出力が“Ｌ”の状態になるので、ス
イッチングトランジスタ５６，５７の双方がＯＮの状態
になり、インダクタ６２へ電流が流入する。
【００８２】このとき、ｄｃｈｇ−ｏｎ信号は“Ｌ”の
状態であるので、キャパシタ７２のチャージが開始さ
れ、その端子電圧が基準電圧Ｖｒｅｆ３を越えると、コ
ンパレータ７４の出力が“Ｈ”の状態になり、ＲＳ３が
リセットされる。ＲＳ３がリセットされると、ＮＡＮＤ
ゲート８０の出力が“Ｈ”の状態になるので、ＯＲゲー
ト９２の出力は“Ｌ”に、また、ＯＲゲート９３の出力
は“Ｈ”になり、スイッチングトランジスタ５６はＯＦ
Ｆの状態に変化し、スイッチングトランジスタ５７はＯ
Ｎの状態を保持するので、負電源電圧Ｖｏ２側へ電力が
供給されることになる。
状態であるので、キャパシタ７２のチャージが開始さ
れ、その端子電圧が基準電圧Ｖｒｅｆ３を越えると、コ
ンパレータ７４の出力が“Ｈ”の状態になり、ＲＳ３が
リセットされる。ＲＳ３がリセットされると、ＮＡＮＤ
ゲート８０の出力が“Ｈ”の状態になるので、ＯＲゲー
ト９２の出力は“Ｌ”に、また、ＯＲゲート９３の出力
は“Ｈ”になり、スイッチングトランジスタ５６はＯＦ
Ｆの状態に変化し、スイッチングトランジスタ５７はＯ
Ｎの状態を保持するので、負電源電圧Ｖｏ２側へ電力が
供給されることになる。
【００８３】このとき、ｄｃｈｇ−ｏｆｆ信号は“Ｌ”
であり、ｄｃｈｇ−ｏｎ信号は“Ｈ”の状態であるの
で、キャパシタ７２がリセットされ、また、キャパシタ
７３のチャージが開始される。そして、キャパシタ７３
の端子電圧が基準電圧Ｖｒｅｆ３を越えると、コンパレ
ータ７５の出力が“Ｈ”の状態になるので、ＲＳ３がセ
ットされ、ＲＳ１およびＲＳ２がリセットされる。
であり、ｄｃｈｇ−ｏｎ信号は“Ｈ”の状態であるの
で、キャパシタ７２がリセットされ、また、キャパシタ
７３のチャージが開始される。そして、キャパシタ７３
の端子電圧が基準電圧Ｖｒｅｆ３を越えると、コンパレ
ータ７５の出力が“Ｈ”の状態になるので、ＲＳ３がセ
ットされ、ＲＳ１およびＲＳ２がリセットされる。
【００８４】その結果、ｄｃｈｇ−ｏｆｆ信号およびｄ
ｃｈｇ−ｏｎ信号の双方が“Ｈ”の状態になるので、キ
ャパシタ７２，７３双方がリセットされた状態になる。
その後は、出力電圧Ｖｏ１，Ｖｏ２の電圧が低下する
と、以上に説明したのと同様の動作により、該当する側
に電力が供給される動作が繰り返されるので、正電源電
圧Ｖｏ１および負電源電圧Ｖｏ２は一定の電圧に保持さ
れる。
ｃｈｇ−ｏｎ信号の双方が“Ｈ”の状態になるので、キ
ャパシタ７２，７３双方がリセットされた状態になる。
その後は、出力電圧Ｖｏ１，Ｖｏ２の電圧が低下する
と、以上に説明したのと同様の動作により、該当する側
に電力が供給される動作が繰り返されるので、正電源電
圧Ｖｏ１および負電源電圧Ｖｏ２は一定の電圧に保持さ
れる。
【００８５】図６は、以上の実施の形態の動作を説明す
るためのタイミングチャートである。この図に示すよう
に、図４に示す実施の形態では、正電源側への電力の放
出は時間ＴｉＬ１が必要であり、一方、負電源側への電
力の放出は時間ＴｉＬ２が必要であるので、これら双方
の時間を上回る時間Ｔだけスイッチングトランジスタ５
６，５７がＯＮの状態を保持するようにキャパシタ７３
および定電流源Ｉ２の値を設定することにより、図６
（Ｃ）に示すＬ０電流が終了したことを検出する必要が
なくなる。その結果、ＴｉＬ１およびＴｉＬ２をそれぞ
れ検出するための回路を省略することが可能になるの
で、回路を簡略化することが可能になる。
るためのタイミングチャートである。この図に示すよう
に、図４に示す実施の形態では、正電源側への電力の放
出は時間ＴｉＬ１が必要であり、一方、負電源側への電
力の放出は時間ＴｉＬ２が必要であるので、これら双方
の時間を上回る時間Ｔだけスイッチングトランジスタ５
６，５７がＯＮの状態を保持するようにキャパシタ７３
および定電流源Ｉ２の値を設定することにより、図６
（Ｃ）に示すＬ０電流が終了したことを検出する必要が
なくなる。その結果、ＴｉＬ１およびＴｉＬ２をそれぞ
れ検出するための回路を省略することが可能になるの
で、回路を簡略化することが可能になる。
【００８６】以上に説明したように、本発明の実施の形
態では、インダクタ６２を正電源側および負電源側の双
方で共用するようにしたので、サイズの小型化が困難な
インダクタを１つ省略することにより、装置全体の小型
化を図ることが可能になる。
態では、インダクタ６２を正電源側および負電源側の双
方で共用するようにしたので、サイズの小型化が困難な
インダクタを１つ省略することにより、装置全体の小型
化を図ることが可能になる。
【００８７】また、従来では、別系統とされていた正電
源側と負電源側の制御装置を共通化することができるの
で、装置を更に小型化することが可能になる。更に、Ａ
ＮＤゲート８７，８９およびインバータ８８を設けるこ
とにより、装置の動作が開始した際には、スイッチング
トランジスタ５６が先にＯＦＦの状態になって負電源側
に先に電力が供給されるようにしたので、例えば、液晶
表示装置のように、負電源側が先に立ち上がる必要があ
る装置の場合には、適切な順序で電力の供給がなされ
る。
源側と負電源側の制御装置を共通化することができるの
で、装置を更に小型化することが可能になる。更に、Ａ
ＮＤゲート８７，８９およびインバータ８８を設けるこ
とにより、装置の動作が開始した際には、スイッチング
トランジスタ５６が先にＯＦＦの状態になって負電源側
に先に電力が供給されるようにしたので、例えば、液晶
表示装置のように、負電源側が先に立ち上がる必要があ
る装置の場合には、適切な順序で電力の供給がなされ
る。
【００８８】次に、図７を参照して、図４に示すＰＦＭ
制御回路５５の他の構成例について説明する。図７の構
成例では、図５の場合と比較して、Ｄ−フリップフロッ
プ回路１００，１０１が追加されている。なお、その他
の構成は、図５の場合と同様である。
制御回路５５の他の構成例について説明する。図７の構
成例では、図５の場合と比較して、Ｄ−フリップフロッ
プ回路１００，１０１が追加されている。なお、その他
の構成は、図５の場合と同様である。
【００８９】Ｄ−フリップフロップ回路１００は、ＡＮ
Ｄゲート８７の出力を、インバータ７６の出力が“Ｌ”
になるタイミング（ＯＮ時間検出終了時のタイミング）
でラッチし、次のＯＮ時間検出終了時まで保持する。
Ｄゲート８７の出力を、インバータ７６の出力が“Ｌ”
になるタイミング（ＯＮ時間検出終了時のタイミング）
でラッチし、次のＯＮ時間検出終了時まで保持する。
【００９０】一方、Ｄ−フリップフロップ回路１０１も
同様に、ＡＮＤゲート８９の出力を、インバータ７６の
出力が“Ｌ”になるタイミングでラッチし、次のＯＮ時
間検出終了時まで保持する。
同様に、ＡＮＤゲート８９の出力を、インバータ７６の
出力が“Ｌ”になるタイミングでラッチし、次のＯＮ時
間検出終了時まで保持する。
【００９１】次に、以上の実施の形態の動作について、
図８を参照して説明する。図７の回路は、図８（Ａ）に
示すように、Ｐ１波形が“Ｈ”の状態になると、Ｄ−フ
リップフロップ回路１０１の働きにより、次に“Ｌ”の
状態になるまでは“Ｈ”の状態を保持する。
図８を参照して説明する。図７の回路は、図８（Ａ）に
示すように、Ｐ１波形が“Ｈ”の状態になると、Ｄ−フ
リップフロップ回路１０１の働きにより、次に“Ｌ”の
状態になるまでは“Ｈ”の状態を保持する。
【００９２】また、図８（Ｄ）に示すように、Ｐ２波形
が“Ｌ”の状態になると、Ｄ−フリップフロップ回路１
００の働きにより、次に“Ｈ”の状態になるまでは
“Ｌ”の状態を保持する。
が“Ｌ”の状態になると、Ｄ−フリップフロップ回路１
００の働きにより、次に“Ｈ”の状態になるまでは
“Ｌ”の状態を保持する。
【００９３】従って、図７に示す実施の形態では、図５
に示す回路に比較して、スイッチングトランジスタ５
６，５７のスイッチング回数を減少させることができる
ので、ノイズの発生を減少させることができるととも
に、消費電力を削減することが可能になる。
に示す回路に比較して、スイッチングトランジスタ５
６，５７のスイッチング回数を減少させることができる
ので、ノイズの発生を減少させることができるととも
に、消費電力を削減することが可能になる。
【００９４】次に、本発明の第２の実施の形態について
説明する。図９は、本発明の第２の実施の形態の構成例
を示す図である。本発明の第２の実施の形態では、ＰＷ
Ｍ（Pulse Width Modulation）制御によって電圧の制御
を行う。なお、この図において、図４に示す場合と対応
する部分には同一の符号を付してあるので、その詳細な
説明は省略する。
説明する。図９は、本発明の第２の実施の形態の構成例
を示す図である。本発明の第２の実施の形態では、ＰＷ
Ｍ（Pulse Width Modulation）制御によって電圧の制御
を行う。なお、この図において、図４に示す場合と対応
する部分には同一の符号を付してあるので、その詳細な
説明は省略する。
【００９５】この図に示すように、本発明の第２の実施
の形態は、図４の場合と比較して、コンパレータ５１，
５２がオペアンプ１１０，１１１に置換され、抵抗１１
２，１１３が新たに付加されている。
の形態は、図４の場合と比較して、コンパレータ５１，
５２がオペアンプ１１０，１１１に置換され、抵抗１１
２，１１３が新たに付加されている。
【００９６】また、ＰＷＭ制御用コンパレータ１１４，
１１５、基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４、出力制御回
路１１６、および、三角波ジェネレータ１１７が新たに
追加されている。
１１５、基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４、出力制御回
路１１６、および、三角波ジェネレータ１１７が新たに
追加されている。
【００９７】ここで、オペアンプ１１０は、抵抗４２，
４３，１１２とともに反転増幅回路を構成しており、基
準電圧Ｖｒｅｆ２および負電源電圧Ｖｏ２を所定のゲイ
ンで増幅して出力する。
４３，１１２とともに反転増幅回路を構成しており、基
準電圧Ｖｒｅｆ２および負電源電圧Ｖｏ２を所定のゲイ
ンで増幅して出力する。
【００９８】オペアンプ１１１は、抵抗４０，４１，１
１３とともに反転増幅回路を構成しており、正電源電圧
Ｖｏ１と基準電圧Ｖｒｅｆ１との差分を所定のゲインで
増幅して出力する。
１３とともに反転増幅回路を構成しており、正電源電圧
Ｖｏ１と基準電圧Ｖｒｅｆ１との差分を所定のゲインで
増幅して出力する。
【００９９】ＰＷＭ制御用コンパレータ１１４は、オペ
アンプ１１０の出力および基準電圧Ｖｒｅｆ４と、三角
波とを比較し、三角波の電圧が前二者の双方の電圧を下
回った場合には“Ｌ”を出力し、それ以外の場合には
“Ｈ”を出力する。
アンプ１１０の出力および基準電圧Ｖｒｅｆ４と、三角
波とを比較し、三角波の電圧が前二者の双方の電圧を下
回った場合には“Ｌ”を出力し、それ以外の場合には
“Ｈ”を出力する。
【０１００】ＰＷＭ制御用コンパレータ１１５は、オペ
アンプ１１１の出力および基準電圧Ｖｒｅｆ３と、三角
波とを比較し、三角波の電圧が前二者の双方の電圧を上
回った場合には“Ｌ”を出力し、それ以外の場合には
“Ｈ”を出力する。
アンプ１１１の出力および基準電圧Ｖｒｅｆ３と、三角
波とを比較し、三角波の電圧が前二者の双方の電圧を上
回った場合には“Ｌ”を出力し、それ以外の場合には
“Ｈ”を出力する。
【０１０１】基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４は、スイ
ッチングトランジスタ５６，５７の最大ＯＮ時間を設定
するための基準電圧である。出力制御回路１１６は、Ｐ
ＷＭ制御用コンパレータ１１４，１１５からの出力に応
じてスイッチングトランジスタ５６，５７を制御する回
路である。
ッチングトランジスタ５６，５７の最大ＯＮ時間を設定
するための基準電圧である。出力制御回路１１６は、Ｐ
ＷＭ制御用コンパレータ１１４，１１５からの出力に応
じてスイッチングトランジスタ５６，５７を制御する回
路である。
【０１０２】次に、以上の実施の形態の動作を説明す
る。図１０は、図９に示す実施の形態の動作を説明する
ためのタイミングチャートである。装置の動作が開始さ
れると、三角波ジェネレータ１１７からは図１０（Ａ）
に示すような三角波が発生されてＰＷＭ制御用コンパレ
ータ１１４，１１５にそれぞれ供給される。装置が動作
を開始した直後には、正電源側および負電源側の双方の
電圧は０Ｖであるので、オペアンプ１１０からは負の電
圧が、オペアンプ１１１からは正の電圧が出力され、Ｐ
ＷＭ制御用コンパレータ１１４，１１５にそれぞれ供給
される。
る。図１０は、図９に示す実施の形態の動作を説明する
ためのタイミングチャートである。装置の動作が開始さ
れると、三角波ジェネレータ１１７からは図１０（Ａ）
に示すような三角波が発生されてＰＷＭ制御用コンパレ
ータ１１４，１１５にそれぞれ供給される。装置が動作
を開始した直後には、正電源側および負電源側の双方の
電圧は０Ｖであるので、オペアンプ１１０からは負の電
圧が、オペアンプ１１１からは正の電圧が出力され、Ｐ
ＷＭ制御用コンパレータ１１４，１１５にそれぞれ供給
される。
【０１０３】ＰＷＭ制御用コンパレータ１１４は、基準
電圧Ｖｒｅｆ４およびオペアンプ１１０からの出力と、
三角波の電圧とを比較し、三角波の電圧が基準電圧Ｖｒ
ｅｆ４およびオペアンプ１１０からの出力の双方を下回
った場合には、出力を“Ｌ”の状態にし、それ以外の場
合には“Ｈ”の状態にする。なお、基準電圧Ｖｒｅｆ４
は、前述のように最大ＯＮ時間を設定するためのもので
あり、スイッチングトランジスタ５６，５７が長時間Ｏ
Ｎの状態になり、インダクタ６２の磁気エネルギーが飽
和して電力の浪費になることを防止する。
電圧Ｖｒｅｆ４およびオペアンプ１１０からの出力と、
三角波の電圧とを比較し、三角波の電圧が基準電圧Ｖｒ
ｅｆ４およびオペアンプ１１０からの出力の双方を下回
った場合には、出力を“Ｌ”の状態にし、それ以外の場
合には“Ｈ”の状態にする。なお、基準電圧Ｖｒｅｆ４
は、前述のように最大ＯＮ時間を設定するためのもので
あり、スイッチングトランジスタ５６，５７が長時間Ｏ
Ｎの状態になり、インダクタ６２の磁気エネルギーが飽
和して電力の浪費になることを防止する。
【０１０４】一方、ＰＷＭ制御用コンパレータ１１５
は、基準電圧Ｖｒｅｆ３およびオペアンプ１１１からの
出力と、三角波の電圧とを比較し、三角波の電圧が基準
電圧Ｖｒｅｆ３およびオペアンプ１１１からの出力の双
方を上回った場合には、出力を“Ｌ”の状態にし、それ
以外の場合には“Ｈ”の状態にする。なお、基準電圧Ｖ
ｒｅｆ３は、前述の場合と同様に最大ＯＮ時間を設定す
るためのものであり、スイッチングトランジスタ５６，
５７が長時間ＯＮの状態になり、インダクタ６２の磁気
エネルギーが飽和して電力の浪費になることを防止す
る。
は、基準電圧Ｖｒｅｆ３およびオペアンプ１１１からの
出力と、三角波の電圧とを比較し、三角波の電圧が基準
電圧Ｖｒｅｆ３およびオペアンプ１１１からの出力の双
方を上回った場合には、出力を“Ｌ”の状態にし、それ
以外の場合には“Ｈ”の状態にする。なお、基準電圧Ｖ
ｒｅｆ３は、前述の場合と同様に最大ＯＮ時間を設定す
るためのものであり、スイッチングトランジスタ５６，
５７が長時間ＯＮの状態になり、インダクタ６２の磁気
エネルギーが飽和して電力の浪費になることを防止す
る。
【０１０５】出力制御回路１１６は、ＰＷＭ制御用コン
パレータ１１４，１１５の出力に応じてスイッチングト
ランジスタ５６，５７を制御する。例えば、図１０の場
合では、三角波の電圧がオペアンプ１１１の出力である
ＯＰ−ＡＭＰ１１１（破線で示す信号）を上回った場合
には、出力制御回路１１６は、スイッチングトランジス
タ５６，５７の双方をＯＮの状態にする。その結果、イ
ンダクタ６２に対して電流が流入し（図１０（Ｄ）参
照）、電気エネルギーが磁気エネルギーに転換されて蓄
積される。
パレータ１１４，１１５の出力に応じてスイッチングト
ランジスタ５６，５７を制御する。例えば、図１０の場
合では、三角波の電圧がオペアンプ１１１の出力である
ＯＰ−ＡＭＰ１１１（破線で示す信号）を上回った場合
には、出力制御回路１１６は、スイッチングトランジス
タ５６，５７の双方をＯＮの状態にする。その結果、イ
ンダクタ６２に対して電流が流入し（図１０（Ｄ）参
照）、電気エネルギーが磁気エネルギーに転換されて蓄
積される。
【０１０６】そして、三角波の電圧がオペアンプ１１１
の出力であるＯＰ−ＡＭＰ１１１を下回ると、図１０
（Ｂ）に示すように、スイッチングトランジスタ５７に
供給されるＰ１信号が“Ｌ”の状態になるので、スイッ
チングトランジスタ５７がＯＦＦの状態になり、インダ
クタ６２に蓄積されている磁気エネルギーは、電気エネ
ルギーに再度転換されて、正電源側に出力される（図１
０（Ｃ）参照）。なお、インダクタ６２に蓄積される磁
気エネルギーは、スイッチングトランジスタ５６，５７
の双方がＯＮの状態となる時間に比例し、この時間はオ
ペアンプ１１１からの出力電圧が低い程長くなるので、
正電源電圧Ｖｏ１が低いほど大きな磁気エネルギーがイ
ンダクタ６２に蓄積される。
の出力であるＯＰ−ＡＭＰ１１１を下回ると、図１０
（Ｂ）に示すように、スイッチングトランジスタ５７に
供給されるＰ１信号が“Ｌ”の状態になるので、スイッ
チングトランジスタ５７がＯＦＦの状態になり、インダ
クタ６２に蓄積されている磁気エネルギーは、電気エネ
ルギーに再度転換されて、正電源側に出力される（図１
０（Ｃ）参照）。なお、インダクタ６２に蓄積される磁
気エネルギーは、スイッチングトランジスタ５６，５７
の双方がＯＮの状態となる時間に比例し、この時間はオ
ペアンプ１１１からの出力電圧が低い程長くなるので、
正電源電圧Ｖｏ１が低いほど大きな磁気エネルギーがイ
ンダクタ６２に蓄積される。
【０１０７】スイッチングトランジスタ５６，５７がＯ
Ｎの状態になってから所定の時間Ｔ２が経過すると、出
力制御回路１１６は、スイッチングトランジスタ５６を
制御するＰ２信号を“Ｈ”の状態にするので（図１０
（Ｅ）参照）、スイッチングトランジスタ５６がＯＦＦ
の状態になる。
Ｎの状態になってから所定の時間Ｔ２が経過すると、出
力制御回路１１６は、スイッチングトランジスタ５６を
制御するＰ２信号を“Ｈ”の状態にするので（図１０
（Ｅ）参照）、スイッチングトランジスタ５６がＯＦＦ
の状態になる。
【０１０８】次に、三角波の電圧が、オペアンプ１１０
からの出力であるＯＰ−ＡＭＰ１１０を下回ると、出力
制御回路１１６は、スイッチングトランジスタ５６，５
７の双方をＯＮの状態にする。その結果、インダクタ６
２に電流が流入し、磁気エネルギーに転換されて蓄積さ
れる。そして、三角波の電圧が、オペアンプ１１０から
の出力であるＯＰ−ＡＭＰ１１０を上回ると、出力制御
回路１１６は、スイッチングトランジスタ５６をＯＦＦ
の状態にする。その結果、インダクタ６２に蓄積されて
いる磁気エネルギーは、電気エネルギーに再度転換され
て、負電源側に出力される。なお、このときにインダク
タ６２に蓄積される磁気エネルギーは、オペアンプ１１
０からの出力電圧が高い程大きくなるので、負電源の電
圧Ｖｏ２が高いほど大きな磁気エネルギーがインダクタ
６２に蓄積され、負電源側に出力されることになる。
からの出力であるＯＰ−ＡＭＰ１１０を下回ると、出力
制御回路１１６は、スイッチングトランジスタ５６，５
７の双方をＯＮの状態にする。その結果、インダクタ６
２に電流が流入し、磁気エネルギーに転換されて蓄積さ
れる。そして、三角波の電圧が、オペアンプ１１０から
の出力であるＯＰ−ＡＭＰ１１０を上回ると、出力制御
回路１１６は、スイッチングトランジスタ５６をＯＦＦ
の状態にする。その結果、インダクタ６２に蓄積されて
いる磁気エネルギーは、電気エネルギーに再度転換され
て、負電源側に出力される。なお、このときにインダク
タ６２に蓄積される磁気エネルギーは、オペアンプ１１
０からの出力電圧が高い程大きくなるので、負電源の電
圧Ｖｏ２が高いほど大きな磁気エネルギーがインダクタ
６２に蓄積され、負電源側に出力されることになる。
【０１０９】以上のような動作は、所定の周期（三角波
によって決定される周期）で繰り返され、正電源と負電
源の電圧に応じて、スイッチングトランジスタ５６，５
７がＯＮになる時間（パルス幅）が制御され、最適な電
圧が出力されることになる。
によって決定される周期）で繰り返され、正電源と負電
源の電圧に応じて、スイッチングトランジスタ５６，５
７がＯＮになる時間（パルス幅）が制御され、最適な電
圧が出力されることになる。
【０１１０】なお、以上の実施の形態では、スイッチン
グトランジスタ５６，５７の双方がＯＮの状態になって
から一定の時間が経過すると、双方のスイッチングトラ
ンジスタ５６，５７がＯＦＦの状態になるようにした
が、図７および図８に示す場合と同様に、一方のスイッ
チングトランジスタはＯＮの状態を保持するようにして
もよい。
グトランジスタ５６，５７の双方がＯＮの状態になって
から一定の時間が経過すると、双方のスイッチングトラ
ンジスタ５６，５７がＯＦＦの状態になるようにした
が、図７および図８に示す場合と同様に、一方のスイッ
チングトランジスタはＯＮの状態を保持するようにして
もよい。
【０１１１】図１１は、そのような場合の動作を説明す
るためのタイミングチャートである。この図の例では、
図１０の場合と比較して、Ｐ１波形またはＰ２波形がＯ
Ｎの状態に一旦なると、次にＯＦＦの状態になるまでＯ
Ｎの状態を保持する。例えば、Ｐ１波形（図１１（Ｂ）
参照）に注目すると、図１０では、三角波（図１０
（Ａ）参照）の最初のボトムにおいて、ＯＮ（“Ｈ”の
状態）になってから時間τ２が経過するとＯＦＦの状態
に変遷するが、図１１の例では、そのままＯＮの状態を
保持し、三角波の次のピークが訪れるまでＯＮの状態を
保持している。
るためのタイミングチャートである。この図の例では、
図１０の場合と比較して、Ｐ１波形またはＰ２波形がＯ
Ｎの状態に一旦なると、次にＯＦＦの状態になるまでＯ
Ｎの状態を保持する。例えば、Ｐ１波形（図１１（Ｂ）
参照）に注目すると、図１０では、三角波（図１０
（Ａ）参照）の最初のボトムにおいて、ＯＮ（“Ｈ”の
状態）になってから時間τ２が経過するとＯＦＦの状態
に変遷するが、図１１の例では、そのままＯＮの状態を
保持し、三角波の次のピークが訪れるまでＯＮの状態を
保持している。
【０１１２】一方、Ｐ２波形（図１１（Ｅ）参照）に注
目すると、図１０では、三角波（図１０（Ａ）参照）の
最初のピークにおいて、ＯＮ（“Ｌ”の状態）になって
から時間τ１が経過するとＯＦＦの状態に変遷するが、
図１１の例では、そのままＯＮの状態を保持し、次の三
角波の次のボトムが訪れるまでＯＮの状態を保持してい
る。
目すると、図１０では、三角波（図１０（Ａ）参照）の
最初のピークにおいて、ＯＮ（“Ｌ”の状態）になって
から時間τ１が経過するとＯＦＦの状態に変遷するが、
図１１の例では、そのままＯＮの状態を保持し、次の三
角波の次のボトムが訪れるまでＯＮの状態を保持してい
る。
【０１１３】このように、スイッチングトランジスタ５
６，５７が一旦ＯＮの状態になった場合には、その状態
を保持するように制御することにより、スイッチングの
回数を減少させることができるので、ノイズの発生を減
少させるとともに、スイッチングによって失われる電力
を削減することが可能になる。
６，５７が一旦ＯＮの状態になった場合には、その状態
を保持するように制御することにより、スイッチングの
回数を減少させることができるので、ノイズの発生を減
少させるとともに、スイッチングによって失われる電力
を削減することが可能になる。
【０１１４】以上に説明したように、本発明の第２の実
施の形態によれば、第１の実施の形態の場合と同様に、
従来の場合と比較してインダクタの数を１つ減らすこと
が可能になるので、装置のサイズを小型化することが可
能になる。
施の形態によれば、第１の実施の形態の場合と同様に、
従来の場合と比較してインダクタの数を１つ減らすこと
が可能になるので、装置のサイズを小型化することが可
能になる。
【０１１５】また、第２の実施の形態のＰＷＭ方式で
は、Ｖｏ１の制御期間とＶｏ２の制御期間は交互に繰り
返されることになるので、第１の実施の形態のＰＦＭ方
式と比較すると、Ｔ１，Ｔ２のタイミング制御回路を簡
略化することが可能になることから、回路構成を簡略化
することにより、装置のサイズを更に小型化することが
可能になる。
は、Ｖｏ１の制御期間とＶｏ２の制御期間は交互に繰り
返されることになるので、第１の実施の形態のＰＦＭ方
式と比較すると、Ｔ１，Ｔ２のタイミング制御回路を簡
略化することが可能になることから、回路構成を簡略化
することにより、装置のサイズを更に小型化することが
可能になる。
【０１１６】なお、図４、図５、図７、および、図９等
に示した実施の形態は、ほんの一例であり、本発明がこ
のような場合のみに限定されるものではないことはいう
までもない。
に示した実施の形態は、ほんの一例であり、本発明がこ
のような場合のみに限定されるものではないことはいう
までもない。
【０１１７】（付記１） 単電源から正負電源を発生す
る正負電源発生装置において、インダクタと、前記イン
ダクタの一方の端子にアノードが接続され、カソードが
正電源の出力端子に接続されている第１のダイオード
と、前記インダクタの他方の端子にカソードが接続さ
れ、アノードが負電源の出力端子に接続されている第２
のダイオードと、前記インダクタの前記一方の端子を接
地するための第１のスイッチと、前記インダクタの前記
他方の端子を前記単電源に接続するための第２のスイッ
チと、前記第１および第２のスイッチを制御する制御回
路と、を有することを特徴とする正負電源発生装置。
る正負電源発生装置において、インダクタと、前記イン
ダクタの一方の端子にアノードが接続され、カソードが
正電源の出力端子に接続されている第１のダイオード
と、前記インダクタの他方の端子にカソードが接続さ
れ、アノードが負電源の出力端子に接続されている第２
のダイオードと、前記インダクタの前記一方の端子を接
地するための第１のスイッチと、前記インダクタの前記
他方の端子を前記単電源に接続するための第２のスイッ
チと、前記第１および第２のスイッチを制御する制御回
路と、を有することを特徴とする正負電源発生装置。
【０１１８】（付記２） 前記制御回路は、前記第１の
スイッチおよび前記第２のスイッチの双方をＯＮの状態
にし、所定の時間が経過した後に、前記第１のスイッチ
をＯＦＦの状態として正電源を発生する第１の状態と、
前記第１のスイッチおよび前記第２のスイッチの双方を
ＯＮの状態にし、所定の時間が経過した後に、前記第２
のスイッチをＯＦＦの状態として負電源を発生する第２
の状態と、を繰り返すことにより正負電源を発生するこ
とを特徴とする付記１記載の正負電源発生装置。
スイッチおよび前記第２のスイッチの双方をＯＮの状態
にし、所定の時間が経過した後に、前記第１のスイッチ
をＯＦＦの状態として正電源を発生する第１の状態と、
前記第１のスイッチおよび前記第２のスイッチの双方を
ＯＮの状態にし、所定の時間が経過した後に、前記第２
のスイッチをＯＦＦの状態として負電源を発生する第２
の状態と、を繰り返すことにより正負電源を発生するこ
とを特徴とする付記１記載の正負電源発生装置。
【０１１９】（付記３） 前記制御回路は、前記第１の
状態において、前記第１のスイッチをＯＦＦの状態にし
た後、前記インダクタへの電流の流入が終了した際に、
前記第２のスイッチをＯＦＦにし、前記第２の状態にお
いて、前記第２のスイッチをＯＦＦの状態にした後、前
記インダクタへの電流の流入が終了した際に、前記第１
のスイッチをＯＦＦにする、ことを特徴とする付記２記
載の正負電源発生装置。
状態において、前記第１のスイッチをＯＦＦの状態にし
た後、前記インダクタへの電流の流入が終了した際に、
前記第２のスイッチをＯＦＦにし、前記第２の状態にお
いて、前記第２のスイッチをＯＦＦの状態にした後、前
記インダクタへの電流の流入が終了した際に、前記第１
のスイッチをＯＦＦにする、ことを特徴とする付記２記
載の正負電源発生装置。
【０１２０】（付記４） 前記制御回路は、前記第１の
状態において、前記第１のスイッチをＯＦＦの状態にし
た後、前記インダクタへの電流の流入が終了すると想定
される時間に、所定のマージン値を加えた時間が経過し
た際に、前記第２のスイッチをＯＦＦにし、前記第２の
状態において、前記第２のスイッチをＯＦＦの状態にし
た後、前記インダクタへの電流の流入が終了すると想定
される時間に、所定のマージン値を加えた時間が経過し
た際に、前記第１のスイッチをＯＦＦにする、ことを特
徴とする付記２記載の正負電源発生装置。
状態において、前記第１のスイッチをＯＦＦの状態にし
た後、前記インダクタへの電流の流入が終了すると想定
される時間に、所定のマージン値を加えた時間が経過し
た際に、前記第２のスイッチをＯＦＦにし、前記第２の
状態において、前記第２のスイッチをＯＦＦの状態にし
た後、前記インダクタへの電流の流入が終了すると想定
される時間に、所定のマージン値を加えた時間が経過し
た際に、前記第１のスイッチをＯＦＦにする、ことを特
徴とする付記２記載の正負電源発生装置。
【０１２１】（付記５） 前記制御回路は、前記第１の
状態において、前記第１のスイッチをＯＦＦの状態にし
た後は、前記第２の状態となるまで前記第２のスイッチ
をＯＮの状態に保持し、前記第２の状態において、前記
第２のスイッチをＯＦＦの状態にした後は、前記第２の
状態となるまで前記第１のスイッチをＯＮの状態に保持
する、ことを特徴とする付記２記載の正負電源発生装
置。
状態において、前記第１のスイッチをＯＦＦの状態にし
た後は、前記第２の状態となるまで前記第２のスイッチ
をＯＮの状態に保持し、前記第２の状態において、前記
第２のスイッチをＯＦＦの状態にした後は、前記第２の
状態となるまで前記第１のスイッチをＯＮの状態に保持
する、ことを特徴とする付記２記載の正負電源発生装
置。
【０１２２】（付記６） 前記制御回路は、前記所定の
時間を一定に設定し、前記第１または前記第２の状態の
それぞれの繰り返し周期を変更することにより、正電源
および負電源の出力電圧を制御することを特徴とする付
記２記載の正負電源発生装置。
時間を一定に設定し、前記第１または前記第２の状態の
それぞれの繰り返し周期を変更することにより、正電源
および負電源の出力電圧を制御することを特徴とする付
記２記載の正負電源発生装置。
【０１２３】（付記７） 前記制御回路は、前記所定の
時間を、前記第１および前記第２の状態において同一に
設定することを特徴とする付記２記載の正負電源発生装
置。 （付記８） 前記制御回路は、前記第１または前記第２
の状態のそれぞれの繰り返し周期を一定とし、前記所定
の時間を変更することにより、正電源および負電源の出
力電圧を制御することを特徴とする付記２記載の正負電
源発生装置。
時間を、前記第１および前記第２の状態において同一に
設定することを特徴とする付記２記載の正負電源発生装
置。 （付記８） 前記制御回路は、前記第１または前記第２
の状態のそれぞれの繰り返し周期を一定とし、前記所定
の時間を変更することにより、正電源および負電源の出
力電圧を制御することを特徴とする付記２記載の正負電
源発生装置。
【０１２４】（付記９） 前記制御回路は、動作開始時
においては、前記第１または前記第２の状態の何れか一
方を優先することを特徴とする付記２記載の正負電源発
生装置。
においては、前記第１または前記第２の状態の何れか一
方を優先することを特徴とする付記２記載の正負電源発
生装置。
【０１２５】（付記１０） 前記制御回路は、動作開始
時においては、前記第２の状態を優先することを特徴と
する付記２記載の正負電源発生装置。 （付記１１） 単電源から正負電源を発生し、対象とな
る回路に電源を供給する半導体装置において、外部に接
続されたインダクタの一方の端子にアノードが接続さ
れ、カソードが正電源の出力端子に接続されている第１
のダイオードと、前記インダクタの他方の端子にカソー
ドが接続され、アノードが負電源の出力端子に接続され
ている第２のダイオードと、前記インダクタの前記一方
の端子を接地するための第１のスイッチと、前記インダ
クタの前記他方の端子を前記単電源に接続するための第
２のスイッチと、前記第１および前記第２のスイッチを
制御する制御回路と、を有することを特徴とする半導体
装置。
時においては、前記第２の状態を優先することを特徴と
する付記２記載の正負電源発生装置。 （付記１１） 単電源から正負電源を発生し、対象とな
る回路に電源を供給する半導体装置において、外部に接
続されたインダクタの一方の端子にアノードが接続さ
れ、カソードが正電源の出力端子に接続されている第１
のダイオードと、前記インダクタの他方の端子にカソー
ドが接続され、アノードが負電源の出力端子に接続され
ている第２のダイオードと、前記インダクタの前記一方
の端子を接地するための第１のスイッチと、前記インダ
クタの前記他方の端子を前記単電源に接続するための第
２のスイッチと、前記第１および前記第２のスイッチを
制御する制御回路と、を有することを特徴とする半導体
装置。
【０１２６】（付記１２） 前記制御回路は、前記第１
のスイッチおよび前記第２のスイッチの双方をＯＮの状
態にし、所定の時間が経過した後に、前記第１のスイッ
チをＯＦＦの状態として正電源を発生する第１の状態
と、前記第１のスイッチおよび前記第２のスイッチの双
方をＯＮの状態にし、所定の時間が経過した後に、前記
第２のスイッチをＯＦＦの状態として負電源を発生する
第２の状態と、を繰り返すことにより正負電源を発生す
ることを特徴とする付記１１記載の半導体装置。
のスイッチおよび前記第２のスイッチの双方をＯＮの状
態にし、所定の時間が経過した後に、前記第１のスイッ
チをＯＦＦの状態として正電源を発生する第１の状態
と、前記第１のスイッチおよび前記第２のスイッチの双
方をＯＮの状態にし、所定の時間が経過した後に、前記
第２のスイッチをＯＦＦの状態として負電源を発生する
第２の状態と、を繰り返すことにより正負電源を発生す
ることを特徴とする付記１１記載の半導体装置。
【０１２７】（付記１３） 前記制御回路は、前記第１
の状態において、前記第１のスイッチをＯＦＦの状態に
した後、前記インダクタへの電流の流入が終了した際
に、前記第２のスイッチをＯＦＦにし、前記第２の状態
において、前記第２のスイッチをＯＦＦの状態にした
後、前記インダクタへの電流の流入が終了した際に、前
記第１のスイッチをＯＦＦにする、ことを特徴とする付
記１２記載の半導体装置。
の状態において、前記第１のスイッチをＯＦＦの状態に
した後、前記インダクタへの電流の流入が終了した際
に、前記第２のスイッチをＯＦＦにし、前記第２の状態
において、前記第２のスイッチをＯＦＦの状態にした
後、前記インダクタへの電流の流入が終了した際に、前
記第１のスイッチをＯＦＦにする、ことを特徴とする付
記１２記載の半導体装置。
【０１２８】（付記１４） 前記制御回路は、前記第１
の状態において、前記第１のスイッチをＯＦＦの状態に
した後、前記インダクタへの電流の流入が終了すると想
定される時間に、所定のマージン値を加えた時間が経過
した際に、前記第２のスイッチをＯＦＦにし、前記第２
の状態において、前記第２のスイッチをＯＦＦの状態に
した後、前記インダクタへの電流の流入が終了すると想
定される時間に、所定のマージン値を加えた時間が経過
した際に、前記第１のスイッチをＯＦＦにする、ことを
特徴とする付記１２記載の半導体装置。
の状態において、前記第１のスイッチをＯＦＦの状態に
した後、前記インダクタへの電流の流入が終了すると想
定される時間に、所定のマージン値を加えた時間が経過
した際に、前記第２のスイッチをＯＦＦにし、前記第２
の状態において、前記第２のスイッチをＯＦＦの状態に
した後、前記インダクタへの電流の流入が終了すると想
定される時間に、所定のマージン値を加えた時間が経過
した際に、前記第１のスイッチをＯＦＦにする、ことを
特徴とする付記１２記載の半導体装置。
【０１２９】（付記１５） 前記制御回路は、前記第１
の状態において、前記第１のスイッチをＯＦＦの状態に
した後は、前記第２の状態となるまで前記第２のスイッ
チをＯＮの状態に保持し、前記第２の状態において、前
記第２のスイッチをＯＦＦの状態にした後は、前記第２
の状態となるまで前記第１のスイッチをＯＮの状態に保
持する、ことを特徴とする付記１２記載の半導体装置。
の状態において、前記第１のスイッチをＯＦＦの状態に
した後は、前記第２の状態となるまで前記第２のスイッ
チをＯＮの状態に保持し、前記第２の状態において、前
記第２のスイッチをＯＦＦの状態にした後は、前記第２
の状態となるまで前記第１のスイッチをＯＮの状態に保
持する、ことを特徴とする付記１２記載の半導体装置。
【０１３０】（付記１６） 前記制御回路は、前記所定
の時間を一定に設定し、前記第１または前記第２の状態
のそれぞれの繰り返し周期を変更することにより、正電
源および負電源の出力電圧を制御することを特徴とする
付記１２記載の半導体装置。
の時間を一定に設定し、前記第１または前記第２の状態
のそれぞれの繰り返し周期を変更することにより、正電
源および負電源の出力電圧を制御することを特徴とする
付記１２記載の半導体装置。
【０１３１】（付記１７） 前記制御回路は、前記所定
の時間を、前記第１および前記第２の状態において同一
に設定することを特徴とする付記１２記載の半導体装
置。 （付記１８） 前記制御回路は、前記第１または前記第
２の状態のそれぞれの繰り返し周期を一定とし、前記所
定の時間を変更することにより、正電源および負電源の
出力電圧を制御することを特徴とする付記１２記載の半
導体装置。
の時間を、前記第１および前記第２の状態において同一
に設定することを特徴とする付記１２記載の半導体装
置。 （付記１８） 前記制御回路は、前記第１または前記第
２の状態のそれぞれの繰り返し周期を一定とし、前記所
定の時間を変更することにより、正電源および負電源の
出力電圧を制御することを特徴とする付記１２記載の半
導体装置。
【０１３２】
【発明の効果】以上説明したように本発明では、単電源
から正負電源を発生する正負電源発生装置において、イ
ンダクタと、前記インダクタの一方の端子にアノードが
接続され、カソードが正電源の出力端子に接続されてい
る第１のダイオードと、前記インダクタの他方の端子に
カソードが接続され、アノードが負電源の出力端子に接
続されている第２のダイオードと、前記インダクタの前
記一方の端子を接地するための第１のスイッチと、前記
インダクタの前記他方の端子を前記単電源に接続するた
めの第２のスイッチと、前記第１および第２のスイッチ
を制御する制御回路と、を設けるようにしたので、従来
に比較してインダクタを１つ省略することが可能になる
ので、装置のサイズを小型化することが可能になる。
から正負電源を発生する正負電源発生装置において、イ
ンダクタと、前記インダクタの一方の端子にアノードが
接続され、カソードが正電源の出力端子に接続されてい
る第１のダイオードと、前記インダクタの他方の端子に
カソードが接続され、アノードが負電源の出力端子に接
続されている第２のダイオードと、前記インダクタの前
記一方の端子を接地するための第１のスイッチと、前記
インダクタの前記他方の端子を前記単電源に接続するた
めの第２のスイッチと、前記第１および第２のスイッチ
を制御する制御回路と、を設けるようにしたので、従来
に比較してインダクタを１つ省略することが可能になる
ので、装置のサイズを小型化することが可能になる。
【０１３３】また、本発明では、単電源から正負電源を
発生し、対象となる回路に電源を供給する半導体装置に
おいて、外部に接続されたインダクタと、前記インダク
タの一方の端子にアノードが接続され、カソードが正電
源の出力端子に接続されている第１のダイオードと、前
記インダクタの他方の端子にカソードが接続され、アノ
ードが負電源の出力端子に接続されている第２のダイオ
ードと、前記インダクタの前記一方の端子を接地するた
めの第１のスイッチと、前記インダクタの前記他方の端
子を前記単電源に接続するための第２のスイッチと、前
記第１および第２のスイッチを制御する制御回路と、を
設けるようにしたので、従来は、独立した２つのインダ
クタのそれぞれに対する制御系を設ける必要があった
が、本発明ではこれらを１つに統合することにより、装
置の簡略化と信頼性を向上させることが可能になる。
発生し、対象となる回路に電源を供給する半導体装置に
おいて、外部に接続されたインダクタと、前記インダク
タの一方の端子にアノードが接続され、カソードが正電
源の出力端子に接続されている第１のダイオードと、前
記インダクタの他方の端子にカソードが接続され、アノ
ードが負電源の出力端子に接続されている第２のダイオ
ードと、前記インダクタの前記一方の端子を接地するた
めの第１のスイッチと、前記インダクタの前記他方の端
子を前記単電源に接続するための第２のスイッチと、前
記第１および第２のスイッチを制御する制御回路と、を
設けるようにしたので、従来は、独立した２つのインダ
クタのそれぞれに対する制御系を設ける必要があった
が、本発明ではこれらを１つに統合することにより、装
置の簡略化と信頼性を向上させることが可能になる。
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の実施の形態の基本的な構成例を示す図
である。
である。
【図３】図２に示す実施の形態の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図４】本発明の実施の形態の詳細な構成例を示す図で
ある。
ある。
【図５】図４に示すＰＦＭ制御回路の詳細な構成例を示
す図である。
す図である。
【図６】図５に示す実施の形態の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図７】図４に示すＰＦＭ制御回路の他の詳細な構成例
を示す図である。
を示す図である。
【図８】図７に示す実施の形態の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図９】本発明の第２の実施の形態の詳細な構成例を示
す図である。
す図である。
【図１０】図９に示す実施の形態の動作を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図１１】図９に示す実施の形態の他の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図１２】従来の正負電源装置の構成例を示す図であ
る。
る。
【図１３】図１２に示す従来例の動作を説明するための
タイミングチャートである。
タイミングチャートである。
１０ インダクタ
１１，１２ ダイオード
１３，１４ スイッチ
１５ 制御回路
１６ 単電源
４０〜４３ 抵抗
５０ 半導体装置構成部分
５１，５２ コンパレータ
５５ ＰＦＭ制御回路
５６，５７ スイッチングトランジスタ
５８，５９ ダイオード
６０ 入力キャパシタ
６１ 出力キャパシタ
６２ インダクタ
６３ 出力キャパシタ
７０，７１ スイッチングトランジスタ
７２，７３ キャパシタ
７４，７５ コンパレータ
７６，７７，８１，８２，８８，９１，９４ インバー
タ ７８〜８０，８３〜８６ ＮＡＮＤゲート ８７，８９ ＡＮＤゲート ９０，９２，９３ ＯＲゲート １００，１０１ Ｄ−フリップフロップ回路 １１０，１１１ オペアンプ １１２，１１３ 抵抗 １１４，１１５ ＰＷＭ制御用コンパレータ １１６ 出力制御回路 １１７ 三角波ジェネレータ
タ ７８〜８０，８３〜８６ ＮＡＮＤゲート ８７，８９ ＡＮＤゲート ９０，９２，９３ ＯＲゲート １００，１０１ Ｄ−フリップフロップ回路 １１０，１１１ オペアンプ １１２，１１３ 抵抗 １１４，１１５ ＰＷＭ制御用コンパレータ １１６ 出力制御回路 １１７ 三角波ジェネレータ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 西森 英二
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 大津 勝吉
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5H410 CC02 DD02 DD05 EA11 EA38
EB09
5H730 AA15 BB13 BB14 BB83 DD04
EE07 EE61 FG05
Claims (9)
- 【請求項１】 単電源から正負電源を発生する正負電源
発生装置において、 インダクタと、 前記インダクタの一方の端子にアノードが接続され、カ
ソードが正電源の出力端子に接続されている第１のダイ
オードと、 前記インダクタの他方の端子にカソードが接続され、ア
ノードが負電源の出力端子に接続されている第２のダイ
オードと、 前記インダクタの前記一方の端子を接地するための第１
のスイッチと、 前記インダクタの前記他方の端子を前記単電源に接続す
るための第２のスイッチと、 前記第１および前記第２のスイッチを制御する制御回路
と、 を有することを特徴とする正負電源発生装置。 - 【請求項２】 前記制御回路は、前記第１のスイッチお
よび前記第２のスイッチの双方をＯＮの状態にし、所定
の時間が経過した後に、前記第１のスイッチをＯＦＦの
状態として正電源を発生する第１の状態と、 前記第１のスイッチおよび前記第２のスイッチの双方を
ＯＮの状態にし、所定の時間が経過した後に、前記第２
のスイッチをＯＦＦの状態として負電源を発生する第２
の状態と、 を繰り返すことにより正負電源を発生することを特徴と
する請求項１記載の正負電源発生装置。 - 【請求項３】 前記制御回路は、 前記第１の状態において、前記第１のスイッチをＯＦＦ
の状態にした後、前記インダクタへの電流の流入が終了
した際に、前記第２のスイッチをＯＦＦにし、 前記第２の状態において、前記第２のスイッチをＯＦＦ
の状態にした後、前記インダクタへの電流の流入が終了
した際に、前記第１のスイッチをＯＦＦにする、 ことを特徴とする請求項２記載の正負電源発生装置。 - 【請求項４】 前記制御回路は、前記第１の状態におい
て、前記第１のスイッチをＯＦＦの状態にした後、前記
インダクタへの電流の流入が終了すると想定される時間
に、所定のマージン値を加えた時間が経過した際に、前
記第２のスイッチをＯＦＦにし、 前記第２の状態において、前記第２のスイッチをＯＦＦ
の状態にした後、前記インダクタへの電流の流入が終了
すると想定される時間に、所定のマージン値を加えた時
間が経過した際に、前記第１のスイッチをＯＦＦにす
る、 ことを特徴とする請求項２記載の正負電源発生装置。 - 【請求項５】 前記制御回路は、 前記第１の状態において、前記第１のスイッチをＯＦＦ
の状態にした後は、前記第２の状態となるまで前記第２
のスイッチをＯＮの状態に保持し、 前記第２の状態において、前記第２のスイッチをＯＦＦ
の状態にした後は、前記第２の状態となるまで前記第１
のスイッチをＯＮの状態に保持する、 ことを特徴とする請求項２記載の正負電源発生装置。 - 【請求項６】 前記制御回路は、前記所定の時間を一定
に設定し、前記第１または前記第２の状態のそれぞれの
繰り返し周期を変更することにより、正電源および負電
源の出力電圧を制御することを特徴とする請求項２記載
の正負電源発生装置。 - 【請求項７】 前記制御回路は、前記第１または前記第
２の状態のそれぞれの繰り返し周期を一定とし、前記所
定の時間を変更することにより、正電源および負電源の
出力電圧を制御することを特徴とする請求項２記載の正
負電源発生装置。 - 【請求項８】 単電源から正負電源を発生し、対象とな
る回路に電源を供給する半導体装置において、 外部に接続されたインダクタの一方の端子にアノードが
接続され、カソードが正電源の出力端子に接続されてい
る第１のダイオードと、 前記インダクタの他方の端子にカソードが接続され、ア
ノードが負電源の出力端子に接続されている第２のダイ
オードと、 前記インダクタの前記一方の端子を接地するための第１
のスイッチと、 前記インダクタの前記他方の端子を前記単電源に接続す
るための第２のスイッチと、 前記第１および前記第２のスイッチを制御する制御回路
と、 を有することを特徴とする半導体装置。 - 【請求項９】 前記制御回路は、 前記第１のスイッチおよび前記第２のスイッチの双方を
ＯＮの状態にし、所定の時間が経過した後に、前記第１
のスイッチをＯＦＦの状態として正電源を発生する第１
の状態と、 前記第１のスイッチおよび前記第２のスイッチの双方を
ＯＮの状態にし、所定の時間が経過した後に、前記第２
のスイッチをＯＦＦの状態として負電源を発生する第２
の状態と、 を繰り返すことにより正負電源を発生することを特徴と
する請求項８記載の半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001389201A JP3888895B2 (ja) | 2001-12-21 | 2001-12-21 | 正負電源発生装置および半導体装置 |
| EP02258451A EP1324477B1 (en) | 2001-12-21 | 2002-12-06 | Bipolar supply voltage generator and semiconductor device for same |
| DE60213754T DE60213754T2 (de) | 2001-12-21 | 2002-12-06 | Bipolarer Versorgungsspannungserzeuger und Halbleitervorrichtung für denselben |
| TW091135587A TW588498B (en) | 2001-12-21 | 2002-12-09 | Bipolar supply voltage generator and semiconductor device for same |
| US10/316,901 US7342436B2 (en) | 2001-12-21 | 2002-12-12 | Bipolar supply voltage generator and semiconductor device for same |
| CNB021575703A CN1240178C (zh) | 2001-12-21 | 2002-12-20 | 双极电源电压发生器及其半导体器件 |
| KR1020020081673A KR100894667B1 (ko) | 2001-12-21 | 2002-12-20 | 정부전원 발생 장치 및 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001389201A JP3888895B2 (ja) | 2001-12-21 | 2001-12-21 | 正負電源発生装置および半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003186552A true JP2003186552A (ja) | 2003-07-04 |
| JP2003186552A5 JP2003186552A5 (ja) | 2004-07-29 |
| JP3888895B2 JP3888895B2 (ja) | 2007-03-07 |
Family
ID=19188241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001389201A Expired - Fee Related JP3888895B2 (ja) | 2001-12-21 | 2001-12-21 | 正負電源発生装置および半導体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7342436B2 (ja) |
| EP (1) | EP1324477B1 (ja) |
| JP (1) | JP3888895B2 (ja) |
| KR (1) | KR100894667B1 (ja) |
| CN (1) | CN1240178C (ja) |
| DE (1) | DE60213754T2 (ja) |
| TW (1) | TW588498B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238654A (ja) * | 2005-02-28 | 2006-09-07 | Seiko Instruments Inc | スイッチングレギュレータ |
| JP2007295736A (ja) * | 2006-04-26 | 2007-11-08 | Mitsumi Electric Co Ltd | 多出力型ｄｃ／ｄｃコンバータ |
| JP2007336636A (ja) * | 2006-06-13 | 2007-12-27 | Mitsumi Electric Co Ltd | 多出力型ｄｃ／ｄｃコンバータ |
| JP2009005442A (ja) * | 2007-06-20 | 2009-01-08 | Ricoh Co Ltd | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 |
| JP2010530206A (ja) * | 2007-06-15 | 2010-09-02 | エスエムエー ソーラー テクノロジー アーゲー | 電力供給網に電気エネルギを供給する装置および前記装置に用いる直流電圧変圧器 |
| JP2010536320A (ja) * | 2007-08-08 | 2010-11-25 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 二極性マルチ出力ｄｃ／ｄｃコンバータ及び電圧レギュレータ |
| KR101005463B1 (ko) * | 2008-07-28 | 2011-01-05 | (주)제이디에이테크놀로지 | 직류/직류 변환기 및 그 구동방법 |
| JP2011519254A (ja) * | 2008-04-02 | 2011-06-30 | アメリカン パワー コンバージョン コーポレイション | バイポーラ入力部を有する非絶縁充電器 |
| JP2014064436A (ja) * | 2012-09-24 | 2014-04-10 | Renesas Electronics Corp | 電源装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1779491A2 (en) * | 2004-08-06 | 2007-05-02 | Hitek Power Corporation | Bipolar power supply system |
| US7633182B2 (en) | 2005-11-09 | 2009-12-15 | Bae Systems Advanced Technologies, Inc. | Bipolar pulse generators with voltage multiplication |
| DE102006032418A1 (de) * | 2006-07-13 | 2008-01-17 | Austriamicrosystems Ag | Spannungswandler und Verfahren zur Spannungswandlung |
| CN101256745B (zh) * | 2007-02-28 | 2010-05-26 | 群康科技(深圳)有限公司 | 公共电压产生电路及其液晶显示器 |
| DE102007045464A1 (de) * | 2007-09-24 | 2009-04-23 | Texas Instruments Deutschland Gmbh | Einzelinduktivitäts-Energieversorgungssystem mit extrem hohem PSRR für Aktiv-Matrix-OLED-Anzeigen mit zwei Versorgungsspannungen |
| US7583133B2 (en) * | 2008-01-25 | 2009-09-01 | Texas Instruments Incorporated | Self-oscillating regulated low-ripple charge pump and method |
| US8059382B2 (en) * | 2008-04-18 | 2011-11-15 | Siemens Industry, Inc. | Intrinsically safe circuit for driving a solenoid valve at low power |
| TWI403886B (zh) * | 2008-12-02 | 2013-08-01 | Richtek Technology Corp | 負壓供應電路與供應負壓的方法 |
| EP2278696A1 (fr) * | 2009-07-23 | 2011-01-26 | STMicroelectronics (Tours) SAS | Convertisseur élévateur-inverseur et son procédé de commande |
| EP2317635A1 (en) * | 2009-11-02 | 2011-05-04 | ABB Research Ltd | Non-isolated DC-DC converter assembly |
| EP2453565A1 (en) * | 2010-11-15 | 2012-05-16 | austriamicrosystems AG | Voltage converter and method for voltage conversion |
| CN102468746A (zh) * | 2011-11-18 | 2012-05-23 | 中国船舶重工集团公司第七二四研究所 | 单电源误差放大器在负高压电源控制电路中的应用方法 |
| US9225565B2 (en) | 2012-03-20 | 2015-12-29 | Intel Deutschland Gmbh | Device for generating a vector-modulated output signal and method for generating a vector-modulated output signal |
| CN103246305A (zh) * | 2012-03-21 | 2013-08-14 | 上海拜安传感技术有限公司 | 基于反馈控制实现正负电压电流连续产生的电路结构 |
| US9711962B2 (en) | 2012-07-09 | 2017-07-18 | Davide Andrea | System and method for isolated DC to DC converter |
| TWI465748B (zh) * | 2012-08-29 | 2014-12-21 | Chroma Ate Inc | 具有正負極性電壓輸出之耐壓測試裝置 |
| UA104964C2 (uk) * | 2013-03-18 | 2014-03-25 | Володимир Олексійович Кльосов | Джерело живлення системи електричного опалювання |
| KR102091584B1 (ko) * | 2013-08-07 | 2020-03-20 | 엘지이노텍 주식회사 | 전원 장치 |
| DE102014203157A1 (de) * | 2014-02-21 | 2015-08-27 | Airbus Operations Gmbh | Bipolares Hochspannungsnetz und Verfahren zum Betreiben eines bipolaren Hochspannungsnetzes |
| DE102015204111A1 (de) | 2015-03-06 | 2016-09-08 | Robert Bosch Gmbh | Batteriezelle, Zellverbinder und Batteriemodul |
| US9837901B1 (en) * | 2015-06-22 | 2017-12-05 | Maxim Integrated Products, Inc. | Single-input multiple-output inverting and non-inverting buck/boost switching regulator control method and apparatus |
| CN105790575B (zh) * | 2016-05-05 | 2019-03-05 | 成都芯源系统有限公司 | 电压转换电路及其控制方法 |
| CN109274261A (zh) * | 2018-11-30 | 2019-01-25 | 中国电子科技集团公司第四十三研究所 | 一种非隔离负压输出控制电路及控制方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4395675A (en) * | 1981-10-22 | 1983-07-26 | Bell Telephone Laboratories, Incorporated | Transformerless noninverting buck boost switching regulator |
| GB2122828B (en) * | 1982-06-14 | 1986-05-08 | English Electric Valve Co Ltd | Apparatus for feeding alternate polarity pulses to a load |
| DE3316251A1 (de) * | 1983-05-04 | 1984-11-08 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur gleichspannungswandlung |
| US4578630A (en) * | 1984-11-23 | 1986-03-25 | At&T Bell Laboratories | Buck boost switching regulator with duty cycle limiting |
| JPS6289474A (ja) * | 1985-10-11 | 1987-04-23 | Nec Corp | Ｄｃ−ｄｃコンバ−タ |
| JPH06103984B2 (ja) * | 1989-08-23 | 1994-12-14 | 東洋電機製造株式会社 | 昇降圧チョッパ装置 |
| DE69316630T2 (de) * | 1993-11-29 | 1998-05-07 | St Microelectronics Srl | Gleichspannungserhöher um eine kapazitive Ladung zu Treiben |
| CN1096746C (zh) * | 1996-01-16 | 2002-12-18 | 艾利森电话股份有限公司 | 输出缓冲开关电路 |
| US6002603A (en) * | 1999-02-25 | 1999-12-14 | Elliott Energy Systems, Inc. | Balanced boost/buck DC to DC converter |
| JP2000287441A (ja) | 1999-03-31 | 2000-10-13 | Shindengen Electric Mfg Co Ltd | 二出力チョッパ回路 |
| JP3558976B2 (ja) * | 2000-10-04 | 2004-08-25 | 日本碍子株式会社 | 電圧コンバータ |
| JP2004518396A (ja) * | 2001-01-23 | 2004-06-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デジタル制御されたｄｃ／ｄｃコンバータ |
| US6504351B2 (en) * | 2001-02-20 | 2003-01-07 | Linear Technology Corporation | Systems and methods for controlling the charge profile during the commutation event of a synchronous switching transistor in a regulator |
| US6538494B2 (en) * | 2001-03-14 | 2003-03-25 | Micron Technology, Inc. | Pump circuits using flyback effect from integrated inductance |
| US6501228B2 (en) * | 2001-03-28 | 2002-12-31 | Semisilicon Technology Corp. | Full-wave driving circuit for multiple electroluminescent cells |
| JP2003180072A (ja) * | 2001-08-07 | 2003-06-27 | Seiko Instruments Inc | 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ |
-
2001
- 2001-12-21 JP JP2001389201A patent/JP3888895B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-06 DE DE60213754T patent/DE60213754T2/de not_active Expired - Lifetime
- 2002-12-06 EP EP02258451A patent/EP1324477B1/en not_active Expired - Fee Related
- 2002-12-09 TW TW091135587A patent/TW588498B/zh not_active IP Right Cessation
- 2002-12-12 US US10/316,901 patent/US7342436B2/en not_active Expired - Fee Related
- 2002-12-20 CN CNB021575703A patent/CN1240178C/zh not_active Expired - Fee Related
- 2002-12-20 KR KR1020020081673A patent/KR100894667B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238654A (ja) * | 2005-02-28 | 2006-09-07 | Seiko Instruments Inc | スイッチングレギュレータ |
| JP4657760B2 (ja) * | 2005-02-28 | 2011-03-23 | セイコーインスツル株式会社 | スイッチングレギュレータ |
| JP2007295736A (ja) * | 2006-04-26 | 2007-11-08 | Mitsumi Electric Co Ltd | 多出力型ｄｃ／ｄｃコンバータ |
| JP2007336636A (ja) * | 2006-06-13 | 2007-12-27 | Mitsumi Electric Co Ltd | 多出力型ｄｃ／ｄｃコンバータ |
| JP2010530206A (ja) * | 2007-06-15 | 2010-09-02 | エスエムエー ソーラー テクノロジー アーゲー | 電力供給網に電気エネルギを供給する装置および前記装置に用いる直流電圧変圧器 |
| JP2009005442A (ja) * | 2007-06-20 | 2009-01-08 | Ricoh Co Ltd | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 |
| JP2010536320A (ja) * | 2007-08-08 | 2010-11-25 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 二極性マルチ出力ｄｃ／ｄｃコンバータ及び電圧レギュレータ |
| JP2011519254A (ja) * | 2008-04-02 | 2011-06-30 | アメリカン パワー コンバージョン コーポレイション | バイポーラ入力部を有する非絶縁充電器 |
| KR101005463B1 (ko) * | 2008-07-28 | 2011-01-05 | (주)제이디에이테크놀로지 | 직류/직류 변환기 및 그 구동방법 |
| JP2014064436A (ja) * | 2012-09-24 | 2014-04-10 | Renesas Electronics Corp | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200301612A (en) | 2003-07-01 |
| KR100894667B1 (ko) | 2009-04-24 |
| KR20030053049A (ko) | 2003-06-27 |
| EP1324477A2 (en) | 2003-07-02 |
| JP3888895B2 (ja) | 2007-03-07 |
| EP1324477B1 (en) | 2006-08-09 |
| CN1240178C (zh) | 2006-02-01 |
| US7342436B2 (en) | 2008-03-11 |
| DE60213754D1 (de) | 2006-09-21 |
| EP1324477A3 (en) | 2004-10-20 |
| TW588498B (en) | 2004-05-21 |
| US20030117209A1 (en) | 2003-06-26 |
| CN1430326A (zh) | 2003-07-16 |
| DE60213754T2 (de) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003186552A (ja) | 正負電源発生装置および半導体装置 | |
| US10027230B2 (en) | Converter with pulse width modulation and pulse frequency modulation operating modes | |
| JP5451123B2 (ja) | 電源装置，電源制御装置及び電源装置の制御方法 | |
| JP4997891B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法 | |
| TWI483518B (zh) | 用於接收輸入電壓的開關調製器的控制電路及在開關調製器中利用接通時間恆定體系控制主開關和低端開關的方法 | |
| JP5975616B2 (ja) | Ｄｃｄｃコンバータ | |
| US20130063984A1 (en) | Dead-time optimization of dc-dc converters | |
| JP2007215259A (ja) | 駆動回路及びそれを用いたスイッチングレギュレータ | |
| JP2003219637A (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| JP4791762B2 (ja) | スイッチングレギュレータの制御回路およびそれを利用した電源装置、電子機器 | |
| US7612543B2 (en) | Current mode PWM boost circuit and feedback signal sensing method thereof | |
| KR101411000B1 (ko) | 컨버터 및 그 구동방법 | |
| CN103887986A (zh) | 返驰式功率转换器的时间预测控制的控制电路 | |
| US10284089B2 (en) | Integrated bi-directional driver with modulated signals | |
| CN112104203B (zh) | 开关限流电路及电源芯片 | |
| JP6806532B2 (ja) | 電磁流量計の励磁回路、および電磁流量計 | |
| JP2010220355A (ja) | スイッチングレギュレータ | |
| JPWO2019155733A1 (ja) | 共振型コンバータのバースト制御装置およびバースト制御方法 | |
| JP2009290932A (ja) | スイッチング電源装置 | |
| JP4649127B2 (ja) | コンデンサ充電回路、撮像装置及びストロボ装置 | |
| JP5376512B2 (ja) | 電源装置 | |
| CN105680692A (zh) | 开关电源装置 | |
| JP2006353095A (ja) | 電源装置及びその制御回路並びに制御方法 | |
| US10511225B1 (en) | Low IQ hysteretic-PWM automated hybrid control architecture for a switching converter | |
| KR101116779B1 (ko) | 전류 예측이 가능한 ｄｃ-ｄｃ변환기의 펄스-주파수 변조 제어기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3888895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |