JP2007295736A - 多出力型ｄｃ／ｄｃコンバータ - Google Patents
多出力型ｄｃ／ｄｃコンバータ Download PDFInfo
- Publication number
- JP2007295736A JP2007295736A JP2006121593A JP2006121593A JP2007295736A JP 2007295736 A JP2007295736 A JP 2007295736A JP 2006121593 A JP2006121593 A JP 2006121593A JP 2006121593 A JP2006121593 A JP 2006121593A JP 2007295736 A JP2007295736 A JP 2007295736A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- reactor
- converter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 230000000630 rising effect Effects 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 abstract description 16
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 abstract description 15
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 abstract description 14
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 abstract description 11
- 238000009499 grossing Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 108010032363 ERRalpha estrogen-related receptor Proteins 0.000 description 12
- 102100036832 Steroid hormone receptor ERR1 Human genes 0.000 description 12
- 101000851696 Homo sapiens Steroid hormone receptor ERR2 Proteins 0.000 description 8
- 102100036831 Steroid hormone receptor ERR2 Human genes 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
Abstract
【課題】 入力電圧をリアクトルに間歇的に印加して電流を流し、リアクトルからの出力を複数の出力端子に時分割で振り分けて複数の電圧出力を行う多出力型ＤＣ／ＤＣコンバータにおいて、負荷の変動によって出力電圧が所望の電位から大きくずれるのを防止し、安定した直流電圧を出力できるようにする。
【解決手段】 各出力ごとに出力電圧検出手段（ＡＭＰ１，ＡＭＰ２）と比較回路（ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２）を有する多出力型ＤＣ／ＤＣコンバータ（１０）において、比較回路の出力を監視して早いものの出力を選択してリアクトルに流れる電流の経路を切り替えるスイッチ回路のオン、オフ制御信号を生成させる出力選択回路（１２）を設けるようにした。
【選択図】 図１
【解決手段】 各出力ごとに出力電圧検出手段（ＡＭＰ１，ＡＭＰ２）と比較回路（ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２）を有する多出力型ＤＣ／ＤＣコンバータ（１０）において、比較回路の出力を監視して早いものの出力を選択してリアクトルに流れる電流の経路を切り替えるスイッチ回路のオン、オフ制御信号を生成させる出力選択回路（１２）を設けるようにした。
【選択図】 図１
Description
この発明は、スイッチング電源装置さらには１つの入力電圧から複数の電圧出力を行う多出力型ＤＣ／ＤＣコンバータに関し、特に各電圧出力のレベルに応じて出力電流の切替えを行なうための選択回路を備えたＤＣ／ＤＣコンバータに関する。
直流入力電圧を、該入力電圧とは異なる電位の直流電圧に変換して出力する電源装置としてＤＣ／ＤＣコンバータがある。また、ひとつの直流入力に対して電位の異なる複数の直流電圧を出力する多出力型ＤＣ／ＤＣコンバータとして図９に示されているようなものがある。このような多出力ＤＣ／ＤＣコンバータは、例えば特許文献１に開示されている。
図９のＤＣ／ＤＣコンバータは、主スイッチＳＷ０をコンパレータＣＭＰ１，ＣＭＰ２から出力されるパルスＰ１またはＰ２でオン、オフするとともに、切換え用スイッチＳＷ１，ＳＷ２のいずれか１つを、分周器からの出力で所定の周期で選択的にオンさせて、時分割でインダクタ（リアクトル）Ｌの出力電流を整流・平滑回路１６ａまたは１６ｂに流すことで、第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２からそれぞれ所望のレベルに変換された直流電圧Ｖout1，Ｖout2を出力するものである。
特開２００５−１１７８８６号公報
図９に示すような多出力型ＤＣ／ＤＣコンバータにおいては、インダクタＬの出力電流を時分割で切り替えるようにしているため、インダクタの数を減らすことができ、直流電源装置の小型化を図ることができるという利点がある。しかしながら、図９の多出力型ＤＣ／ＤＣコンバータにあっては、インダクタＬの出力電流を所定の周期（固定）で第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２に振り分けるため、２つの出力端子のそれぞれに接続される負荷の電流比が大きく変化すると、所望の電位を維持するのが困難になるという問題点がある。
具体的には、例えば、第１出力端子ＯＵＴ１に接続される負荷の消費電流と第２出力端子ＯＵＴ２に接続される負荷の消費電流との比２：１であることを想定して時分割の周期が設計された多出力型ＤＣ／ＤＣコンバータを使用したシステムにおいて、第１出力端子ＯＵＴ１の負荷の消費電流と第２出力端子ＯＵＴ２の負荷の消費電流の比が急に逆転して１：２になったような場合を考える。この場合、時分割の周期が固定であると、負荷が増大した第２出力端子ＯＵＴ２の出力電圧Ｖout2が所望の電位に達しない一方、負荷が減少した第１出力端子ＯＵＴ１の出力電圧Ｖout1は所望の電位よりも高くなるような自体が生じるおそれがある。
この発明の目的は、入力電圧をリアクトル（インダクタ）に間歇的に印加して電流を流し、リアクトルからの出力を複数の出力端子に時分割で振り分けて複数の電圧出力を行う多出力型ＤＣ／ＤＣコンバータにおいて、負荷の変動によって出力電圧が所望の電位から大きくずれるのを防止し、安定した直流電圧を出力できるようにすることにある。
本発明は、上記目的を達成するため、各出力ごとに出力電圧検出手段と比較回路（ＰＷＭコンパレータ）を有する多出力型ＤＣ／ＤＣコンバータにおいて、比較回路の出力を監視して早いものの出力を選択してリアクトルに流れる電流の経路を切り替えるスイッチ回路のオン、オフ制御信号を生成させる出力選択回路を設けるようにしたものである。
より具体的には、直流電源に接続されるリアクトルと、前記リアクトルに電流を流す１又は２以上のスイッチからなる第１スイッチ回路と、前記リアクトルからの出力を複数の出力端子のいずれかに切り替える１又は２以上のスイッチからなる第２スイッチ回路とを備えた多出力型ＤＣ／ＤＣコンバータにおいて、前記複数の出力端子の電圧を検出する複数の出力電圧検出手段と、前記複数の出力電圧検出手段の出力と所定の周波数の波形信号とを比較する複数の比較回路と、前記複数の比較回路の出力を入力とし、立ち上がりもしくは立ち下がりの早い比較回路の出力を選択して前記第１スイッチ回路または第２スイッチ回路もしくは前記第１スイッチ回路および第２スイッチ回路を構成するスイッチのオン、オフに関わる制御信号を生成する出力選択回路と、を備え、前記出力選択回路により生成される前記制御信号に応じて前記リアクトルに蓄積されているエネルギーの放出による電流が前記複数の出力端子のいずれかに出力されるように構成した。ここで、出力端子から出力される電流には、正の電流すなわち吐き出し電流のみならず負の電流すなわち引き込み電流が含まれる。
このような構成によれば、各出力ごとに決まった周期で昇圧や降圧の動作が繰り返されるのではなく、そのときそのときの出力電圧のレベルに応じてつまり負荷の軽重に応じて自動的に昇圧や降圧の動作の割合が変化するようなスイッチング制御が行なわれるようになり、負荷の変動によって出力電圧が所望の電位から大きくずれるのを防止し、安定した直流電圧を出力できるようになる。
ここで、望ましくは、前記出力選択回路は、前記複数の比較回路のそれぞれに対応して設けられ前記複数の比較回路の出力の立ち上がりもしくは立ち下がりにより状態変化される複数のフリップフロップ回路と、前記複数のフリップフロップ回路のうちいずれか１つの状態が変化されると他のフリップフロップ回路へ、対応する前記比較回路の出力の変化を伝達させないようにする複数の論理ゲート回路と、を備えるようにする。これにより、比較的簡単な回路で確実に複数の比較回路の出力のうち立ち上がりもしくは立ち下がりが早いものを選択してスイッチング制御のための信号を生成することができる。
また、前記所定の周波数の波形信号は三角波であり、前記複数のフリップフロップ回路は前記三角波の変化点に同期して変化する信号によってリセットされるように構成することができる。比較回路の出力により状態変化されたフリップフロップ回路は、次のサイクルにおける判定のためにリセットする必要があるが、そのためのリセット信号を三角波の変化点に同期した信号とすることにより、容易にリセット信号を生成することができる。
さらに、前記複数の出力電圧検出手段のそれぞれは、前記複数の出力端子の電圧を抵抗分割した電圧と所定の参照電圧との電位差に応じた電圧を出力する誤差増幅回路とすることができる。また、前記複数の比較回路のそれぞれは、前記誤差増幅回路の出力と前記所定の周波数の波形信号とを比較して前記誤差増幅回路の出力電圧に応じたパルス幅を有するパルス信号を出力するＰＷＭコンパレータとすることができる。誤差増幅回路やＰＷＭコンパレータは従来のスイッチング電源回路で一般的に使用されている回路であるので、これらを使用することで大幅な設計変更なしに所望の動作を行なうＤＣ／ＤＣコンバータを構成することができる。
また、前記第１スイッチ回路は、前記直流電源からの電圧が印加される入力点と前記リアクトルの一方の端子との間に設けられた第１スイッチと、前記リアクトルの他方の端子と回路の基準電位点との間に設けられた第２スイッチを含み、前記第２スイッチ回路は、前記第２スイッチと、前記リアクトルの前記一方の端子と前記複数の出力端子のいずれかとの間に逆方向接続されたダイオードを含む回路とすることができる。これにより、昇圧した電圧と反転した電圧（負電圧）を出力することができるＤＣ／ＤＣコンバータを比較的少ない素子数で実現することができる。
さらに、前記出力選択回路により生成される制御信号に基づいて、前記第１スイッチをオン、オフ駆動する信号と前記第２スイッチをオン、オフ駆動する信号とを出力する駆動回路を設ける。リアクトルに電流を流すスイッチはサイズが大きいためこれをオン、オフさせるには比較的大きな駆動力を必要とするため、出力選択回路の後段に駆動回路を設けておくことにより、出力選択回路を構成する素子のサイズを小さくすることができ、トータルの回路面積を小さくできるようになる。
本発明に従うと、入力電圧をリアクトルに間歇的に印加して電流を流し、リアクトルからの出力を複数の出力端子に時分割で振り分けて複数の電圧出力を行う多出力型ＤＣ／ＤＣコンバータにおいて、負荷の変動によって出力電圧が所望の電位から大きくずれるのを防止し、安定した直流電圧を出力できるようになるという効果がある。
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の第１の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施の形態の多出力型ＤＣ／ＤＣコンバータ１０は、ＭＯＳＦＥＴなどのトランジスタからなるスイッチＳＷ１，ＳＷ２をオンすることでリアクトルＬに直流電源２０からの入力電圧Ｖｉｎを印加して電流を流し、リアクトルＬから出力側に電流を流して電圧出力を行う昇圧＆反転型コンバータにおいて、スイッチの切り換えにより２つの出力端子ＯＵＴ１，ＯＵＴ２に２種類の出力電圧Ｖout1，Ｖout2を出力するものである。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、電気エネルギーを蓄積するリアクトルＬと、直流電源２０とリアクトルＬとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧Ｖｉｎを印加するスイッチＳW２と、リアクトルＬと第１出力端子ＯＵＴ１との間に順方向接続された第１ダイオードＤ１と、スイッチＳW２とリアクトルＬとの接続ノードＮ２と第２出力端子ＯＵＴ２との間に逆方向接続された第２ダイオードＤ２と、リアクトルＬと第１ダイオードＤ１との接続ノードＮ１とグランドとの間に接続されたスイッチＳＷ１と、各出力端子ＯＵＴ１，ＯＵＴ２とグランドとの間にそれぞれ接続された平滑コンデンサＣ１，Ｃ２とを備える。
このコンバータ１０は、ＳＷ１とＳＷ２をオンしてリアクトルＬにエネルギーを蓄積し、ＳＷ１をオフすることで出力端子ＯＵＴ１に昇圧電圧Ｖout1を出力するとともに、ＳＷ１とＳＷ２をオンしてリアクトルＬにエネルギーを蓄積し、ＳＷ１とＳＷ２をオフすることで出力端子ＯＵＴ２に反転電圧（負電圧）Ｖout2を出力する。具体的には、ＳＷ１，ＳＷ２のＰＷＭスイッチング制御で、例えば３Ｖの入力電圧Ｖｉｎに対して＋１２Ｖの出力電圧Ｖout1と−７Ｖの出力電圧Ｖout2を出力するように構成されている。
また、この実施形態のＤＣ／ＤＣコンバータ１０は、出力電圧Ｖout1のレベルを検出するため出力端子ＴＯＵ１とグランドとの間に直列に接続された分割抵抗Ｒ１，Ｒ２と、出力電圧Ｖout2のレベルを検出するため出力端子ＯＵＴ２と定電圧Ｖｃが印加された端子との間に直列に接続された分割抵抗Ｒ３，Ｒ４と、検出された電圧と所定の参照電圧Ｖref1，Ｖref2とを比較して電位差に応じた電圧を出力する誤差増幅回路ＡＭＰ１，ＡＭＰ２を備える。
さらに、ＤＣ／ＤＣコンバータ１０は、所定の周波数の三角波ＴＡＷを生成する三角波生成回路１１と、生成された三角波と前記誤差増幅回路ＡＭＰ１，ＡＭＰ２の出力ＥＲＲ１，ＥＲＲ２とを比較してＰＷＭ制御パルスＰ１，Ｐ２を生成するＰＷＭコンパレータＣＭＰ１，ＣＭＰ２と、これらのコンパレータの出力のうち立ち上がりの早い方の出力パルスを選択し選択されたパルスに応じてスイッチＳＷ１，ＳＷ２のオン、オフ制御信号を生成する出力選択回路１２と、出力選択回路１２からの制御信号に応じてオン、オフ駆動信号Ｓ１，Ｓ２を生成してＳＷ１，ＳＷ２に印加する駆動回路（ドライバ）１３とを備える。さらに、ＤＣ／ＤＣコンバータ１０は、発振回路ＯＳＣから発振信号に基づいて三角波生成回路１１にリセットを与えて生成する三角波ＴＡＷの変化点のタイミングを規定するとともにこの三角波ＴＡＷに同期して出力選択回路１２をリセットするリセット回路１４を備えている。
出力電圧Ｖout1を検出するための分割抵抗Ｒ１，Ｒ２は、抵抗Ｒ２に１．２５Ｖのような定電圧が印加され、１０Ｖ〜１５Ｖのような範囲で出力電圧Ｖout1が変動しているとき０．５〜１．５Ｖの電圧が誤差増幅回路ＡＭＰ１に入力されるように抵抗値が設定されている。また、出力電圧Ｖout2を検出するための分割抵抗Ｒ３，Ｒ４は、−５Ｖ〜−９Ｖのような範囲で出力電圧Ｖout2が変動しているとき０〜０．２Ｖの電圧が誤差増幅回路ＡＭＰ２に入力されるように抵抗値が設定されている。
図２には、出力選択回路１２の具体的な構成例が示されている。
出力選択回路１２は、ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の各出力であるＰＷＭ制御パルスＰ１，Ｐ２を反転するインバータＩＮＶ１，ＩＮＶ２と、該インバータＩＮＶ１，ＩＮＶ２の出力をそれぞれ一方の入力とするＮＯＲ論理ゲート回路Ｇ１，Ｇ２と、該ＮＯＲ論理ゲート回路Ｇ１，Ｇ２の出力がそれぞれセット端子Ｓに入力されリセット端子Ｒに前記リセット回路１４からのリセット信号ＲＥＳが共通に入力されたフリップフロップＦＦ１，ＦＦ２とから構成されている。そして、このＦＦ１，ＦＦ２の出力端子とＮＯＲ論理ゲート回路Ｇ２とＧ１の他方の入力端子とが交差的に結合されることにより、ＰＷＭ制御パルスＰ１，Ｐ２のうち立ち上がりの早い方の出力パルスを選択して出力し遅い方を遮断する選択回路として動作する。フリップフロップＦＦ１，ＦＦ２の出力は、駆動力の高いインバータからなるドライバＤＲＶ１，ＤＲＶ２によって反転されて、スイッチＳＷ１，ＳＷ２のオン、オフ駆動信号Ｓ１，Ｓ２として出力される。
次に、上記実施形態のＤＣ／ＤＣコンバータの動作を、図３のタイミングチャートを用いて説明する。図３には、始めに誤差増幅回路ＡＭＰ１の出力ＥＲＲ１がＡＭＰ２の出力ＥＲＲ２よりも高く途中で逆転してＡＭＰ１の出力ＥＲＲ２の方が高くなり、再びＡＭＰ１の出力ＥＲＲ１の方が高くなるように変化した場合の各部の信号の変化が示されている。誤差増幅回路ＡＭＰ１の出力ＥＲＲ１がＡＭＰ２の出力ＥＲＲ２よりも高い期間Ｔ１においては、三角波ＴＡＷはそのレベルが立ち下がる際に先ずＡＭＰ１の出力ＥＲＲ１に達するため、ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力パルスＰ１，Ｐ２はＰ１の方が先にハイレベルに変化することになる（タイミングｔ１）。
これによって、フリップフロップＦＦ１が先にセット状態にされ、出力Ｑ１がハイレベルに変化する。すると、ＦＦ１の出力Ｑ１によってＮＯＲゲート回路Ｇ２が閉じられてＰＷＭコンパレータＣＭＰ２の出力パルスＰ２が入って来てもフリップフロップＦＦ２はセット状態にされないようになり、ＦＦ２の出力Ｑ２はロウレベルのままとされる。ハイレベルに変化したフリップフロップＦＦ１の出力Ｑ１は、リセット信号ＲＥＳの立ち上がりに同期してロウレベルに変化される（タイミングｔ２）。
このタイミングｔ２は、三角波ＴＡＷの低い方の頂点に一致する。Ｑ１のハイレベルに応じて駆動信号Ｓ１がロウレベルにされることによってスイッチＳＷ１がオフされ、リアクトルＬに流れていた電流がダイオードＤ１を介して出力端子ＯＵＴ１へ流されることによって、昇圧した電圧Ｖout1が出力される。ＥＲＲ１がＥＲＲ２よりも高い場合、ＥＲＲ１が高いほどＦＦ１の出力Ｑ１すなわちドライバＤＲＶ１の出力であるＳＷ１の負の駆動信号Ｓ１のパルス幅が広くされ、ＥＲＲ１が低いほどＳＷ１の駆動信号Ｓ１の負のパルス幅が狭くされる。これにより、出力電圧Ｖout1が変化するとその変化を少なくするようにフィードバックがかかるようになっている。
期間Ｔ１のようにスイッチＳＷ１が繰り返しオフされて、昇圧動作が連続してなされていると、平滑容量Ｃ２に電荷が供給されないことにより出力電圧Ｖout2は次第に上昇（絶対値は減少）し、図３の期間Ｔ２のように、誤差増幅回路ＡＭＰ２の出力ＥＲＲ２の方がＡＭＰ１の出力ＥＲＲ１よりも高くなる。この期間においては、三角波ＴＡＷはそのレベルが立ち下がる際に先ずＡＭＰ２の出力ＥＲＲ２に達するため、ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力パルスＰ１，Ｐ２はＰ２の方が先にハイレベルに変化することになる（タイミングｔ３）。
これによって、フリップフロップＦＦ２が先にセット状態にされ、出力Ｑ２がハイレベル変化する。すると、ＦＦ２の出力Ｑ２によってＮＯＲゲート回路Ｇ１が閉じられてＰＷＭコンパレータＣＭＰ１の出力パルスＰ１が入って来てもフリップフロップＦＦ１はセットされないようになり、ＦＦ１の出力Ｑ１はロウレベルのままとされる。ハイレベルに変化したフリップフロップＦＦ２の出力Ｑ２は、リセット信号ＲＥＳの立ち上がりに同期してロウレベルに変化される（タイミングｔ４）。このタイミングｔ４は、三角波ＴＡＷの低い方の頂点に一致する。Ｑ２のハイレベルに応じて駆動信号Ｓ２がロウレベルにされることによってスイッチＳＷ２がオフされ、リアクトルＬに流れていた電流はダイオードＤ２を介して出力端子ＯＵＴ２より引き込むように作用することによって、より低い反転電圧Ｖout2が出力される。
Ｖout2が下がって誤差増幅回路ＡＭＰ１の出力ＥＲＲ１の方がＥＲＲ１よりも高くなると、ＰＷＭコンパレータＣＭＰ１の出力パルスＰ１の方が先にハイレベルに変化するようになり、フリップフロップＦＦ１が先にセット状態にされ、出力Ｑ１がハイレベルに変化し、Ｑ１のハイレベルに応じて駆動信号Ｓ１がロウレベルにされることによってスイッチＳＷ１がオフされ、リアクトルＬに流れていた電流がダイオードＤ１を介して出力端子ＯＵＴ１へ流されることによって、再び昇圧した電圧Ｖout1が出力されるようになる。
このように、本実施形態においては、決まった周期で昇圧動作と反転動作が繰り返されるのではなく、そのときそのときの出力電圧Ｖout1とＶout2のレベルに応じてつまり負荷の軽重に応じて自動的に昇圧動作と反転動作の割合が変化するようなスイッチング制御が行なわれるようになる。
図４は、本発明の第２の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、昇圧＆昇圧型のコンバータであり、リアクトルＬと、リアクトルＬとグランドとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧Ｖｉｎを印加してエネルギーを蓄積させるスイッチＳW０と、リアクトルＬと第１出力端子ＯＵＴ１との間に設けられた第１の整流・平滑回路１６ａと、リアクトルＬと第２出力端子ＯＵＴ２との間に設けられた第２の整流・平滑回路１６ｂと、リアクトルＬと第１整流・平滑回路１６ａとの間に接続されたスイッチＳＷ１と、リアクトルＬと第２整流・平滑回路１６ｂとの間に接続されたスイッチＳＷ２とを備える。さらに、第１の出力電圧Ｖout1を検出する第１検出回路１７ａと、第２の出力電圧Ｖout2を検出する第２検出回路１７ｂと、所定の周波数の三角波ＴＡＷやリセットを生成する信号生成回路１１と、生成された三角波と前記検出回路１７ａ，１７ｂの出力ＥＲＲ１，ＥＲＲ２とを比較してＰＷＭ制御パルスＰ１，Ｐ２を生成するＰＷＭコンパレータＣＭＰ１，ＣＭＰ２と、これらのコンパレータの出力のうち立ち上がりの早い方の出力パルスを選択し選択されたパルスに応じてスイッチＳＷ０〜ＳＷ２のオン、オフ制御信号を生成する出力選択回路１２と、出力選択回路１２からの制御信号に応じてオン、オフ駆動信号Ｓ０〜Ｓ２を生成してＳＷ０〜ＳＷ２に印加する駆動回路１３を備える。出力検出回路１７ａ，１７ｂとＰＷＭコンパレータＣＭＰ１，ＣＭＰ２と三角波生成回路１１と出力選択回路１２と駆動回路１３によってスイッチング制御回路１９が構成される。
整流・平滑回路１６ａと１６ｂは、それぞれリアクトルＬと出力端子ＯＵＴ１，ＯＵＴ２との間に順方向接続されたダイオードと、各ダイオードのカソード側端子とグランドとの間に接続された平滑コンデンサとによって構成することができる。検出回路１７ａと１７ｂは、それぞれ出力電圧Ｖout1とＶout2を分圧する抵抗分圧回路と、分圧された電圧と所定の参照電圧とを比較して電位差に応じた電圧を出力する誤差増幅回路とで構成することができる。
この実施形態のＤＣ／ＤＣコンバータ１０は、ＳＷ１をオンしてリアクトルＬにエネルギーを蓄積し、ＳＷ１をオフしＳＷ１またはＳＷ２のいずれか一方をオンすることで出力端子ＯＵＴ１と出力端子ＯＵＴ２に昇圧電圧Ｖout1とＶout2を出力する。この実施形態においても、出力選択回路１２にてＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力Ｐ１，Ｐ２のうち立ち上がりの早い方の出力パルスを選択し、選択されたパルスに応じてスイッチＳＷ０〜ＳＷ２のオン、オフ制御信号を生成し、駆動回路１３がＳＷ０〜ＳＷ２のオン、オフ駆動信号Ｓ０〜Ｓ２を出力するように構成されている。
これによって、本実施形態においては、決まった周期で昇圧動作と反転動作が繰り返されるのではなく、そのときそのときの出力電圧Ｖout1とＶout2のレベルに応じてつまり負荷の軽重に応じて自動的に昇圧動作と反転動作の割合が変化するようなスイッチング制御が行なわれるようになる。
図５は、本発明の第３の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、昇圧＆降圧型のコンバータであり、リアクトルＬと、直流電源２０とリアクトルＬとグランドとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧Ｖｉｎを印加してエネルギーを蓄積させるスイッチＳW０と、リアクトルＬの一方の端子とグランドとの間に設けられたスイッチＳＷ３と、リアクトルＬの他方の端子とグランドとの間に設けられたスイッチＳＷ４と、リアクトルＬと第１整流・平滑回路１６ａとの間に接続されたスイッチＳＷ１と、リアクトルＬと第２整流・平滑回路１６ｂとの間に接続されたスイッチＳＷ２とを備える。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０では、スイッチＳＷ０〜ＳＷ４のタイミングを変えることによって、出力端子ＯＵＴ１に入力電圧Ｖｉｎを昇圧した電圧を、また出力端子ＯＵＴ２に入力電圧Ｖｉｎを降圧した電圧を出力することができる。しかも、出力選択回路１２にてＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力Ｐ１，Ｐ２のうち立ち上がりの早い方の出力パルスを選択し、選択されたパルスに応じてスイッチＳＷ０〜ＳＷ４のオン、オフ制御信号を生成するため、決まった周期で出力端子ＯＵＴ１側の昇圧動作と出力端子ＯＵＴ２側の降圧動作が繰り返されるのではなく、負荷の軽重に応じて自動的にＯＵＴ１側の昇圧動作とＯＵＴ２側の降圧動作の割合が変化するようなスイッチング制御が行なわれるようになる。
図６は、本発明の第４の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、昇圧＆反転型のコンバータであり、リアクトルＬと、直流電源２０とリアクトルＬとグランドとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧Ｖｉｎを印加してエネルギーを蓄積させるスイッチＳW０と、リアクトルＬの他方の端子とグランドとの間に設けられたスイッチＳＷ３と、リアクトルＬと第１整流・平滑回路１６ａとの間に接続されたスイッチＳＷ１と、リアクトルＬと第２整流・平滑回路１６ｂとの間に接続されたスイッチＳＷ２とを備える。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０では、スイッチＳＷ０〜ＳＷ３のタイミングを変えることによって、出力端子ＯＵＴ１に、入力電圧Ｖｉｎを昇圧した電圧を、また出力端子ＯＵＴ２に入力電圧Ｖｉｎを反転した負電圧を出力することができる。しかも、出力選択回路１２にてＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力Ｐ１，Ｐ２のうち立ち上がりの早い方の出力パルスを選択し、選択されたパルスに応じてスイッチＳＷ０〜ＳＷ３のオン、オフ制御信号を生成するため、決まった周期で出力端子ＯＵＴ１側の昇圧動作と出力端子ＯＵＴ２側の反転動作が繰り返されるのではなく、負荷の軽重に応じて自動的にＯＵＴ１側の昇圧動作とＯＵＴ２側の反転動作の割合が変化するようなスイッチング制御が行なわれるようになる。
図７は、本発明の第５の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、昇降圧＆昇降圧型のコンバータであり、リアクトルＬと、直流電源２０とリアクトルＬとグランドとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧−Ｖｉｎを印加して逆方向の電流を流してエネルギーを蓄積させるスイッチＳＷ１と、リアクトルＬとスイッチＳＷ１との接続ノードＮ０と第１出力端子ＯＵＴ１との間に順方向接続された２端子スイッチング素子としてのダイオードＤ３と、接続ノードＮ０と第２出力端子ＯＵＴ２との間に接続されたスイッチＳＷ２とを備える。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０では、スイッチＳＷ１をオンさせてリアクトルＬにエネルギーを蓄積させた後、スイッチＳＷ１をオフしＳＷ２をオンさせると出力端子ＯＵＴ２側の平滑容量Ｃ２に電荷に供給され、蓄積されたエネルギーとＳＷ１のオン時間に応じて昇圧または降圧した出力電圧Ｖout2が出力端子ＯＵＴ２に出力される。また、スイッチＳＷ１をオンさせてリアクトルＬにエネルギーを蓄積させた後、スイッチＳＷ１とＳＷ２をオフさせると出力端子ＯＵＴ１側の平滑容量Ｃ１に電荷に供給され、またはＳＷ１とＳＷ２をオフ時間に応じて昇圧または降圧した出力電圧Ｖout1が出力端子ＯＵＴ１に出力される。
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記の実施の形態では、出力選択回路１２にＰＷＭコンパレータＣＭＰ１，ＣＭＰ２からいずれの出力パルスが先に入ったかでＰＷＭパルスを選択するようにしているが、例えば図８のように、検出回路（誤差増幅回路ＡＭＰ１，ＡＭＰ２）の出力電圧を比較するコンパレータ１５を設けて、いずれの出力電圧が高いかあるいは所定の電位差以上か以下かを判定して、その判定結果に応じて出力選択回路がＰＷＭパルスを選択するように構成してもよい。
また、上記実施の形態では、ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２で比較される所定の周波数の波形信号として立ち上がりと立ち下がりそれぞれ所定の傾きを有する三角波を使用しているが、立ち上がりのみ所定の傾きを有する鋸波を使用しても良い。また、上記実施の形態では、誤差増幅回路ＡＭＰ１，ＡＭＰ２の参照電圧として異なる電圧（Ｖref1，Ｖref2）を使用しているが、分割抵抗Ｒ１とＲ２との比およびＲ３とＲ４との比をそれぞれ適宜設定することにより、同一の参照電圧を使用できるように構成することも可能である。
さらに、上記の実施の形態では、２出力型のＤＣ／ＤＣコンバータの例を示したが、出力端子の数と切換え用のスイッチの数を増やすことで３つ以上の出力にも対応することが出来る。また、上記第５の実施の形態（図７）では、リアクトルの電流を第１出力端子ＯＵＴ１に流すスイッチとして、２端子スイッチ素子であるダイオードＤ３を用いているが、制御信号によりオン・オフさせるトランジスタ等の３端子スイッチ素子を用いても良い。その他、出力電圧の検出回路や発振回路などの回路も、実施の形態で具体的に示したもの限定されず本発明の趣旨を逸脱しない範囲で適宜変更可能である。
１０ 多出力型ＤＣ／ＤＣコンバータ
１１ 三角波発生回路（広義の発振回路）
１２ 出力選択回路
１３ 駆動回路（ドライバ）
１４ リセット回路
１９ スイッチング制御回路
２０ 直流電源
Ｌ リアクトル
ＳW０〜ＳＷ４ スイッチ
Ｄ１，Ｄ２ 整流用ダイオード
Ｄ３ ダイオードスイッチ
Ｒ１〜Ｒ４ 検出用分割抵抗
Ｖｉｎ 入力電圧
Ｖout1，Ｖout2 出力電圧
ＯＵＴ１ 第１出力端子
ＯＵＴ２ 第２出力端子
Ｃ１，Ｃ２ 平滑用コンデンサ
ＣＭＰ１，ＣＭＰ２ ＰＷＭコンパレータ
ＡＭＰ１，ＡＭＰ２ 誤差増幅回路
１１ 三角波発生回路（広義の発振回路）
１２ 出力選択回路
１３ 駆動回路（ドライバ）
１４ リセット回路
１９ スイッチング制御回路
２０ 直流電源
Ｌ リアクトル
ＳW０〜ＳＷ４ スイッチ
Ｄ１，Ｄ２ 整流用ダイオード
Ｄ３ ダイオードスイッチ
Ｒ１〜Ｒ４ 検出用分割抵抗
Ｖｉｎ 入力電圧
Ｖout1，Ｖout2 出力電圧
ＯＵＴ１ 第１出力端子
ＯＵＴ２ 第２出力端子
Ｃ１，Ｃ２ 平滑用コンデンサ
ＣＭＰ１，ＣＭＰ２ ＰＷＭコンパレータ
ＡＭＰ１，ＡＭＰ２ 誤差増幅回路
Claims (7)
- 直流電源に接続されるリアクトルと、前記リアクトルに電流を流す１又は２以上のスイッチからなる第１スイッチ回路と、前記リアクトルからの出力を複数の出力端子のいずれかに切り替える１又は２以上のスイッチからなる第２スイッチ回路とを備えた多出力型ＤＣ／ＤＣコンバータにおいて、
前記複数の出力端子の電圧を検出する複数の出力電圧検出手段と、
前記複数の出力電圧検出手段の出力と所定の周波数の波形信号とを比較する複数の比較回路と、
前記複数の比較回路の出力を入力とし、立ち上がりもしくは立ち下がりの早い比較回路の出力を選択して前記第１スイッチ回路または第２スイッチ回路もしくは前記第１スイッチ回路および第２スイッチ回路のオン、オフに関わる制御信号を生成する出力選択回路と、
を備え、前記出力選択回路により生成される前記制御信号に応じて前記リアクトルに蓄積されているエネルギーの放出による電流が前記複数の出力端子のいずれかに出力されるように構成されていることを特徴とする多出力型ＤＣ／ＤＣコンバータ。 - 前記出力選択回路は、
前記複数の比較回路のそれぞれに対応して設けられ前記複数の比較回路の出力の立ち上がりもしくは立ち下がりにより状態変化される複数のフリップフロップ回路と、
前記複数のフリップフロップ回路のうちいずれか１つの状態が変化されると他のフリップフロップ回路へ、対応する前記比較回路の出力の変化を伝達させないようにする複数の論理ゲート回路と、
を備えることを特徴とする請求項１記載の多出力型ＤＣ／ＤＣコンバータ。 - 前記所定の周波数の波形信号は三角波であり、前記複数のフリップフロップ回路は前記三角波の変化点に同期して変化する信号によってリセットされるように構成されていることを特徴とする請求項２に記載の多出力型ＤＣ／ＤＣコンバータ。
- 前記複数の出力電圧検出手段のそれぞれは、
前記複数の出力端子の電圧を抵抗分割した電圧と所定の参照電圧との電位差に応じた電圧を出力する誤差増幅回路であることを特徴とする請求項１〜３の何れかに記載の多出力型ＤＣ／ＤＣコンバータ。 - 前記複数の比較回路のそれぞれは、
前記誤差増幅回路の出力と前記所定の周波数の波形信号とを比較して前記誤差増幅回路の出力電圧に応じたパルス幅を有するパルス信号を出力するコンパレータであることを特徴とする請求項４に記載の多出力型ＤＣ／ＤＣコンバータ。 - 前記第１スイッチ回路は、前記直流電源からの電圧が印加される入力点と前記リアクトルの一方の端子との間に設けられた第１スイッチと、前記リアクトルの他方の端子と回路の基準電位点との間に設けられた第２スイッチを含み、
前記第２スイッチ回路は、前記第２スイッチと、前記リアクトルの前記一方の端子と前記複数の出力端子のいずれかとの間に逆方向接続されたダイオードを含むことを特徴とする請求項１〜５の何れかに記載の多出力型ＤＣ／ＤＣコンバータ。 - 前記出力選択回路により生成される制御信号に基づいて、前記第１スイッチをオン、オフ駆動する信号と前記第２スイッチをオン、オフ駆動する信号とを出力する駆動回路を有することを特徴とする請求項６に記載の多出力型ＤＣ／ＤＣコンバータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006121593A JP4857888B2 (ja) | 2006-04-26 | 2006-04-26 | 多出力型ｄｃ／ｄｃコンバータ |
| US11/729,419 US7372239B2 (en) | 2006-04-26 | 2007-03-28 | Multi-output type DC/DC converter |
| CN200710091301XA CN101064473B (zh) | 2006-04-26 | 2007-03-29 | 多输出型dc/dc转换器 |
| DE102007015568A DE102007015568A1 (de) | 2006-04-26 | 2007-03-30 | Gleichstrom/Gleichstrom-Wandler vom Typ mit Multiausgang |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006121593A JP4857888B2 (ja) | 2006-04-26 | 2006-04-26 | 多出力型ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007295736A true JP2007295736A (ja) | 2007-11-08 |
| JP4857888B2 JP4857888B2 (ja) | 2012-01-18 |
Family
ID=38542517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006121593A Active JP4857888B2 (ja) | 2006-04-26 | 2006-04-26 | 多出力型ｄｃ／ｄｃコンバータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7372239B2 (ja) |
| JP (1) | JP4857888B2 (ja) |
| CN (1) | CN101064473B (ja) |
| DE (1) | DE102007015568A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014064436A (ja) * | 2012-09-24 | 2014-04-10 | Renesas Electronics Corp | 電源装置 |
| JP2017147787A (ja) * | 2016-02-15 | 2017-08-24 | 株式会社東芝 | 多出力ｄｃ−ｄｃコンバータ |
| CN111158419A (zh) * | 2020-01-13 | 2020-05-15 | 维沃移动通信有限公司 | 一种供电电路、电流采集方法和电子设备 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4591887B2 (ja) * | 2004-10-29 | 2010-12-01 | ローム株式会社 | 電源装置、および携帯機器 |
| JP4857925B2 (ja) * | 2006-06-13 | 2012-01-18 | ミツミ電機株式会社 | 多出力型ｄｃ／ｄｃコンバータ |
| US8614569B2 (en) * | 2007-04-24 | 2013-12-24 | St-Ericsson Sa | Method of controlling a switched-mode power supply having a single inductive element and several outputs, and corresponding power supply, in particular for a cellular mobile telephone |
| US7868601B1 (en) * | 2007-06-15 | 2011-01-11 | National Semiconductor Corporation | System and method for controlling a regulator circuit for radio frequency power amplifier biases |
| JP2009027887A (ja) * | 2007-07-23 | 2009-02-05 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| JP2009027886A (ja) * | 2007-07-23 | 2009-02-05 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| US20090039711A1 (en) * | 2007-08-08 | 2009-02-12 | Advanced Analogic Technologies, Inc. | Dual-Polarity Multi-Output DC/DC Converters and Voltage Regulators |
| US8598855B2 (en) * | 2008-03-12 | 2013-12-03 | O2Micro, Inc. | Monitoring and control circuit for adjusting current |
| US8823342B2 (en) * | 2008-07-07 | 2014-09-02 | Advanced Analogic Technologies Incorporated | Multiple-output dual-polarity DC/DC converters and voltage regulators |
| US8093874B1 (en) * | 2008-08-04 | 2012-01-10 | National Semiconductor Corporation | Method and system for adding boost functionality to a buck switcher with minimal cost |
| TWI410029B (zh) * | 2009-12-31 | 2013-09-21 | Delta Electronics Inc | 具可控制能量釋放功能之多組輸出降壓型轉換裝置 |
| CN101860188B (zh) * | 2010-06-07 | 2013-08-28 | 鸿富锦精密工业（深圳）有限公司 | 开关电源电路 |
| US20120086426A1 (en) * | 2010-10-12 | 2012-04-12 | Apple Inc. | Single-inductor multiple-output power supply with default path |
| EP2466738B1 (en) * | 2010-12-20 | 2018-04-04 | ams AG | Voltage converter and method for voltage conversion |
| US8629663B2 (en) * | 2011-04-01 | 2014-01-14 | Maxim Integrated Products, Inc. | Systems for integrated switch-mode DC-DC converters for power supplies |
| US8773088B2 (en) * | 2011-12-21 | 2014-07-08 | Eta Semiconductor Inc. | Single inductor multiple output power converter |
| CN103488221B (zh) * | 2013-09-06 | 2015-05-13 | 天脉聚源(北京)传媒科技有限公司 | 一种输出电压控制电路 |
| US9203309B2 (en) * | 2013-09-11 | 2015-12-01 | Qualcomm, Incorporated | Multi-output boost regulator with single control loop |
| CN104158399B (zh) * | 2014-08-27 | 2017-01-18 | 圣邦微电子（北京）股份有限公司 | 单电感正负电压输出装置 |
| DE102014220434A1 (de) | 2014-10-09 | 2016-04-14 | Bayerische Motoren Werke Aktiengesellschaft | Effizienter Gleichstrom-Gleichstrom-Wandler mit einem breiten Arbeitsbereich |
| US9819274B2 (en) * | 2014-11-20 | 2017-11-14 | Microchip Technology Incorporated | Start-up controller for a power converter |
| US10277130B2 (en) | 2015-06-01 | 2019-04-30 | Microchip Technolgoy Incorporated | Primary-side start-up method and circuit arrangement for a series-parallel resonant power converter |
| WO2017051295A1 (en) * | 2015-09-22 | 2017-03-30 | Osram Gmbh | Electronic converter and related method of operating an electronic converter |
| FR3066661B1 (fr) * | 2017-05-22 | 2019-06-28 | Valeo Vision | Convertisseur a plages de tension de sortie selectionnables |
| KR102611341B1 (ko) * | 2018-10-29 | 2023-12-08 | 삼성전자주식회사 | 토글 신호의 듀티 타이밍을 검출하는 듀티 타이밍 검출기, 듀티 타이밍 검출기를 포함하는 장치, 그리고 토글 신호를 수신하는 장치의 동작 방법 |
| CN114977809A (zh) * | 2020-02-05 | 2022-08-30 | 华为技术有限公司 | 一种开关电源 |
| US20220416661A1 (en) * | 2021-06-25 | 2022-12-29 | BravoTek Electronics Co., Ltd. | Simbo buck-boost inverting converter and control method thereof |
| CN114094823B (zh) * | 2021-08-12 | 2024-01-23 | 杰华特微电子股份有限公司 | 多输出电源电路及其控制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003186552A (ja) * | 2001-12-21 | 2003-07-04 | Fujitsu Ltd | 正負電源発生装置および半導体装置 |
| JP2006509485A (ja) * | 2002-12-05 | 2006-03-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多出力ｄｃ−ｄｃコンバータ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11272344A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | 電源装置および電源回路の制御方法 |
| JP3522191B2 (ja) * | 2000-05-19 | 2004-04-26 | 日本電気通信システム株式会社 | 多出力スイッチング電源回路 |
| JP2005117886A (ja) | 2003-09-19 | 2005-04-28 | Matsushita Electric Ind Co Ltd | 多出力ｄｃ−ｄｃコンバータ |
| US7081741B2 (en) * | 2004-06-15 | 2006-07-25 | Matsushita Electric Industrial Co., Ltd. | Multi-output power supply and electronic device using them |
-
2006
- 2006-04-26 JP JP2006121593A patent/JP4857888B2/ja active Active
-
2007
- 2007-03-28 US US11/729,419 patent/US7372239B2/en active Active
- 2007-03-29 CN CN200710091301XA patent/CN101064473B/zh not_active Expired - Fee Related
- 2007-03-30 DE DE102007015568A patent/DE102007015568A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003186552A (ja) * | 2001-12-21 | 2003-07-04 | Fujitsu Ltd | 正負電源発生装置および半導体装置 |
| JP2006509485A (ja) * | 2002-12-05 | 2006-03-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多出力ｄｃ−ｄｃコンバータ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014064436A (ja) * | 2012-09-24 | 2014-04-10 | Renesas Electronics Corp | 電源装置 |
| JP2017147787A (ja) * | 2016-02-15 | 2017-08-24 | 株式会社東芝 | 多出力ｄｃ−ｄｃコンバータ |
| US10211730B2 (en) | 2016-02-15 | 2019-02-19 | Kabushiki Kaisha Toshiba | DC-DC converter |
| CN111158419A (zh) * | 2020-01-13 | 2020-05-15 | 维沃移动通信有限公司 | 一种供电电路、电流采集方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101064473A (zh) | 2007-10-31 |
| DE102007015568A1 (de) | 2007-10-31 |
| US7372239B2 (en) | 2008-05-13 |
| CN101064473B (zh) | 2012-08-08 |
| JP4857888B2 (ja) | 2012-01-18 |
| US20070252563A1 (en) | 2007-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4857888B2 (ja) | 多出力型ｄｃ／ｄｃコンバータ | |
| JP4857925B2 (ja) | 多出力型ｄｃ／ｄｃコンバータ | |
| KR101243595B1 (ko) | 다출력 전원 장치 | |
| JP4631916B2 (ja) | 昇圧形ｄｃ−ｄｃコンバータ | |
| JP5274527B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP6161339B2 (ja) | 昇圧型スイッチングレギュレータおよび半導体装置 | |
| EP2973971B1 (en) | Systems and methods for 100 percent duty cycle in switching regulators | |
| JP4666345B2 (ja) | チャージポンプ回路 | |
| US9667144B2 (en) | DC-DC converter with reverse current detecting circuit | |
| JP2007259599A (ja) | スイッチングレギュレータ | |
| JP2008072873A (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法 | |
| JP6321533B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2013192422A (ja) | スイッチングレギュレータ | |
| JP5479940B2 (ja) | 昇降圧ｄｃ−ｄｃコンバータ及び車両用灯具 | |
| JP2020065402A (ja) | スイッチングレギュレータ | |
| JP4487649B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御装置 | |
| JP6097237B2 (ja) | Ｄｃ−ｄｃコンバータおよび半導体集積回路 | |
| JP5630895B2 (ja) | スイッチング電源回路 | |
| JP2010183723A (ja) | Ｄｃ−ｄｃコンバータおよびスイッチング制御回路 | |
| JP2009065753A (ja) | スイッチングレギュレータ | |
| JP4337060B2 (ja) | スイッチング電源装置とその制御装置 | |
| JP2005210820A (ja) | 同期整流式ｄｃ／ｄｃコンバータ | |
| JP2018098973A (ja) | 昇降圧ｄｃ／ｄｃコンバータ | |
| JP4432443B2 (ja) | スイッチング電源回路 | |
| JP2008187789A (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4857888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |