JP4857925B2

JP4857925B2 - 多出力型ｄｃ／ｄｃコンバータ

Info

Publication number: JP4857925B2
Application number: JP2006163252A
Authority: JP
Inventors: 敬三熊谷
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2006-06-13
Filing date: 2006-06-13
Publication date: 2012-01-18
Anticipated expiration: 2026-06-13
Also published as: JP2007336636A; US7733070B2; CN100574072C; DE102007015567A1; CN101090233A; US20070285072A1

Description

この発明は、スイッチング電源装置さらには１つの入力電圧から複数の電圧出力を行う多出力型ＤＣ／ＤＣコンバータに関し、特に各電圧出力のレベルに応じて出力電流の切替えを行なうための選択回路および優先回路を備えたＤＣ／ＤＣコンバータに関する。

直流入力電圧を、該入力電圧とは異なる電位の直流電圧に変換して出力する電源装置としてＤＣ／ＤＣコンバータがある。また、ひとつの直流入力に対して電位の異なる複数の直流電圧を出力する多出力型ＤＣ／ＤＣコンバータとして図８に示されているようなものがある。このような多出力ＤＣ／ＤＣコンバータは、例えば特許文献１に開示されている。

図８のＤＣ／ＤＣコンバータは、主スイッチＳＷ０をコンパレータＣＭＰ１，ＣＭＰ２から出力されるパルスＰ１またはＰ２でオン、オフするとともに、切換え用スイッチＳＷ１，ＳＷ２のいずれか１つを、分周器からの出力で所定の周期で選択的にオンさせて、時分割でインダクタ（リアクトル）Ｌの出力電流を整流・平滑回路１６ａまたは１６ｂに流すことで、第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２からそれぞれ所望のレベルに変換された直流電圧Ｖout1，Ｖout2を出力するものである。
特開２００５−１１７８８６号公報

図８に示すような多出力型ＤＣ／ＤＣコンバータにおいては、インダクタＬの出力電流を時分割で切り替えるようにしているため、インダクタの数を減らすことができ、直流電源装置の小型化を図ることができるという利点がある。しかしながら、図８の多出力型ＤＣ／ＤＣコンバータにあっては、インダクタＬの出力電流を所定の周期（固定）で第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２に振り分けるため、２つの出力端子のそれぞれに接続される負荷の電流比が大きく変化すると、所望の電位を維持するのが困難になるという問題点がある。

具体的には、例えば、第１出力端子ＯＵＴ１に接続される負荷の消費電流と第２出力端子ＯＵＴ２に接続される負荷の消費電流との比２：１であることを想定して時分割の周期が設計された多出力型ＤＣ／ＤＣコンバータを使用したシステムにおいて、第１出力端子ＯＵＴ１の負荷の消費電流と第２出力端子ＯＵＴ２の負荷の消費電流の比が急に逆転して１：２になったような場合を考える。この場合、時分割の周期が固定であると、負荷が増大した第２出力端子ＯＵＴ２の出力電圧Ｖout2が所望の電位に達しない一方、負荷が減少した第１出力端子ＯＵＴ１の出力電圧Ｖout1は所望の電位よりも高くなるような事態が生じるおそれがある。

かかる事態を回避するため、本発明者らは、各出力ごとに出力電圧検出手段と比較回路（ＰＷＭコンパレータ）を有する多出力型ＤＣ／ＤＣコンバータにおいて、比較回路の出力を監視して早いものの出力を選択してリアクトルに流れる電流の経路を切り替えるスイッチ回路のオン、オフ制御信号を生成させる出力選択回路を設けることを考え、出願した（特願２００６−１２１５６３）。しかしながら、出力選択回路は複数の比較回路からの出力信号のうち早いものを選択しそれ以外の出力信号を遮断するように構成したとしても、内部の論理回路における遅延時間等によって、複数の比較回路からの出力信号がほぼ同時に入ってきた場合に後から入ってきた信号を遮断できず、それによって後段の駆動回路が動作しない状態が生じるおそれがあることが明らかとなった。

この発明の目的は、入力電圧をリアクトル（インダクタ）に間歇的に印加して電流を流し、リアクトルからの出力を複数の出力端子に時分割で振り分けて複数の電圧出力を行う多出力型ＤＣ／ＤＣコンバータにおいて、負荷の変動によって出力電圧が所望の電位から大きくずれるのを防止し安定した直流電圧を出力できるとともに、複数の出力ごとに設けられている比較回路の出力がほぼ同時に変化したとしても不所望な制御状態が発生しないようにすることにある。

本発明は、上記目的を達成するため、各出力ごとに出力電圧検出手段と比較回路（ＰＷＭコンパレータ）を有する多出力型ＤＣ／ＤＣコンバータにおいて、比較回路の出力を監視して早いものの出力を選択してリアクトルに流れる電流の経路を切り替えるスイッチ回路のオン、オフ制御信号を生成させるとともに複数の比較回路の出力がほぼ同時に変化した場合に前記複数の制御信号を予め決められた優先順位に従って扱う出力選択手段を設けるようにしたものである。

より具体的には、直流電源に接続されるリアクトルと、前記リアクトルに電流を流す１又は２以上のスイッチからなる第１スイッチ回路と、前記リアクトルからの出力を複数の出力端子のいずれかに切り替える１又は２以上のスイッチからなる第２スイッチ回路とを備えた多出力型ＤＣ／ＤＣコンバータにおいて、前記複数の出力端子の電圧を検出する複数の出力電圧検出手段と、前記複数の出力電圧検出手段の出力と所定の周波数の波形信号とを比較する複数の比較回路と、前記複数の比較回路の出力を入力とし、立ち上がりもしくは立ち下がりの早い比較回路の出力を選択して前記第１スイッチ回路または第２スイッチ回路もしくは前記第１スイッチ回路および第２スイッチ回路を構成するスイッチのオン、オフに関わる複数の制御信号を生成する出力選択回路と、前記出力選択回路の複数の制御信号がほぼ同時に変化した場合に前記複数の制御信号を予め決められた優先順位に従って扱う優先回路と、を備え、前記出力選択回路により生成される前記制御信号に応じて前記リアクトルに蓄積されているエネルギーの放出による電流が前記複数の出力端子のいずれかに出力されるように構成した。ここで、出力端子から出力される電流には、正の電流すなわち吐き出し電流のみならず負の電流すなわち引き込み電流が含まれる。

このような構成によれば、各出力ごとに決まった周期で昇圧や降圧の動作が繰り返されるのではなく、そのときそのときの出力電圧のレベルに応じてつまり負荷の軽重に応じて自動的に昇圧や降圧の動作の割合が変化するようなスイッチング制御が行なわれるようになり、負荷の変動によって出力電圧が所望の電位から大きくずれるのを防止し、安定した直流電圧を出力できるようになる。また、優先回路が設けられているため、出力選択回路からハイレベルの制御信号が同時に出力された場合にもいずれか一方が駆動回路へ供給されるようになり、スイッチ回路の駆動信号が形成されなくなるような不所望な事態が発生するのを回避することができる。

ここで、望ましくは、前記出力選択回路は、前記複数の比較回路のそれぞれに対応して設けられ前記複数の比較回路の出力の立ち上がりもしくは立ち下がりにより状態変化される複数のフリップフロップ回路と、前記複数のフリップフロップ回路のうちいずれか１つの状態が変化されると他のフリップフロップ回路へ、対応する前記比較回路の出力の変化を伝達させないようにする複数の論理ゲート回路と、を備えるようにする。これにより、比較的簡単な回路で確実に複数の比較回路の出力のうち立ち上がりもしくは立ち下がりが早いものを選択してスイッチング制御のための信号を生成することができる。

また、前記所定の周波数の波形信号は三角波であり、前記複数のフリップフロップ回路は前記三角波の変化点に同期して変化する信号によってリセットされるように構成することができる。比較回路の出力により状態変化されたフリップフロップ回路は、次のサイクルにおける判定のためにリセットする必要があるが、そのためのリセット信号を三角波の変化点に同期した信号とすることにより、容易にリセット信号を生成することができる。

さらに、前記複数の出力電圧検出手段のそれぞれは、前記複数の出力端子の電圧を抵抗分割した電圧と所定の参照電圧との電位差に応じた電圧を出力する誤差増幅回路とすることができる。また、前記複数の比較回路のそれぞれは、前記誤差増幅回路の出力と前記所定の周波数の波形信号とを比較して前記誤差増幅回路の出力電圧に応じたパルス幅を有するパルス信号を出力するＰＷＭコンパレータとすることができる。誤差増幅回路やＰＷＭコンパレータは従来のスイッチング電源回路で一般的に使用されている回路であるので、これらを使用することで大幅な設計変更なしに所望の動作を行なうＤＣ／ＤＣコンバータを構成することができる。

さらに、前記出力選択回路により生成される制御信号に基づいて、前記第１スイッチ回路をオン、オフ駆動する信号と前記第２スイッチ回路をオン、オフ駆動する信号とを出力する駆動回路を設ける。リアクトルに電流を流すスイッチはサイズが大きいためこれをオン、オフさせるには比較的大きな駆動力を必要とするため、出力選択回路の後段に駆動回路を設けておくことにより、出力選択回路を構成する素子のサイズを小さくすることができ、トータルの回路面積を小さくできるようになる。なお、前記出力選択回路により生成される複数の制御信号がほぼ同時に変化した場合に前記複数の制御信号を予め決められた優先順位に従って扱う機能を、前記駆動回路に設けるようにしてもよい。

本発明に従うと、入力電圧をリアクトルに間歇的に印加して電流を流し、リアクトルからの出力を複数の出力端子に時分割で振り分けて複数の電圧出力を行う多出力型ＤＣ／ＤＣコンバータにおいて、負荷の変動によって出力電圧が所望の電位から大きくずれるのを防止し、安定した直流電圧を出力できるとともに、複数の出力ごとに設けられている比較回路の出力がほぼ同時に変化したとしても不所望な制御状態が発生しないようになるという効果がある。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の第１の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施の形態の多出力型ＤＣ／ＤＣコンバータ１０は、ＭＯＳＦＥＴなどのトランジスタからなるスイッチＳＷ１，ＳＷ２をオンすることでリアクトルＬに直流電源２０からの入力電圧Ｖｉｎを印加して電流を流し、リアクトルＬから出力側に電流を流して電圧出力を行う昇圧＆反転型コンバータにおいて、スイッチの切り換えにより２つの出力端子ＯＵＴ１，ＯＵＴ２に２種類の出力電圧Ｖout1，Ｖout2を出力するものである。

この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、電気エネルギーを蓄積するリアクトルＬと、直流電源２０とリアクトルＬとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧Ｖｉｎを印加するスイッチＳW２と、リアクトルＬと第１出力端子ＯＵＴ１との間に順方向接続された第１ダイオードＤ１と、スイッチＳW２とリアクトルＬとの接続ノードＮ２と第２出力端子ＯＵＴ２との間に逆方向接続された第２ダイオードＤ２と、リアクトルＬと第１ダイオードＤ１との接続ノードＮ１とグランドとの間に接続されたスイッチＳＷ１と、各出力端子ＯＵＴ１，ＯＵＴ２とグランドとの間にそれぞれ接続された平滑コンデンサＣ１，Ｃ２とを備える。

このコンバータ１０は、ＳＷ１とＳＷ２をオンしてリアクトルＬにエネルギーを蓄積し、ＳＷ１をオフすることで出力端子ＯＵＴ１に昇圧電圧Ｖout1を出力するとともに、ＳＷ１とＳＷ２をオンしてリアクトルＬにエネルギーを蓄積し、ＳＷ２をオフすることで出力端子ＯＵＴ２に反転電圧（負電圧）Ｖout2を出力する。具体的には、ＳＷ１，ＳＷ２のＰＷＭスイッチング制御で、例えば３Ｖの入力電圧Ｖｉｎに対して＋１２Ｖの出力電圧Ｖout1と−７Ｖの出力電圧Ｖout2を出力するように構成されている。

また、この実施形態のＤＣ／ＤＣコンバータ１０は、出力電圧Ｖout1のレベルを検出するため出力端子ＴＯＵ１とグランドとの間に直列に接続された分割抵抗Ｒ１，Ｒ２と、出力電圧Ｖout2のレベルを検出するため出力端子ＯＵＴ２と定電圧Ｖｃが印加された端子との間に直列に接続された分割抵抗Ｒ３，Ｒ４と、検出された電圧と所定の参照電圧Ｖref1，Ｖref2とを比較して電位差に応じた電圧を出力する誤差増幅回路ＡＭＰ１，ＡＭＰ２を備える。

さらに、ＤＣ／ＤＣコンバータ１０は、所定の周波数の三角波ＴＡＷを生成する三角波生成回路１１と、生成された三角波と前記誤差増幅回路ＡＭＰ１，ＡＭＰ２の出力ＥＲＲ１，ＥＲＲ２とを比較してＰＷＭ制御パルスＰ１，Ｐ２を生成するＰＷＭコンパレータＣＭＰ１，ＣＭＰ２と、これらのコンパレータの出力のうち立ち上がりの早い方の出力パルスを選択し選択されたパルスに応じてスイッチＳＷ１，ＳＷ２のオン、オフのための制御信号Ｑ１，Ｑ２を生成する出力選択回路１２と、出力選択回路１２からの制御信号Ｑ１，Ｑ２に応じてオン、オフ駆動信号Ｓ１，Ｓ２を生成してＳＷ１，ＳＷ２に印加する駆動回路（ドライバ）１３と、出力選択回路１２からの制御信号Ｑ１，Ｑ２が同時に入った場合にいずれか一方を優先して駆動回路１３へ出力する優先回路１５とを備える。さらに、ＤＣ／ＤＣコンバータ１０は、発振回路ＯＳＣから発振信号に基づいて三角波生成回路１１にリセットを与えて生成する三角波ＴＡＷの変化点のタイミングを規定するとともにこの三角波ＴＡＷに同期して出力選択回路１２をリセットするリセット回路１４を備えている。

出力電圧Ｖout1を検出するための分割抵抗Ｒ１，Ｒ２は、１０Ｖ〜１５Ｖのような範囲で出力電圧Ｖout1が変動しているとき０．５〜１．５Ｖの電圧が誤差増幅回路ＡＭＰ１に入力されるように抵抗値が設定されている。また、出力電圧Ｖout2を検出するための分割抵抗Ｒ３，Ｒ４は、抵抗Ｒ４に１．２５Ｖのような定電圧が印加され、−５Ｖ〜−９Ｖのような範囲で出力電圧Ｖout2が変動しているとき０〜０．２Ｖの電圧が誤差増幅回路ＡＭＰ２に入力されるように抵抗値が設定されている。

図２には、出力選択回路１２の具体的な構成例が示されている。
出力選択回路１２は、ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の各出力であるＰＷＭ制御パルスＰ１，Ｐ２を反転するインバータＩＮＶ１，ＩＮＶ２と、該インバータＩＮＶ１，ＩＮＶ２の出力をそれぞれ一方の入力とするＮＯＲ論理ゲート回路Ｇ１，Ｇ２と、該ＮＯＲ論理ゲート回路Ｇ１，Ｇ２の出力がそれぞれセット端子Ｓに入力されリセット端子Ｒに前記リセット回路１４からのリセット信号ＲＥＳが共通に入力されたフリップフロップＦＦ１，ＦＦ２とから構成されている。そして、このＦＦ１，ＦＦ２の出力端子とＮＯＲ論理ゲート回路Ｇ２とＧ１の他方の入力端子とが交差的に結合されることにより、ＰＷＭ制御パルスＰ１，Ｐ２のうち立ち上がりの早い方の出力パルスを選択して出力し遅い方を遮断する選択回路として動作する。

ここで、図２の出力選択回路１２に着目すると、ＰＷＭ制御パルスＰ１，Ｐ２のうち立ち上がりの早い方のパルスによって一方のフリップフロップＦＦ１またはＦＦ２がセットされ、その出力が他方のパスのＮＯＲゲートＧ２またはＧ１にフィードバックされてゲートを閉じることで他方のパルスを遮断するという構成であり、フリップフロップＦＦ１，ＦＦ２はそれぞれ遅延時間を有している。そのため、その遅延時間よりも短い時間内に２つのパルスＰ１，Ｐ２が入ってくると、フリップフロップＦＦ１，ＦＦ２が両方ともセットされ、出力Ｑ１，Ｑ２が共にハイレベルに変化することが考えられる。本実施例では、フリップフロップＦＦ１，ＦＦ２の出力Ｑ１，Ｑ２が共にハイレベルになった場合に、後段の優先回路１５でいずれか一方（実施例ではＱ１）を選択して優先的に駆動回路１３に出力するものである。

図２の優先回路１５は、上記フリップフロップＦＦ１，ＦＦ２の出力Ｑ１，Ｑ２をそれぞれ反転するインバータＩＮＶ３，ＩＮＶ４と、インバータＩＮＶ３の出力を反転するインバータＩＮＶ５，ＩＮＶ６と、インバータＩＮＶ６の出力とインバータＩＮＶ４の出力を入力とするＮＯＲゲートＧ３とから構成され、Ｑ１，Ｑ２が共にハイレベルのときにＮＯＲゲートＧ３の出力を強制的にロウレベルに固定することによってＱ１を優先する回路として動作する。そして、優先回路１５の出力信号Ｕ１，Ｕ２が駆動力の高いインバータからなるドライバＤＲＶ１，ＤＲＶ２によって反転されて、スイッチＳＷ１，ＳＷ２のオン、オフ駆動信号Ｓ１，Ｓ２として出力される。

なお、出力選択回路１２から駆動回路１３へは上記出力信号Ｕ１，Ｕ２の他に、例えば負荷全体の状態を示す信号なども供給されるが、本発明の要旨と直接関係しないので、図２ではそのような信号を生成する回路は省略している。また、図２の優先回路１５において、インバータＩＮＶ５とＮＯＲゲートＧ３とを置き換えるとともに、インバータＩＮＶ４の出力をインバータＩＮＶ６の入力とするように信号パスを変えることで、出力選択回路１２の出力Ｑ１，Ｑ２のうちＱ２を優先する回路とすることも可能である。

また、優先回路１５の構成は図２に示されているようなものに限定されるものでなく、他の形式の回路であってもよい。例えば、図２の優先回路１５において、インバータＩＮＶ３とＩＮＶ５を省略したような回路も可能である。インバータＩＮＶ３を省略することで、ＮＯＲゲートＧ３による他方の信号の遮断タイミングを早くすることができる。

さらに、本実施形態では、出力選択回路１２とは別個に優先回路１５があるように説明されているが、出力選択回路１２と優先回路１５とを合わせたものを出力選択回路（特許請求の範囲においては、これを出力選択手段と称する）とする捉え方も可能である。また、優先回路１５は駆動回路１３に含ませる（特許請求の範囲においては、これを駆動論理回路と称する）ことも可能である。

次に、上記実施形態のＤＣ／ＤＣコンバータの動作を、図３のタイミングチャートを用いて説明する。図３には、始めに誤差増幅回路ＡＭＰ１の出力ＥＲＲ１がＡＭＰ２の出力ＥＲＲ２よりも高く、途中でしばらく同一レベレルになり、その後ＡＭＰ２の出力ＥＲＲ２の方が高くなり、さらにその後ＡＭＰ１の出力ＥＲＲ１の方が高くなるように変化した場合の各部の信号の変化が示されている。誤差増幅回路ＡＭＰ１の出力ＥＲＲ１がＡＭＰ２の出力ＥＲＲ２よりも高い期間Ｔ１においては、三角波ＴＡＷはそのレベルが立ち下がる際に先ずＡＭＰ１の出力ＥＲＲ１に達するため、ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力パルスＰ１，Ｐ２はＰ１の方が先にハイレベルに変化することになる（タイミングｔ１）。

これによって、フリップフロップＦＦ１が先にセット状態にされ、出力Ｑ１がハイレベルに変化する。すると、ＦＦ１の出力Ｑ１によってＮＯＲゲート回路Ｇ２が閉じられてＰＷＭコンパレータＣＭＰ２の出力パルスＰ２が入って来てもフリップフロップＦＦ２はセット状態にされないようになり、ＦＦ２の出力Ｑ２はロウレベルのままとされる。ハイレベルに変化したフリップフロップＦＦ１の出力Ｑ１は、リセット信号ＲＥＳの立ち上がりに同期してロウレベルに変化される（タイミングｔ２）。

このタイミングｔ２は、三角波ＴＡＷの低い方の頂点に一致する。Ｑ１のハイレベルに応じて駆動信号Ｓ１がロウレベルにされることによってスイッチＳＷ１がオフされ、リアクトルＬに流れていた電流がダイオードＤ１を介して出力端子ＯＵＴ１へ流されることによって、昇圧した電圧Ｖout1が出力される。ＥＲＲ１がＥＲＲ２よりも高い場合、ＥＲＲ１が高いほどＦＦ１の出力Ｑ１および優先回路１５の出力Ｕ１のパルス幅が広くされ、これに応じてドライバＤＲＶ１の出力であるＳＷ１の負の駆動信号Ｓ１のパルス幅が広くされる。また、ＥＲＲ１が低いほどＳＷ１の駆動信号Ｓ１の負のパルス幅が狭くされる。これにより、出力電圧Ｖout1が変化するとその変化を少なくするようにフィードバックがかかるようになっている。なお、駆動信号Ｓ１は優先回路１５の出力Ｕ１と逆相の信号、駆動信号Ｓ２は優先回路１５の出力Ｕ２と逆相の信号であるので、図示を省略する。

期間Ｔ１のようにスイッチＳＷ１が繰り返しオフされて、昇圧動作が連続してなされていると、平滑容量Ｃ２に電荷が供給されないことにより出力電圧Ｖout2は次第に上昇（絶対値は減少）し、図３の期間Ｔ２のように、誤差増幅回路ＡＭＰ２の出力ＥＲＲ２とＡＭＰ１の出力ＥＲＲ１とがほぼ同一になる。この期間においては、三角波ＴＡＷはそのレベルがＡＭＰ２の出力ＥＲＲ２とＡＭＰ１の出力ＥＲＲ１をほぼ同時に横切ることになるため、ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力パルスＰ１，Ｐ２は同時にハイレベルに変化することになる（タイミングｔ３）。このパルスＰ１，Ｐ２が駆動回路１３に供給されると、駆動回路１３が例えば入力の同時ハイレベルを禁止するような回路形式である場合には、駆動信号Ｓ１，Ｓ２が形成されない場合がある。しかるに、本実施例では、優先回路１５が設けられ、パルスＰ１，Ｐ２が同時に入ってくるとＰ１を優先するため、優先回路１５の出力Ｕ１，Ｕ２は図３のようにＵ１にのみパルスが生成され、Ｕ２にはパルスが生成されないように動作する。これによって、駆動回路１５は駆動信号Ｓ１を変化させる。

その後、図３の期間Ｔ３のように、誤差増幅回路ＡＭＰ２の出力ＥＲＲ２の方がＡＭＰ１の出力ＥＲＲ１よりも高くなると、この期間においては、三角波ＴＡＷはそのレベルが立ち下がる際に先ずＡＭＰ２の出力ＥＲＲ２に達するため、ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力パルスＰ１，Ｐ２はＰ２の方が先にハイレベルに変化することになる（タイミングｔ４）。

これによって、フリップフロップＦＦ２が先にセット状態にされ、出力Ｑ２がハイレベル変化する。すると、ＦＦ２の出力Ｑ２によってＮＯＲゲート回路Ｇ１が閉じられてＰＷＭコンパレータＣＭＰ１の出力パルスＰ１が入って来てもフリップフロップＦＦ１はセットされないようになり、ＦＦ１の出力Ｑ１はロウレベルのままとされる。ハイレベルに変化したフリップフロップＦＦ２の出力Ｑ２は、リセット信号ＲＥＳの立ち上がりに同期してロウレベルに変化される（タイミングｔ５）。このタイミングｔ５は、三角波ＴＡＷの低い方の頂点に一致する。Ｑ２のハイレベルに応じて優先回路１５の出力Ｕ２がハイレベル、駆動信号Ｓ２がロウレベルにされることによってスイッチＳＷ２がオフされ、リアクトルＬに流れていた電流はダイオードＤ２を介して出力端子ＯＵＴ２より引き込むように作用することによって、より低い反転電圧Ｖout2が出力される。

その後、Ｖout2が下がって誤差増幅回路ＡＭＰ１の出力ＥＲＲ１の方がＡＭＰ２の出力ＥＲＲ２よりも高くなると、ＰＷＭコンパレータＣＭＰ１の出力パルスＰ１の方が先にハイレベルに変化するようになり、フリップフロップＦＦ１が先にセット状態にされ、出力Ｑ１がハイレベルに変化し、Ｑ１のハイレベルに応じて優先回路１５の出力Ｕ１がハイレベル、駆動信号Ｓ１がロウレベルに変化されることによってスイッチＳＷ１がオフされ、リアクトルＬに流れていた電流がダイオードＤ１を介して出力端子ＯＵＴ１へ流されることによって、再び昇圧した電圧Ｖout1が出力されるようになる。

このように、本実施形態においては、決まった周期で昇圧動作と反転動作が繰り返されるのではなく、そのときそのときの出力電圧Ｖout1とＶout2のレベルに応じてつまり負荷の軽重に応じて自動的に昇圧動作と反転動作の割合が変化するようなスイッチング制御が行なわれるようになる。

図４は、本発明の第２の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、昇圧＆昇圧型のコンバータであり、リアクトルＬと、リアクトルＬとグランドとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧Ｖｉｎを印加してエネルギーを蓄積させるスイッチＳW０と、リアクトルＬと第１出力端子ＯＵＴ１との間に設けられた第１の整流・平滑回路１６ａと、リアクトルＬと第２出力端子ＯＵＴ２との間に設けられた第２の整流・平滑回路１６ｂと、リアクトルＬと第１整流・平滑回路１６ａとの間に接続されたスイッチＳＷ１と、リアクトルＬと第２整流・平滑回路１６ｂとの間に接続されたスイッチＳＷ２とを備える。さらに、第１の出力電圧Ｖout1を検出する第１検出回路１７ａと、第２の出力電圧Ｖout2を検出する第２検出回路１７ｂと、所定の周波数の三角波ＴＡＷやリセットを生成する信号生成回路１１と、生成された三角波と前記検出回路１７ａ，１７ｂの出力ＥＲＲ１，ＥＲＲ２とを比較してＰＷＭ制御パルスＰ１，Ｐ２を生成するＰＷＭコンパレータＣＭＰ１，ＣＭＰ２と、これらのコンパレータの出力のうち立ち上がりの早い方の出力パルスを選択し選択されたパルスに応じてスイッチＳＷ０〜ＳＷ２のオン、オフ制御のための信号を生成する出力選択回路１２と、出力選択回路１２からの制御信号に応じてオン、オフ駆動信号Ｓ０〜Ｓ２を生成してＳＷ０〜ＳＷ２に印加する駆動回路１３と、出力選択回路１２からの制御信号Ｑ１，Ｑ２が同時に入った場合にいずれか一方を優先して駆動回路１３へ出力する優先回路１５とを備える。出力検出回路１７ａ，１７ｂとＰＷＭコンパレータＣＭＰ１，ＣＭＰ２と三角波生成回路１１と出力選択回路１２と優先回路１５と駆動回路１３によってスイッチング制御回路１９が構成される。

整流・平滑回路１６ａと１６ｂは、それぞれリアクトルＬと出力端子ＯＵＴ１，ＯＵＴ２との間に順方向接続されたダイオードと、各ダイオードのカソード側端子とグランドとの間に接続された平滑コンデンサとによって構成することができる。検出回路１７ａと１７ｂは、それぞれ出力電圧Ｖout1とＶout2を分圧する抵抗分圧回路と、分圧された電圧と所定の参照電圧とを比較して電位差に応じた電圧を出力する誤差増幅回路とで構成することができる。

この実施形態のＤＣ／ＤＣコンバータ１０は、ＳＷ０をオンしてリアクトルＬにエネルギーを蓄積し、ＳＷ０をオフしＳＷ１またはＳＷ２のいずれか一方をオンすることで出力端子ＯＵＴ１と出力端子ＯＵＴ２に昇圧電圧Ｖout1とＶout2を出力する。この実施形態においても、出力選択回路１２にてＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力Ｐ１，Ｐ２のうち立ち上がりの早い方の出力パルスを選択し、選択されたパルスに応じてスイッチＳＷ０〜ＳＷ２のオン、オフ制御信号を生成し、駆動回路１３がＳＷ０〜ＳＷ２のオン、オフ駆動信号Ｓ０〜Ｓ２を出力するように構成されている。

これによって、本実施形態においては、決まった周期で昇圧動作と反転動作が繰り返されるのではなく、そのときそのときの出力電圧Ｖout1とＶout2のレベルに応じてつまり負荷の軽重に応じて自動的に昇圧動作と反転動作の割合が変化するようなスイッチング制御が行なわれるようになる。また、出力選択回路１２と駆動回路１３との間に優先回路１５が設けられているため、出力選択回路１２からハイレベルの制御信号Ｑ１，Ｑ２が同時に出力された場合にもいずれか一方が駆動回路１３へ供給されるようになり、駆動信号Ｓ０〜Ｓ２が形成されなくなるような不所望な事態が発生するのを回避することができる。以下の実施例においても同様である。

図５は、本発明の第３の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、昇圧＆降圧型のコンバータであり、リアクトルＬと、直流電源２０とリアクトルＬとグランドとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧Ｖｉｎを印加してエネルギーを蓄積させるスイッチＳW０と、リアクトルＬの一方の端子とグランドとの間に設けられたスイッチＳＷ３と、リアクトルＬの他方の端子とグランドとの間に設けられたスイッチＳＷ４と、リアクトルＬと第１整流・平滑回路１６ａとの間に接続されたスイッチＳＷ１と、リアクトルＬと第２整流・平滑回路１６ｂとの間に接続されたスイッチＳＷ２とを備える。

この実施形態の多出力型ＤＣ／ＤＣコンバータ１０では、スイッチＳＷ０〜ＳＷ４のタイミングを変えることによって、出力端子ＯＵＴ１に入力電圧Ｖｉｎを昇圧した電圧を、また出力端子ＯＵＴ２に入力電圧Ｖｉｎを降圧した電圧を出力することができる。しかも、出力選択回路１２にてＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力Ｐ１，Ｐ２のうち立ち上がりの早い方の出力パルスを選択し、選択されたパルスに応じてスイッチＳＷ０〜ＳＷ４のオン、オフ制御信号を生成するため、決まった周期で出力端子ＯＵＴ１側の昇圧動作と出力端子ＯＵＴ２側の降圧動作が繰り返されるのではなく、負荷の軽重に応じて自動的にＯＵＴ１側の昇圧動作とＯＵＴ２側の降圧動作の割合が変化するようなスイッチング制御が行なわれるようになる。

図６は、本発明の第４の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、昇圧＆反転型のコンバータであり、リアクトルＬと、直流電源２０とリアクトルＬとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧Ｖｉｎを印加してエネルギーを蓄積させるスイッチＳW０と、リアクトルＬの他方の端子とグランドとの間に設けられたスイッチＳＷ３と、リアクトルＬと第１整流・平滑回路１６ａとの間に接続されたスイッチＳＷ１と、リアクトルＬと第２整流・平滑回路１６ｂとの間に接続されたスイッチＳＷ２とを備える。

この実施形態の多出力型ＤＣ／ＤＣコンバータ１０では、スイッチＳＷ０〜ＳＷ３のタイミングを変えることによって、出力端子ＯＵＴ１に、入力電圧Ｖｉｎを昇圧した電圧を、また出力端子ＯＵＴ２に入力電圧Ｖｉｎを反転した負電圧を出力することができる。しかも、出力選択回路１２にてＰＷＭコンパレータＣＭＰ１，ＣＭＰ２の出力Ｐ１，Ｐ２のうち立ち上がりの早い方の出力パルスを選択し、選択されたパルスに応じてスイッチＳＷ０〜ＳＷ３のオン、オフ制御信号を生成するため、決まった周期で出力端子ＯＵＴ１側の昇圧動作と出力端子ＯＵＴ２側の反転動作が繰り返されるのではなく、負荷の軽重に応じて自動的にＯＵＴ１側の昇圧動作とＯＵＴ２側の反転動作の割合が変化するようなスイッチング制御が行なわれるようになる。

図７は、本発明の第５の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。
この実施形態の多出力型ＤＣ／ＤＣコンバータ１０は、昇降圧＆昇降圧型のコンバータであり、リアクトルＬと、直流電源２０とリアクトルＬとの間に設けられオン・オフ動作によりリアクトルＬに間歇的に入力電圧−Ｖｉｎを印加して逆方向の電流を流してエネルギーを蓄積させるスイッチＳW１と、リアクトルＬとスイッチＳW１との接続ノードＮ０と第１出力端子ＯＵＴ１との間に順方向接続された２端子スイッチング素子としてのダイオードＤ３と、接続ノードＮ０と第２出力端子ＯＵＴ２との間に接続されたスイッチＳＷ２とを備える。

この実施形態の多出力型ＤＣ／ＤＣコンバータ１０では、スイッチＳＷ１をオンさせてリアクトルＬにエネルギーを蓄積させた後、スイッチＳＷ１をオフしＳＷ２をオンさせると出力端子ＯＵＴ２側の平滑容量Ｃ２に電荷が供給され、蓄積されたエネルギーとＳＷ１のオン時間に応じて昇圧または降圧した出力電圧Ｖout2が出力端子ＯＵＴ２に出力される。また、スイッチＳＷ１をオンさせてリアクトルＬにエネルギーを蓄積させた後、スイッチＳＷ１とＳＷ２をオフさせると出力端子ＯＵＴ１側の平滑容量Ｃ１に電荷が供給され、またはＳＷ１とＳＷ２をオフ時間に応じて昇圧または降圧した出力電圧Ｖout1が出力端子ＯＵＴ１に出力される。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記実施の形態では、ＰＷＭコンパレータＣＭＰ１，ＣＭＰ２で比較される所定の周波数の波形信号として立ち上がりと立ち下がりそれぞれ所定の傾きを有する三角波を使用しているが、立ち上がりのみ所定の傾きを有する鋸波を使用しても良い。また、上記実施の形態では、誤差増幅回路ＡＭＰ１，ＡＭＰ２の参照電圧として異なる電圧（Ｖref1，Ｖref2）を使用しているが、分割抵抗Ｒ１とＲ２との比およびＲ３とＲ４との比をそれぞれ適宜設定することにより、同一の参照電圧を使用できるように構成することも可能である。

さらに、上記の実施の形態では、２出力型のＤＣ／ＤＣコンバータの例を示したが、出力端子の数と切換え用のスイッチの数を増やすことで３つ以上の出力にも対応することが出来る。また、上記第５の実施の形態（図７）では、リアクトルの電流を第１出力端子ＯＵＴ１に流すスイッチとして、２端子スイッチ素子であるダイオードＤ３を用いているが、制御信号によりオン・オフさせるトランジスタ等の３端子スイッチ素子を用いても良い。その他、出力電圧の検出回路や発振回路などの回路も、実施の形態で具体的に示したもの限定されず本発明の趣旨を逸脱しない範囲で適宜変更可能である。

本発明の第１の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。第１の実施の形態の多出力型ＤＣ／ＤＣコンバータにおける出力選択回路のより具体的な構成を示すブロック図である。リアクトル電流の変化を詳細に示したタイミングチャートである。本発明の第２の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。本発明の第３の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。本発明の第４の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。本発明の第５の実施の形態の多出力型ＤＣ／ＤＣコンバータを示す構成図である。従来の多出力型ＤＣ／ＤＣコンバータの一例を示す構成図である。

符号の説明

１０多出力型ＤＣ／ＤＣコンバータ
１１三角波発生回路（広義の発振回路）
１２出力選択回路
１３駆動回路（ドライバ）
１４リセット回路
１５優先回路
１９スイッチング制御回路
２０直流電源
Ｌリアクトル
ＳW０〜ＳＷ４スイッチ
Ｄ１，Ｄ２整流用ダイオード
Ｄ３ダイオードスイッチ
Ｒ１〜Ｒ４検出用分割抵抗
Ｖｉｎ入力電圧
Ｖout1，Ｖout2 出力電圧
ＯＵＴ１第１出力端子
ＯＵＴ２第２出力端子
Ｃ１，Ｃ２平滑用コンデンサ
ＣＭＰ１，ＣＭＰ２ＰＷＭコンパレータ
ＡＭＰ１，ＡＭＰ２誤差増幅回路

Claims

直流電源に接続されるリアクトルと、前記リアクトルに電流を流す１又は２以上のスイッチからなる第１スイッチ回路と、前記リアクトルからの出力を複数の出力端子のいずれかに切り替える１又は２以上のスイッチからなる第２スイッチ回路とを備えた多出力型ＤＣ／ＤＣコンバータにおいて、
前記複数の出力端子の電圧を検出する複数の出力電圧検出手段と、
前記複数の出力電圧検出手段の出力と所定の周波数の波形信号とを比較する複数の比較回路と、
前記複数の比較回路の出力を入力とし、立ち上がりもしくは立ち下がりの早い比較回路の出力を選択して前記第１スイッチ回路または第２スイッチ回路もしくは前記第１スイッチ回路および第２スイッチ回路のオン、オフに関わる複数の制御信号を生成するとともに、前記複数の比較回路の出力がほぼ同時に変化した場合に前記複数の制御信号を予め決められた優先順位に従って扱う出力選択手段と、
を備え、前記出力選択手段により生成される前記制御信号に応じて前記リアクトルに蓄積されているエネルギーの放出による電流が前記複数の出力端子のいずれかに出力されるように構成されていることを特徴とする多出力型ＤＣ／ＤＣコンバータ。
直流電源に接続されるリアクトルと、前記リアクトルに電流を流す１又は２以上のスイッチからなる第１スイッチ回路と、前記リアクトルからの出力を複数の出力端子のいずれかに切り替える１又は２以上のスイッチからなる第２スイッチ回路とを備えた多出力型ＤＣ／ＤＣコンバータにおいて、
前記複数の出力端子の電圧を検出する複数の出力電圧検出手段と、
前記複数の出力電圧検出手段の出力と所定の周波数の波形信号とを比較する複数の比較回路と、
前記複数の比較回路の出力を入力とし、立ち上がりもしくは立ち下がりの早い比較回路の出力を選択して前記第１スイッチ回路または第２スイッチ回路もしくは前記第１スイッチ回路および第２スイッチ回路のオン、オフに関わる複数の制御信号を生成する出力選択回路と、
前記出力選択回路の複数の制御信号がほぼ同時に変化した場合に前記複数の制御信号を予め決められた優先順位に従って扱う優先回路と、
を備え、前記出力選択回路により生成される前記制御信号に応じて前記リアクトルに蓄積されているエネルギーの放出による電流が前記複数の出力端子のいずれかに出力されるように構成されていることを特徴とする多出力型ＤＣ／ＤＣコンバータ。
前記出力選択回路は、
前記複数の比較回路のそれぞれに対応して設けられ前記複数の比較回路の出力の立ち上がりもしくは立ち下がりにより状態変化される複数のフリップフロップ回路と、
前記複数のフリップフロップ回路のうちいずれか１つの状態が変化されると他のフリップフロップ回路へ、対応する前記比較回路の出力の変化を伝達させないようにする複数の論理ゲート回路と、
を備えることを特徴とする請求項２記載の多出力型ＤＣ／ＤＣコンバータ。
前記所定の周波数の波形信号は三角波であり、前記複数のフリップフロップ回路は前記三角波の変化点に同期して変化する信号によってリセットされるように構成されていることを特徴とする請求項３に記載の多出力型ＤＣ／ＤＣコンバータ。
前記複数の出力電圧検出手段のそれぞれは、
前記複数の出力端子の電圧を抵抗分割した電圧と所定の参照電圧との電位差に応じた電圧を出力する誤差増幅回路であることを特徴とする請求項２〜４の何れかに記載の多出力型ＤＣ／ＤＣコンバータ。
前記複数の比較回路のそれぞれは、
前記誤差増幅回路の出力と前記所定の周波数の波形信号とを比較して前記誤差増幅回路の出力電圧に応じたパルス幅を有するパルス信号を出力するコンパレータであることを特徴とする請求項５に記載の多出力型ＤＣ／ＤＣコンバータ。
前記出力選択回路により生成される制御信号に基づいて、前記第１スイッチ回路をオン、オフ駆動する信号と前記第２スイッチ回路をオン、オフ駆動する信号とを出力する駆動回路を有することを特徴とする請求項６に記載の多出力型ＤＣ／ＤＣコンバータ。
直流電源に接続されるリアクトルと、前記リアクトルに電流を流す１又は２以上のスイッチからなる第１スイッチ回路と、前記リアクトルからの出力を複数の出力端子のいずれかに切り替える１又は２以上のスイッチからなる第２スイッチ回路とを備えた多出力型ＤＣ／ＤＣコンバータにおいて、
前記複数の出力端子の電圧を検出する複数の出力電圧検出手段と、
前記複数の出力電圧検出手段の出力と所定の周波数の波形信号とを比較する複数の比較回路と、
前記複数の比較回路の出力を入力とし、立ち上がりもしくは立ち下がりの早い比較回路の出力を選択して前記第１スイッチ回路または第２スイッチ回路もしくは前記第１スイッチ回路および第２スイッチ回路のオン、オフに関わる複数の制御信号を生成する出力選択回路と、
前記出力選択回路により生成される複数の制御信号に基づいて前記第１スイッチ回路をオン、オフ駆動する信号と前記第２スイッチ回路をオン、オフ駆動する信号とを出力するとともに前記複数の制御信号がほぼ同時に変化した場合に前記複数の制御信号を予め決められた優先順位に従って扱う駆動論理回路と、
を備え、前記出力選択回路により生成される前記制御信号に応じて前記リアクトルに蓄積されているエネルギーの放出による電流が前記複数の出力端子のいずれかに出力されるように構成されていることを特徴とする多出力型ＤＣ／ＤＣコンバータ。