JP2005117886A - 多出力ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】 一つのインダクタをＯＮ／ＯＦＦ制御して複数の電圧を出力する多出力ＤＣ−ＤＣコンバータおいて、各出力電圧を任意のタイミングで起動する。
【解決手段】 所定周期でオン・オフを繰り返し、オン時にインダクタ２に直流電源１の入力直流電圧を印加させる主スイッチＳＷ１と、主スイッチＳＷ１のオフ時にインダクタ２に発生する電圧を整流する複数のダイオード３１，３２と、ダイオード３１，３２のそれぞれに直列接続された補助スイッチＳＷ２，ＳＷ３と、ダイオード３１，３２と補助スイッチＳＷ２，ＳＷ３との直列回路のそれぞれに接続され、複数の出力電圧をそれぞれ出力する複数のコンデンサ４１，４２とを設ける。制御回路６００により、主スイッチＳＷ１を所定の周期毎にオン・オフし、且つ所定の周期毎に複数ある補助スイッチＳＷ２，ＳＷ３のいずれか一つを選択する時分割制御を行う。
【選択図】 図１

Description

本発明は、多出力ＤＣ−ＤＣコンバータに係り、特に一つのインダクタを用いて、大きさの異なる複数の変換直流電圧を出力し、かつ変換動作の起動タイミングを複数の変換直流電圧毎に任意に設定可能で、複数の変換直流電圧の出力を任意のタイミングで開始させることを可能とする、多出力ＤＣ−ＤＣコンバータに関するものである。

多出力ＤＣ−ＤＣコンバータの先行技術としては、複数の昇圧コンバータが単一のインダクタを共用する構成のものがある。その多出力ＤＣ−ＤＣコンバータには、図１３に示すような昇圧チャンネルのみ複数持つ構成のものがあった（例えば、特許文献１参照）。

この多出力ＤＣ−ＤＣコンバータは、図１３に示すように、直流電源１から入力直流電圧Ｅｉが入力されている。そして、インダクタ２と、主スイッチＳＷ１と、補助スイッチＳＷ２と、ダイオード３１と、第１の出力キャパシタ４１と、補助スイッチＳＷ２と直列回路を形成するダイオード３２と、第２の出力キャパシタ４２と、主スイッチＳＷ１と補助スイッチＳＷ２とをそれぞれ所定のオン期間とオフ期間で駆動する制御回路６０とで昇圧回路が構成されている。

第１の出力キャパシタ４１から第１の出力電圧ＶＯ１を第１の負荷５１へ出力し、第２の出力キャパシタ４２から第２の出力電圧ＶＯ２を第２の負荷５２へ出力する。入出力条件はＶＯ１＞Ｅｉ＞０かつ、ＶＯ２＞Ｅｉ＞０である。補助スイッチＳＷ２がＯＦＦの場合は、インダクタ２と主スイッチＳＷ１とダイオード３１とキャパシタ４１とが昇圧コンバータを構成する。一方、補助スイッチＳＷ２がＯＮの場合は、インダクタ２と主スイッチＳＷ１とダイオード３２とキャパシタ４２とが昇圧コンバータを構成する。

制御回路６０において、出力検出回路７０は、第１の出力電圧ＶＯ１と第２の出力電圧ＶＯ２とをそれぞれ検出し、それぞれ所望値との誤差が増幅された誤差電圧Ｖｅ１および誤差電圧Ｖｅ２を出力する。発振回路６１は、所定の周期Ｔを有する鋸波電圧Ｖｔと、クロック信号Ｖｔ１とを出力する。パルス幅変調（ＰＷＭ）回路８０は、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ２とを出力する。分周器６２は、信号Ｖｔ１が入力され、分周信号Ｖｔ２を出力する。駆動回路９０は、信号Ｖ１と信号Ｖ２と分周信号Ｖｔ２とが入力され、主スイッチＳＷ１の駆動信号Ｖｇ１と補助スイッチＳＷ２の駆動信号Ｖｇ２とを出力する。駆動信号Ｖｇ２は分周信号Ｖｔ２と同じである。また、主スイッチＳＷ１の駆動信号Ｖｇ１としては、分周信号Ｖｔ２がローレベルの場合は信号Ｖ１が選択出力され、分周信号Ｖｔ２がハイレベルの場合は信号Ｖ２が選択出力される。

図１４は以上の各信号およびインダクタ２を流れる電流ＩＬを示す波形図である。

以下に図１３と図１４を用いて、多出力ＤＣ−ＤＣコンバータの先行技術における通常時の動作を説明する。まず、図１４の時刻ｔ０において、クロック信号Ｖｔ１によって分周信号Ｖｔ２がローレベルになり、鋸波信号Ｖｔが上昇を開始するものとする。この時、分周信号Ｖｔ２すなわち駆動信号Ｖｇ２のローレベルにより補助スイッチＳＷ２はＯＦＦ状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ１との比較結果である信号Ｖ１はハイレベルとなり、これが駆動信号Ｖｇ１として出力される。すなわち、主スイッチＳＷ１はＯＮ状態となり、インダクタ２には入力直流電圧Ｅｉが印加され、電磁エネルギーが蓄えられていく。時刻ｔ１において、信号Ｖ１がローレベルとなると、駆動信号Ｖｇ１はローレベルとなり、主スイッチＳＷ１はＯＦＦ状態となる。この時、補助スイッチＳＷ２がＯＦＦであるので、インダクタ２に蓄えられた電磁エネルギーは、ダイオード３１を介してキャパシタ４１を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。時刻ｔ２において、クロック信号Ｖｔ１によって分周信号Ｖｔ２がハイレベルになり、鋸波信号Ｖｔは急速に減少した後再び上昇を開始する。この時、駆動信号Ｖｇ２もハイレベルとなり、補助スイッチＳＷ２はＯＮ状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２はハイレベルとなり、これが駆動信号Ｖｇ１として出力される。すなわち、主スイッチＳＷ１はオン状態となる。この時、インダクタ２には入力直流電圧Ｅｉが印加され、電磁エネルギーが蓄えられていく。時刻ｔ３において、信号Ｖ２がローレベルとなると、駆動信号Ｖｇ１はローレベルとなり、主スイッチＳＷ１はオフ状態となる。この時、インダクタ２に蓄えられた電磁エネルギーは、補助スイッチＳＷ２がＯＮ状態であるので、ダイオード３２を介してキャパシタ４２を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。時刻ｔ４において、駆動信号Ｖｇ２はローレベルとなり、時刻ｔ０以降の動作を繰り返す。誤差電圧Ｖｅ１およびＶｅ２はそれぞれ第１および第２の出力電圧ＶＯ１およびＶＯ２を所望の電圧に安定化するように増減するため、主スイッチＳＷ１のオン期間は調整される。すなわち、主スイッチＳＷ１とインダクタ２とを共有する２つの昇圧コンバータが、発振器６１の発振周波数の１／２で時分割制御されることによって、第１および第２の出力電圧をそれぞれ所望の電圧に安定化する。
特開２００２−３５４８２２号公報

一つのインダクタを多出力で共用する形の先行技術の多出力ＤＣ−ＤＣコンバータにおいては、各スイッチＳＷ１、ＳＷ２のＯＮ／ＯＦＦを制御する論理波形が一意的に設計されており、回路の起動開始から定常状態を経て回路が停止するまでの間、常に全ての出力電圧は交互に昇圧動作を繰り返すことになる。そのため回路の起動時には、全ての出力電圧は一斉に起動を開始し、回路の停止時には、全ての出力の昇圧動作は停止するものであった。

さらに、ＶＯ１＞ＶＯ２＞Ｅｉという入力条件が存在しているため、図１３において補助スイッチＳＷ２がＯＮの期間には、ダイオード３２のアノード側の電圧は、（出力電圧ＶＯ２＋順方向ダイオード電圧）で固定される。そのため、上記期間においてインダクタ２に蓄えられ、発生した昇圧エネルギーは第１の出力電圧ＶＯ１の昇圧のために流れることはなく、すべて第２の出力電圧ＶＯ２の昇圧エネルギーとなった。

しかし、先に第２の出力電圧ＶＯ２の起動を開始し、第２の出力電圧ＶＯ２が安定になってから、次に第１の出力電圧ＶＯ１の起動を開始させる場合では、第２の出力電圧ＶＯ２が起動を開始してから第１の出力電圧ＶＯ１が昇圧を完了するまでの間、一時的にＶＯ２＞ＶＯ１となり、入力条件に違反するため制御が不能となった。

本発明の目的は、単一のインダクタを多出力で共用する形の多出力ＤＣ−ＤＣコンバータにおいて、各出力電圧を他の出力電圧の影響を受けることなく任意に設定することができる多出力ＤＣ−ＤＣコンバータを提供することである。

本発明の他の目的は、単一のインダクタを多出力で共用する形の多出力ＤＣ−ＤＣコンバータにおいて、各出力電圧の出力開始および停止タイミングに任意の時間差をもたせるような起動開始および停止を可能とする多出力ＤＣ−ＤＣコンバータを提供することである。

上記課題を解決するために、第１の発明の多出力ＤＣ−ＤＣコンバータは、入力直流電圧を出力する直流電源と、前記直流電源に接続されたインダクタと、所定の周期でオン・オフを繰り返し、オン時に前記インダクタに前記直流電源の入力直流電圧を印加させる主スイッチと、前記主スイッチのオフ時に前記インダクタに発生する電圧を整流する複数の整流手段と、前記複数の整流手段のそれぞれに直列接続された補助スイッチと、前記複数の整流手段と前記補助スイッチとの直列回路のそれぞれに接続され、複数の出力電圧をそれぞれ出力する複数の平滑手段と、制御回路とを備えている。

上記の制御回路は、前記主スイッチを前記所定の周期毎にオン・オフし、且つ前記所定の周期毎に複数ある前記補助スイッチのいずれか一つを選択する時分割制御を行って、選択された前記補助スイッチを介して出力電圧を出力し、イネーブル信号が停止を指示している場合には、そのイネーブル信号に対応する補助スイッチを強制的にオフ状態とする。

この構成によれば、各出力電圧を他の出力電圧の影響を受けることなく任意に設定することができる。また、各出力電圧の出力開始タイミングに時間差をもたせるような起動開始や各出力電圧の出力停止タイミングに時間差を持たせる停止を可能とする。

ここで、イネーブル信号が停止を指示している場合は、対応した出力電圧を出力するための補助スイッチを選択している期間、主スイッチをオフ状態とすることが好ましい。

また、制御回路は、ある補助スイッチを選択している期間、前記補助スイッチに対応する出力電圧が所定の目標電圧となるように、前記インダクタへのエネルギーの蓄積時間を制御し、かつ前記インダクタに蓄積されたエネルギーを前記複数の平滑手段のうち該当する平滑手段へ放出させるようにしていることが好ましい。これによって、複数の電圧出力端子の電圧が所望の電圧で安定する。

第２の発明の多出力ＤＣ−ＤＣコンバータは、入力直流電圧を出力する直流電源と、インダクタと、前記インダクタと接地との間に直列に接続された第１の主スイッチと、前記直流電源とインダクタとの間に直列に接続された第２の主スイッチと、前記第１の主スイッチと前記インダクタの接続点に接続された第１の整流手段と、前記第１の整流手段に直列接続され、正電圧を出力する第１の平滑手段と、前記第２の主スイッチと前記インダクタの接続点に接続された第２の整流手段と、前記第２の整流手段に直列接続され、負電圧を出力する第２の平滑手段と、制御回路とを備えている。

上記の制御回路は、正電圧を出力する第１の状態と負電圧を出力する第２の状態とを所定の期間で繰り返し選択し、前記第１の状態の期間中は、前記第２の主スイッチのオン状態を継続させ、且つ前記第１の主スイッチをオン・オフすることにより前記インダクタに発生する電圧を前記第１の整流手段で整流し、前記第２の状態の期間中は、前記第１の主スイッチのオン状態を継続させ、且つ前記第２の主スイッチをオン・オフすることにより前記インダクタに発生する電圧を前記第２の整流手段で整流し、正電圧用の第１のイネーブル信号が停止を指示しており且つ前記第１の状態である期間中は前記第１の主スイッチをオフ状態にする一方、負電圧用の第２のイネーブル信号が停止を指示しており且つ前記第２の状態である期間中は前記第２の主スイッチをオフ状態にする。

この構成によれば、各出力電圧を他の出力電圧の影響を受けることなく任意に設定することができる。また、各出力電圧の出力開始タイミングに時間差をもたせるような起動開始や各出力電圧の出力停止タイミングに時間差を持たせる停止を可能とする。

ここで、上記の制御回路は、前記第１の状態もしくは前記第２の状態の期間、前記正電圧および前記負電圧がそれぞれ所定の目標電圧となるように、前記インダクタへのエネルギーの蓄積時間を制御して、前記インダクタに蓄積されたエネルギーを前記第１および第２の平滑手段のうち該当する平滑手段へ放出させるようにしていることが好ましい。これによって、複数の電圧出力端子の電圧が所望の電圧で安定する。

本発明の多出力ＤＣ−ＤＣコンバータは、上記構成を有し、各出力電圧を他の出力電圧の影響を受けることなく任意に設定することができる。また、各出力電圧の出力開始および停止タイミングに任意の時間差をもたせるような起動開始および停止を可能とする。

以下、本発明の実施の形態１について図１を参照しながら説明する。

（実施の形態１）
図１は本発明の実施の形態１における多出力ＤＣ−ＣＤコンバータの構成を示す回路図である。図１において、図１３と同じ構成については同じ符号を用い、説明を省略する。

この実施の形態の多出力ＤＣ−ＤＣコンバータは、図１に示すように、直流電源１から入力直流電圧Ｅｉが入力されている。そして、この多出力ＤＣ−ＤＣコンバータは、インダクタ２と、ＮチャネルＭＯＳＦＥＴからなる第１の主スイッチＳＷ１と、バックゲートをインダクタ２側に接続したＰチャネルＭＯＳＦＥＴからなる補助スイッチＳＷ２と、補助スイッチＳＷ２と直列回路を形成するダイオード３１と、第１の出力キャパシタ４１と、バックゲートをインダクタ２側に接続したＰチャネルＭＯＳＦＥＴからなる補助スイッチＳＷ３と、補助スイッチＳＷ３と直列回路を形成するダイオード３２と、第２の出力キャパシタ４２と、主スイッチＳＷ１と補助スイッチＳＷ２と補助スイッチＳＷ３とをそれぞれ所定のオン期間とオフ期間で駆動する制御回路６００と、第１の出力電圧（変換直流電圧）ＶＯ１、第２の出力電圧ＶＯ２のそれぞれに対応するイネーブル信号を入力する入力端子ＣＯＮＴ１、ＣＯＮＴ２からなるイネーブル信号入力端子１００より昇圧回路が構成されている。

主スイッチＳＷ１と補助スイッチＳＷ２と補助スイッチＳＷ３はスイッチ回路を構成していて、インダクタ２へのエネルギーの蓄積とインダクタ２からのエネルギーの放出とを切り替えるとともに、インダクタ２から複数のキャパシタ（４１または４２）へ至るエネルギーの放出経路を選択する機能を有する。

制御回路６００は、スイッチ回路がインダクタ２へのエネルギーの蓄積とインダクタ２からのエネルギーの放出とを周期的に切り替えるとともに、インダクタ２から複数のキャパシタ（４１または４２）へ至るエネルギーの放出経路を時分割で排他的に選択するように、スイッチ回路（ＳＷ１〜ＳＷ３）を制御する機能を有する。また、制御回路６００は、複数の電圧出力端子に現れる電圧がそれぞれ所定の目標電圧となるように、該当する放出経路が選択された期間におけるインダクタ２へのエネルギーの蓄積時間を制御し、かつ該当する期間内にインダクタ２に蓄積されたエネルギーを全て該当するキャパシタ（４１または４２）へ放出させるように制御する機能を有する。さらに、制御回路６００は、複数の補助スイッチ（ＳＷ２，ＳＷ３）にそれぞれ対応して設定されたイネーブル信号の状態に応じて複数のキャパシタ（４１または４２）へ至るエネルギーの放出経路の導通遮断を選択する機能を有し、さらに、キャパシタ（４１または４２）へ至るエネルギーの放出経路が遮断状態にある期間は、インダクタ２へのエネルギーの蓄積を停止する機能を有する。

出力検出回路７００は、検出抵抗７０１、７０２、７０４、７０５と、エラーアンプ７０６、７０７、基準電圧ＶＲＥＦを発生する基準電圧源７０８とで構成されており、第１の出力電圧ＶＯ１は、検出抵抗７０１、７０２によって検出され、第２の出力電圧ＶＯ２は、検出抵抗７０４、７０５によって検出され、それぞれエラーアンプ７０６、７０７によって、所望の電圧値との差電圧が増幅された誤差電圧Ｖｅ１、Ｖｅ２が出力される。

パルス幅変調回路８００は、比較器８０１、８０２で構成されており、上記誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ２を出力する。

駆動回路９００は、ＡＮＤ回路９０１、９０２と、ＯＲ回路９０３と、ＮＡＮＤ回路９０４、９０５とで構成されている。

符号５１、５２は負荷を示している。

イネーブル信号入力端子１００内の入力端子ＣＯＮＴ１にハイレベル信号を投入することにより第１の出力電圧ＶＯ１が起動を開始し、入力端子ＣＯＮＴ２にハイレベル信号を投入することで、第２の出力電圧ＶＯ２が起動を開始する。本実施の形態の説明における起動順序に関しては、最初に起動が開始する出力電圧をＶＯ２、後に起動を開始する出力電圧をＶＯ１としている。

各出力電圧の起動を開始するときの状態を、図１と図２を使って説明する。第１および第２の出力電圧ＶＯ１、ＶＯ２ともに起動を開始する前の状態では、入力端子ＣＯＮＴ１、ＣＯＮＴ２ともにイネーブル信号が投入されず、ローレベルを維持している。入力端子ＣＯＮＴ１の信号はＡＮＤ回路９０２において、パルス信号Ｖ１が主スイッチＳＷ１の駆動信号Ｖｇ１として出力されるのをシャットアウトしている。また、入力端子ＣＯＮＴ２の信号はＡＮＤ回路９０１において、パルス信号Ｖ２が主スイッチＳＷ１の駆動信号Ｖｇ１として出力するのをシャットアウトしている。そのため、主スイッチＳＷ１のＯＮタイミングは存在せず、よってインダクタ２に電磁エネルギーが蓄えられることはない。また、入力端子ＣＯＮＴ１、ＣＯＮＴ２の信号はそれぞれＮＡＮＤ回路９０５、ＮＡＮＤ回路９０４にも入力され、補助スイッチＳＷ２、ＳＷ３の駆動信号Ｖｇ２、Ｖｇ３をハイレベルに固定することで、補助スイッチＳＷ２、ＳＷ３を常時ＯＦＦ状態にしている。

次に、図２の時刻ｔ５は、入力端子ＣＯＮＴ２の信号にのみハイレベルが投入される時刻であり、第１の出力電圧ＶＯ１が未だ起動を開始しない状態で、第２の出力電圧ＶＯ２のみが起動を開始する時刻である。このとき、入力端子ＣＯＮＴ１はローレベルが入力されているため、ＡＮＤ回路９０２は何も出力されないが、ＡＮＤ回路９０１へ入力される入力端子ＣＯＮＴ２の信号はハイレベルであるので、ＡＮＤ回路９０１の出力は、分周信号Ｖｔ２とパルス信号Ｖ２の論理積が出力される。つまり、ＯＲ回路９０３の出力である主スイッチＳＷ１の駆動信号Ｖｇ１としては、分周信号Ｖｔ２がハイレベルの期間においてパルス信号Ｖ２のみが選択出力されることとなる。

また、入力端子ＣＯＮＴ２の信号がハイレベルであるため、NＡＮＤ回路９０４は分周信号Ｖｔ２の反転信号を出力することになり、その信号が補助スイッチＳＷ３の駆動信号Ｖｇ３となる。ＰチャンネルＭＯＳＦＥＴである補助スイッチＳＷ３は、分周信号Ｖｔ２がハイレベルでＯＮすることとなる。この期間における回路の振舞いは、第２の出力電圧ＶＯ２に対する昇圧コンバータとして動作し、先行技術の図１４における、時刻ｔ２から時刻ｔ４間の振舞いをすることになる。さらに、入力端子ＣＯＮＴ１の信号がローレベルであるため、ＮＡＮＤ回路９０５の出力はハイレベルで固定される。上記ＮＡＮＤ回路９０５の出力は、補助スイッチＳＷ２の駆動信号Ｖｇ２であるため、第１の出力電圧ＶＯ１が昇圧を開始しない間は、ＰチャンネルＭＯＳＦＥＴである補助スイッチＳＷ２はＯＦＦ状態を維持する。そのため、第１の出力電圧ＶＯ１の出力部にインダクタ２からエネルギーが流れ込むことはない。

最後に、図２の時刻ｔ６は、入力端子ＣＯＮＴ１の入力信号にもハイレベルが投入され、第１の出力電圧ＶＯ１も起動を開始する時刻である。入力端子ＣＯＮＴ１の信号がハイレベルに変化することで、ＡＮＤ回路９０２の出力としては分周信号Ｖｔ２の反転信号とパルス信号Ｖ１の論理積が出力される。この論理積出力信号と、上記したＡＮＤ回路９０１の出力である分周信号Ｖｔ２とパルス信号Ｖ２の論理積出力信号とを、ＯＲ回路９０３に入力することで、ＯＲ回路９０３の出力である主スイッチＳＷ１の駆動信号Ｖｇ１は、分周信号Ｖｔ２がハイレベルの期間においてパルス信号Ｖ２が選択出力され、分周信号Ｖｔ２がローレベルの期間においてパルス信号Ｖ１が選択出力される。

また、入力端子ＣＯＮＴ１、ＣＯＮＴ２の信号がともにハイレベルになっているため、補助スイッチＳＷ２の駆動信号Ｖｇ２であるＮＡＮＤ回路９０５の出力は分周信号Ｖｔ２と同じ信号となり、補助スイッチＳＷ３の駆動信号Ｖｇ３であるＮＡＮＤ回路９０４の出力信号は分周信号Ｖｔ２を反転した信号となる。

したがって、ＰチャンネルＭＯＳＦＥＴである、補助スイッチＳＷ２は分周信号Ｖｔ２のローレベルの期間でＯＮし、同じく補助スイッチＳＷ３は分周信号Ｖｔ２のハイレベルでＯＮすることとなる。そして、補助スイッチＳＷ２と補助スイッチＳＷ３とを交互にＯＮ状態にすることで、補助スイッチＳＷ２がＯＮの期間は、主スイッチＳＷ１と、インダクタ２と、ダイオード３１と、出力キャパシタ４１とで構成される第１の昇圧コンバータ（第１の出力電圧ＶＯ１を発生する）の状態を実現し、補助スイッチＳＷ３がＯＮの期間は、主スイッチＳＷ１と、インダクタ２と、ダイオード３２と、出力キャパシタ４２とで構成される第２の昇圧コンバータ（第２の出力電圧ＶＯ２を発生する）の状態を実現する。これらの２つの状態は、互いに独立した昇圧回路と見なすことができ、両方の出力電圧ＶＯ１、ＶＯ２の大小関係を任意に設定することができる。また、両方の出力電圧ＶＯ１、ＶＯ２の大小関係に束縛されることなく、任意のタイミングで両方の出力電圧ＶＯ１、ＶＯ２の起動および停止が可能となる。

上記動作では、出力電圧ＶＯ１による出力消費電力と出力電圧ＶＯ２による出力消費電力とが同程度であると想定し、出力電圧ＶＯ１を発生する第１の昇圧コンバータと出力電圧ＶＯ２を発生する第２の昇圧コンバータとが交互に同じ回数だけ昇圧動作を繰り返すという、発振周波数の１／２で時分割制御される多出力ＤＣ−ＤＣコンバータについて説明した。

しかし、出力電圧ＶＯ１による出力消費電力と出力電圧ＶＯ２による出力消費電力との間に差がある場合では、出力電圧ＶＯ１を発生する第１の昇圧コンバータの昇圧動作の回数と出力電圧ＶＯ２を発生する第２の昇圧コンバータの昇圧動作の回数とに差をつけるようにする。例えば出力電圧ＶＯ１による出力消費電力が、出力電圧ＶＯ２による出力消費電力の３倍である場合、出力電圧ＶＯ１の昇圧動作、すなわち先行技術の図１４における、時刻ｔ０から時刻ｔ２間の振舞いを３回繰り返し、出力電圧ＶＯ２の昇圧動作、すなわち先行技術の図１４における、時刻ｔ２から時刻ｔ４間の振舞いを１回行うというように発振周波数の１／４で時分割制御する。このように、実施の形態１においては昇圧動作を出力端子毎に交互に実行する必要はない。

なお、上記の実施の形態では、出力端子を２つ有する多出力ＤＣ−ＤＣコンバータについて説明したが、出力端子の数は３つ以上であってもよい。

図３は入力端子ＣＯＮＴ１、ＣＯＮＴ２へのイネーブル信号の入力条件と、出力電圧ＶＯ１、ＶＯ２の起動状態との関係を示したものである。図２および上記説明は、図３の（Ａ）の起動状態を詳細に示したものである。つまり、最初に入力端子ＣＯＮＴ２の起動信号（イネーブル信号）をローレベルからハイレベルに変化させ、その後一定時間経過して入力端子ＣＯＮＴ１の起動信号（イネーブル信号）をローレベルからハイレベルに変化させることで、最初に出力電圧ＶＯ２、一定時間後に出力電圧ＶＯ１といった順序で起動させている。

これに対し、図３の（Ｂ）に示すように、最初に入力端子ＣＯＮＴ１の起動信号をローレベルからハイレベルに変化させ、その後一定時間経過して入力端子ＣＯＮＴ２の起動信号をローレベルからハイレベルに変化させることで、最初に出力電圧ＶＯ１、一定時間後に出力電圧ＶＯ２といった順序で起動させることも可能である。

また、入力端子ＣＯＮＴ１、ＣＯＮＴ２へのイネーブル信号の投入タイミングは同時でも構わない。

次に、図４は入力端子ＣＯＮＴ１、ＣＯＮＴ２へのイネーブル信号の入力条件と、出力電圧ＶＯ１、ＶＯ２の停止状態との関係を示したものである。図４の（Ａ）に示すように、最初に入力端子ＣＯＮＴ２の起動信号をハイレベルからローレベルに変化させ、その後一定時間経過して入力端子ＣＯＮＴ１の起動信号をハイレベルからローレベルに変化させることで、最初に出力電圧ＶＯ２、一定時間後に出力電圧ＶＯ１といった順序で停止させることが可能である。

また、図４の（Ｂ）に示すように、最初に入力端子ＣＯＮＴ１の起動信号をハイレベルからローレベルに変化させ、その後一定時間経過して入力端子ＣＯＮＴ２の起動信号をハイレベルからローレベルに変化させることで、最初に出力電圧ＶＯ１、一定時間後に出力電圧ＶＯ２といった順序で停止させることも可能である。

また、入力端子ＣＯＮＴ１、ＣＯＮＴ２の停止信号の投入タイミングは同時でも構わない。

さらに、入力端子ＣＯＮＴ１の起動信号をローレベルに固定して、入力端子ＣＯＮＴ２の起動信号のみをハイレベルに設定することで、出力電圧ＶＯ２の単一コンバータとして使用することも可能であり、入力端子ＣＯＮＴ２の起動信号をローレベルに固定して、入力端子ＣＯＮＴ１の起動信号のみをハイレベルに設定することで、出力電圧ＶＯ１の単一コンバータとして使用することも可能である。

（実施の形態２）
以下、本発明の実施の形態２について図５を参照しながら説明する。

図５は本発明の実施の形態２における、多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。前述の実施の形態１では２つの昇圧出力をもつ多出力ＤＣ−ＤＣコンバータに本発明を適用した場合について説明した。本実施の形態２においては、１つの昇圧出力と１つの反転出力をもつ多出力ＤＣ−ＤＣコンバータに本発明を適用した場合について説明する。

図５に示すように、実施の形態２の多出力ＤＣ−ＤＣコンバータは、直流電源１から入力直流電圧Ｅｉが入力されている。そして、この多出力ＤＣ−ＤＣコンバータは、インダクタ２とＮチャネルＭＯＳＦＥＴからなる第１の主スイッチＳＷ１と、ＰチャネルＭＯＳＦＥＴからなる第２の主スイッチＳＷ４と、ダイオード３１と、第１の出力キャパシタ４１と、ダイオード３３と、第２の出力キャパシタ４３と、第１の主スイッチＳＷ１および第２の主スイッチＳＷ４を所定のオン期間とオフ期間で駆動する制御回路６００Ａと、第１の出力電圧ＶＯ１のイネーブル信号を入力する入力端子ＣＯＮＴ１と第２の出力電圧ＶＯ３のイネーブル信号を入力する入力端子ＣＯＮＴ３からなるイネーブル信号入力端子１００Ａとで構成されている。

出力検出回路７００Ａは、検出抵抗７０１、７０２、７１０、７１１と、エラーアンプ７０６、７１４と、基準電圧ＶＲＥＦを発生する基準電圧源７０８と、基準電圧ＶＲＥＦより低い電圧を出力する基準電圧源７０９とで構成されている。第１の出力電圧ＶＯ１は、検出抵抗７０１、７０２によって検出され、第３の出力電圧ＶＯ３は、検出抵抗７１０、７１１によって検出される。そして、これらの検出電圧と所望の電圧値との差電圧が増幅された誤差電圧Ｖｅ１、Ｖｅ３がそれぞれエラーアンプ７０６、７１４から出力される。

パルス幅変調回路８００Ａは、比較器８０１、８０３で構成されており、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ３と鋸波電圧Ｖｔとの比較結果である信号Ｖ３を出力する。

駆動回路９００Ａは、インバータ９０６、ＡＮＤ回路９０７、ＯＲ回路９０８、ＡＮＤ回路９０９、およびＮＯＲ回路９１０で構成されている。

そして、この多出力ＤＣ−ＤＣコンバータでは、第１の出力コンデンサ４１から第１の出力電圧ＶＯ１が第１の負荷５１へ出力され、第２の出力コンデンサ４３から第２の出力電圧ＶＯ３が第２の負荷５３へ出力される。入出力条件はＶＯ１＞Ｅｉ＞０＞ＶＯ３である。

制御回路６００Ａにおいて、出力検出回路７００Ａと、発振回路６１と、パルス幅変調回路８００Ａと、分周器６２とは、図１３に示した先行技術の多出力ＤＣ−ＤＣコンバータと同じ構成要素であるので、同じ符号を付与して、その詳細な説明は省略する。

図６は前述の図５の回路の各部の信号、およびインダクタ２を流れる電流ＩＬを示す波形図である。図５と図６を用いて本発明の実施の形態２におけるＤＣ−ＤＣコンバータの基本動作を説明する。

第１の主スイッチＳＷ１がオン状態の場合には、インダクタ２と第２の主スイッチＳＷ４とダイオード３３とコンデンサ４３とが反転コンバータを構成し、一方、第２の主スイッチＳＷ４がオン状態の場合には、インダクタ２と第１の主スイッチＳＷ１とダイオード３１とコンデンサ４１とが昇圧コンバータを構成する。

制御回路６００Ａにおいて、出力検出回路７００Ａは、第１の出力電圧ＶＯ１と第３の出力電圧ＶＯ３とを検出し、エラーアンプ７０６、７１４によってそれぞれ所望値との誤差が増幅された誤差電圧Ｖｅ１および誤差電圧Ｖｅ３を出力する。発振回路６１は、所定の周期Ｔを有する鋸波電圧Ｖｔとクロック信号Ｖｔ１とを出力する。パルス幅変調回路８００Ａは、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ３と鋸波電圧Ｖｔとの比較結果である信号Ｖ３とを出力する。分周器６２は、信号Ｖｔ１が入力され、分周信号Ｖｔ２を出力する。駆動回路９００Ａは、信号Ｖ１と信号Ｖ２と分周信号Ｖｔ２とイネーブル信号入力端子１００Ａからのイネーブル信号とを入力して、第１の主スイッチＳＷ１の駆動信号Ｖｇ１と第２の主スイッチＳＷ４の駆動信号Ｖｇ４とを出力する。

第１の出力電圧ＶＯ１のイネーブル信号である、入力端子ＣＯＮＴ１への入力信号がローレベルの場合は、ＡＮＤ回路９０７が閉となることにより信号Ｖ１は出力されない。そのため、駆動信号Ｖｇ１は分周信号Ｖｔ２をインバータ９０６で反転した信号がＯＲ回路９０８に入力され、ＯＲ回路９０８は分周信号Ｖｔ２の反転信号が出力される。

第１の出力電圧ＶＯ１のイネーブル信号である入力端子ＣＯＮＴ１の信号がハイレベルの場合は、駆動信号Ｖｇ１は分周信号Ｖｔ２がローレベルの期間と信号Ｖ１がハイレベルの期間にハイレベルとなり、ＮＭＯＳＦＥＴによる第２の主スイッチＳＷ４をＯＮする。

第２の出力電圧ＶＯ３のイネーブル信号である入力端子ＣＯＮＴ３の入力信号がローレベルの場合は、ＡＮＤ回路９０９によって信号Ｖ３は出力されないため、駆動信号Ｖｇ４は分周信号Ｖｔ２がＮＯＲ回路９１０に入力され、ＮＯＲ回路９１０は分周信号Ｖｔ２の反転信号が出力される。

第２の出力電圧ＶＯ３のイネーブル信号である入力端子ＣＯＮＴ３の電圧がハイレベルの場合は、駆動信号Ｖｇ４は分周信号Ｖｔ２がハイレベルの期間と信号Ｖ３がハイレベルの期間がローレベルとなり、ＰＭＯＳＦＥＴによる第２の主スイッチＳＷ４をＯＮする。

イネーブル信号入力端子１００Ａである入力端子ＣＯＮＴ１、ＣＯＮＴ３の電圧がともにローレベルの場合は、駆動信号Ｖｇ１および駆動信号Ｖｇ４としては分周信号Ｖｔ２の反転信号が出力され、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１とＰＭＯＳＦＥＴである第２の主スイッチＳＷ２は交互にＯＮ／ＯＦＦする。そのため、直流電源１よりインダクタ２に電磁エネルギーを蓄える充電電流が流れることはなく、出力電圧ＶＯ１、ＶＯ３ともに無電圧である。

次に、図６の時刻ｔ７において、第２の出力電圧ＶＯ３のイネーブル信号である入力端子ＣＯＮＴ３の入力信号がハイレベルになると、ＮＯＲ回路９１０には、分周信号Ｖｔ２の他に、ＡＮＤ回路９０９により信号Ｖ３が入力され、駆動信号Ｖｇ４は分周信号Ｖｔ２がハイレベルの期間と信号Ｖ３がハイレベルの期間にローレベルとなり、ＰＭＯＳＦＥＴによる第２の主スイッチＳＷ４をＯＮする。これにより、信号Ｖ３がハイレベルの期間、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１とＰＭＯＳＦＥＴである第２の主スイッチは同時にＯＮし、インダクタ２に電磁エネルギーを蓄える。やがて、信号Ｖ３がローレベルとなり、駆動信号Ｖｇ４がハイレベルになって、ＰＭＯＳＦＥＴである第２のスイッチＳＷ４をＯＦＦさせると、インダクタ２に蓄えられた電磁エネルギーは、ダイオード３３を介して、コンデンサ４３のマイナス電位への充電を開始し、反転出力電圧である第２の出力電圧ＶＯ３を発生する。駆動信号Ｖｇ４としてはこの状態の信号が繰り返し継続する。

次に、図６の時刻ｔ８において、第１の出力電圧ＶＯ１のイネーブル信号である入力端子ＣＯＮＴ１の入力信号がハイレベルになると、ＯＲ回路９０８には、分周信号Ｖｔ２の反転信号の他に、ＡＮＤ回路９０７により信号Ｖ１が入力され、駆動信号Ｖｇ１は分周信号Ｖｔ２がローレベルの期間と信号Ｖ１がハイレベルの期間にハイレベルとなり、ＮＭＯＳＦＥＴによる第１の主スイッチＳＷ１をＯＮする。これにより、信号Ｖ１がハイレベルの期間、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１とＰＭＯＳＦＥＴである第２の主スイッチＳＷ４は同時にＯＮし、インダクタ２に電磁エネルギーを蓄える。やがて、信号Ｖ１がローレベルとなり、駆動信号Ｖｇ１がローレベルになって、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１をＯＦＦさせると、インダクタ２に蓄えられた電磁エネルギーは、ダイオード３１を介して、コンデンサ４１を入力直流電圧Ｅｉよりも高い電位に充電を開始する。さらに、時刻ｔ７より第２の出力電圧ＶＯ３の反転動作を開始しているため、分周信号Ｖｔ２がハイレベルの期間では信号Ｖ１のハイレベル時間でインダクタ２を充電し、昇圧電圧である第１の出力電圧ＶＯ１を出力し、分周信号Ｖｔ２がローレベルの期間では信号Ｖ３のハイレベル時間でインダクタ２を充電し、反転出力電圧である第２の出力電圧ＶＯ３を出力することになる。

また、誤差電圧Ｖｅ１およびＶｅ２はそれぞれ第１および第２の出力電圧ＶＯ１およびＶＯ２を所望の電圧に安定化するように増減し、第１の主スイッチＳＷ１および第２の主スイッチＳＷ４のＯＮ期間が調整される。すなわち、インダクタ２を共有する昇圧コンバータと反転コンバータとが、発振器６１の発振周波数の１／２で時分割制御されることによって、第１および第２の出力電圧ＶＯ１、ＶＯ３をそれぞれ所望の電圧に安定化する。また、入力端子ＣＯＮＴ１、ＣＯＮＴ２の入力信号をハイレベルからローレベルに変化させることにより、上記説明と逆の動作をさせることで、任意のタイミングで停止させることも可能である。

以上の回路構成を採用することにより、昇圧出力と反転出力とをもつ多出力ＤＣ−ＤＣコンバータにおいて、任意のタイミングで各出力電圧の起動および停止が可能となる。また、昇圧出力と反転出力とを、互いの電圧に影響を受けることなく任意に設定することができる。

上記動作では、出力電圧ＶＯ１による出力消費電力と出力電圧ＶＯ３による出力消費電力とが同程度であると想定し、出力電圧ＶＯ１を発生する昇圧コンバータと反転出力電圧ＶＯ３を発生する反転コンバータとが交互に同じ回数だけ昇圧動作と反転動作とを交互に繰り返すという、発振周波数の１／２で時分割制御される多出力ＤＣ−ＤＣコンバータについて説明した。

しかし、出力電圧ＶＯ１による出力消費電力と出力電圧ＶＯ３による出力消費電力との間に差がある場合では、出力電圧ＶＯ１を発生する昇圧コンバータの昇圧動作の回数と出力電圧ＶＯ３を発生する反転コンバータの反転動作の回数とに差をつけるようにする。このように、実施の形態２においては実施の形態１と同様に、昇圧動作と反転動作を出力端子毎に交互に実行する必要はない。

なお、上記の実施の形態では、出力端子は昇圧１つ反転１つの多出力ＤＣ−ＤＣコンバータについて説明したが、昇圧出力端子の数は２出力以上でもよい。反転出力端子の数は少なくとも１つあれば良く、複数にしても構わない。

図７はイネーブル信号ＣＯＮＴ１、ＣＯＮＴ３の入力条件と、出力電圧ＶＯ１、ＶＯ３の起動状態との関係を示したものである。図６および上記説明は、図７の（Ｂ）の起動状態を詳細に示したものである。つまり、最初に入力端子ＣＯＮＴ３の起動信号（イネーブル信号）をローレベルからハイレベルに変化させ、その後一定時間経過して入力端子ＣＯＮＴ１の起動信号（イネーブル信号）をローレベルからハイレベルに変化させることで、最初に出力電圧ＶＯ３、一定時間後に出力電圧ＶＯ１というような順序で起動させている。

これに対して、図７の（Ａ）に示すように、最初に入力端子ＣＯＮＴ１の起動信号をローレベルからハイレベルに変化させ、その後一定時間経過して入力端子ＣＯＮＴ３の起動信号をローレベルからハイレベルに変化させることで、最初に出力電圧ＶＯ１、一定時間後に出力電圧ＶＯ３というような順序で起動させることも可能である。また、入力端子ＣＯＮＴ１、入力端子ＣＯＮＴ３のイネーブル信号の投入タイミングは同時でも構わない。

次に、図８はイネーブル信号ＣＯＮＴ１、ＣＯＮＴ３の入力条件と、出力信号ＶＯ１、ＶＯ３の停止状態との関係を示したものである。図８の（Ａ）に示すように、最初に入力端子ＣＯＮＴ１の起動信号をハイレベルからローレベルに変化させ、その後一定時間経過して入力端子ＣＯＮＴ３の起動信号をハイレベルからローレベルに変化させることで、最初に出力電圧ＶＯ１、一定時間後に出力電圧ＶＯ３といった順序で停止させることが可能である。

また、図８の（Ｂ）に示すように、最初に入力端子ＣＯＮＴ３の起動信号をハイレベルからローレベルに変化させ、その後一定時間経過して入力端子ＣＯＮＴ１の起動信号をハイレベルからローレベルに変化させることで、最初に出力電圧ＶＯ１、一定時間後に出力電圧ＶＯ３といった順序で停止させることも可能である。

さらに、入力端子ＣＯＮＴ１の起動信号をローレベルに固定して、入力端子ＣＯＮＴ３の起動信号のみをハイレベルに設定することで、出力電圧ＶＯ３の単一反転コンバータとして使用することも可能であり、入力端子ＣＯＮＴ３の起動信号をローレベルに固定して、入力端子ＣＯＮＴ１の起動信号のみをハイレベルに設定することで、出力電圧ＶＯ１の単一昇圧コンバータとして使用することも可能である。

（実施の形態３）
以下、本発明の実施の形態３について図９を参照しながら説明する。

図９は本発明の実施の形態３における、多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。前述の実施の形態１では２つの昇圧出力をもつ多出力ＤＣ−ＤＣコンバータに本発明に適用した場合について説明した。また、実施の形態２においては、１つの昇圧出力と１つの反転出力をもつ多出力ＤＣ−ＤＣコンバータを本発明に適用した場合について説明した。本実施の形態３においては、２つの昇圧出力と２つの反転出力をもつ多出力ＤＣ−ＤＣコンバータに本発明を適用した場合について説明する。

図９に示すように、実施の形態３の多出力ＤＣ−ＤＣコンバータは、直流電源１から入力直流電圧Ｅｉが入力されている。そして、この多出力ＤＣ−ＤＣコンバータは、インダクタ２とＮチャネルＭＯＳＦＥＴからなる第１の主スイッチＳＷ１と、ＰチャネルＭＯＳＦＥＴからなる第２の主スイッチＳＷ４と、バックゲートをインダクタ２側に接続したＰチャネルＭＯＳＦＥＴからなる補助スイッチＳＷ２と、補助スイッチＳＷ２と直列回路を形成するダイオード３１と、第１の出力キャパシタ４１と、バックゲートをインダクタ２側に接続したＰチャネルＭＯＳＦＥＴからなる補助スイッチＳＷ３と、補助スイッチＳＷ３と直列回路を形成するダイオード３２と、第２の出力キャパシタ４２と、バックゲートをインダクタ２側に接続したＮチャネルＭＯＳＦＥＴからなる補助スイッチＳＷ５と、補助スイッチＳＷ５と直列回路を形成するダイオード３３と、第３の出力キャパシタ４３と、バックゲートをインダクタ２側に接続したＮチャネルＭＯＳＦＥＴからなる補助スイッチＳＷ６と、補助スイッチＳＷ６と直列回路を形成するダイオード３４と、第３の出力キャパシタ４４と、制御回路６００Ｂと、イネーブル信号入力端子１００Ｂとで構成されている。

制御回路６００Ｂは、第１の主スイッチＳＷ１、第２の主スイッチＳＷ４、補助スイッチＳＷ２、補助スイッチＳＷ３、補助スイッチＳＷ５、および補助スイッチＳＷ６を所定のオン期間とオフ期間で駆動する。

イネーブル信号入力端子１００Ｂは、第１の出力電圧ＶＯ１のイネーブル信号を入力する入力端子ＣＯＮＴ１と、第２の出力電圧ＶＯ２のイネーブル信号を入力する入力端子ＣＯＮＴ２と、第３の出力電圧ＶＯ３のイネーブル信号を入力する入力端子ＣＯＮＴ３と、第４の出力電圧ＶＯ４のイネーブル信号を入力する入力端子ＣＯＮＴ４とからなる。

出力検出回路７００Ｂは、検出抵抗７０１、７０２、７０４、７０５、７１０、７１１、７１２、７１３と、エラーアンプ７０６、７０７、７１４、７１５、基準電圧ＶＲＥＦを発生する基準電圧源７０８と、基準電圧ＶＲＥＦより低い電圧を出力する基準電圧源７０９とで構成されている。第１の出力電圧ＶＯ１は、検出抵抗７０１、７０２によって検出され、第２の出力電圧ＶＯ２は、検出抵抗７０４、７０５によって検出され、第３の出力電圧ＶＯ３は、検出抵抗７１０、７１１によって検出され、第４の出力電圧ＶＯ４は、検出抵抗７１２、７１３によって検出される。そして、それぞれの検出電圧と所望の電圧値との差電圧が増幅された誤差電圧Ｖｅ１、Ｖｅ２、Ｖｅ３、Ｖｅ４がそれぞれエラーアンプ７０６、７０７、７１４、７１５から出力される。

パルス幅変調回路８００Ｂは、比較器８０１、８０２、８０３、８０４で構成されている。そして、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ２と、誤差電圧Ｖｅ３と鋸波電圧Ｖｔとの比較結果である信号Ｖ３と、誤差電圧Ｖｅ４と鋸波電圧Ｖｔとの比較結果である信号Ｖ４とがパルス幅変調回路８００Ｂから出力される。

駆動回路９００Ｂは、ＡＮＤ回路９１１〜９２０、ＯＲ回路９２１、ＡＮＤ回路９２２、９２３、ＮＯＲ回路９２４、インバータ回路９２５、９２６で構成されている。

この多出力ＤＣ−ＤＣコンバータでは、第１の出力コンデンサ４１から第１の出力電圧ＶＯ１が第１の負荷５１へ出力され、第２の出力コンデンサ４２から第２の出力電圧ＶＯ２が第２の負荷５２へ出力され、第３の出力コンデンサ４３から第３の出力電圧ＶＯ３が第３の負荷５３へ出力され、第４の出力コンデンサ４４から第４の出力電圧ＶＯ４が第４の負荷５４へ出力される。この場合の入出力条件は、ＶＯ１＞Ｅｉ＞０かつ、ＶＯ２＞Ｅｉかつ、０＞ＶＯ３かつ、０＞ＶＯ４である。

制御回路６００Ｂにおいて、発振回路６１は、図１３に示した先行技術の多出力ＤＣ−ＤＣコンバータと同じ構成要素であるので、同じ符号を付与して、その詳細な説明は省略する。

図１０、図１１および図１２は前述の図９の回路の各部の信号、およびインダクタ２を流れる電流ＩＬを示す波形図である。図９、図１０を用いて本発明の実施の形態３におけるＤＣ−ＤＣコンバータの基本動作を説明する。

第２の主スイッチＳＷ４がオンであり、かつ第１の補助スイッチＳＷ２がＯＮ状態の場合は、インダクタ２と第１の主スイッチＳＷ１と第１の補助スイッチＳＷ２とダイオード３１とコンデンサ４１とが第１の昇圧コンバータを構成する。また、第２の主スイッチＳＷ４がオンであり、かつ第２の補助スイッチＳＷ３がＯＮ状態の場合は、インダクタ２と第１の主スイッチＳＷ１と第２の補助スイッチＳＷ３とダイオード３２とコンデンサ４２とが第２の昇圧コンバータを構成する。

一方、第１の主スイッチＳＷ１がオンであり、かつ第３の補助スイッチＳＷ５がＯＮ状態の場合には、インダクタ２と第２の主スイッチＳＷ４と第３の補助スイッチＳＷ５とダイオード３３とコンデンサ４３とが第１の反転コンバータを構成する。また、第１の主スイッチＳＷ１がオンであり、かつ第４の補助スイッチＳＷ６がＯＮ状態の場合には、インダクタ２と第２の主スイッチＳＷ４と第４の補助スイッチＳＷ６とダイオード３４とコンデンサ４４とが第２の反転コンバータを構成する。

制御回路６００Ｂにおいて、出力検出回路７００Ａは、第１の出力電圧ＶＯ１、第２の出力電圧ＶＯ２、第３の出力電圧ＶＯ３および第４の出力電圧ＶＯ４を検出する。そして、これらの検出値と所望値との誤差が増幅された誤差電圧Ｖｅ１、誤差電圧Ｖｅ２、誤差電圧Ｖｅ３及び誤差電圧Ｖｅ４がそれぞれエラーアンプ７０６、７０７、７１４、７１５から出力される。

パルス幅変調回路８００Ｂは、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ２と、誤差電圧Ｖｅ３と鋸波電圧Ｖｔとの比較結果である信号Ｖ３と、誤差電圧Ｖｅ４と鋸波電圧Ｖｔとの比較結果である信号Ｖ４を出力する。

分周器６２Ｂは、信号Ｖｔ１が入力され、２分周された分周信号Ｖｔ２と４分周された分周信号Ｖｔ３を出力する。

駆動回路９００Ｂは、信号Ｖ１と信号Ｖ２と信号Ｖ３と信号Ｖ４と分周信号Ｖｔ２と分周信号Ｖｔ３とイネーブル信号入力端子１００Ｂからのイネーブル信号とを入力して、第１の主スイッチＳＷ１の駆動信号Ｖｇ１と、第２の主スイッチＳＷ４の駆動信号Ｖｇ４と、第１の補助スイッチＳＷ２の駆動信号Ｖｇ２と、第２の補助スイッチＳＷ３の駆動信号Ｖｇ３と、第３の補助スイッチＳＷ５の駆動信号Ｖｇ５と、第４の補助スイッチＳＷ６の駆動信号Ｖｇ６とを出力する。

まず初めに、第１の出力電圧ＶＯ１のイネーブル信号の入力端子ＣＯＮＴ１、第２の出力電圧ＶＯ２のイネーブル信号の入力端子ＣＯＮＴ２、第３の出力電圧ＶＯ３のイネーブル信号の入力端子ＣＯＮＴ３、第４の出力電圧ＶＯ４のイネーブル信号の入力端子ＣＯＮＴ４の全てにハイレベルが入力され、全ての出力端子電圧が昇圧電圧もしくは反転電圧を出力する、定常状態の動作について説明する。

分周器６２Ｂより出力された２分周信号Ｖｔ２と４分周信号Ｖｔ３のＡＮＤ回路９１１による出力を信号Ｖｐ１’、２分周信号Ｖｔ２の反転信号と４分周信号Ｖｔ３のＡＮＤ回路９１２による出力を信号Ｖｐ２’、２分周信号Ｖｔ２と４分周信号Ｖｔ３の反転信号のＡＮＤ回路９１３による出力を信号Ｖｐ３’、２分周信号Ｖｔ２の反転信号と４分周信号Ｖｔ３の反転信号のＡＮＤ回路９１４による出力を信号Ｖｐ４’とし、信号Ｖｐ１’、Ｖｐ２’、Ｖｐ３’、Ｖｐ４’のハイレベル期間を、それぞれ「電圧ＶＯ１の昇圧期間」、「電圧ＶＯ２の昇圧期間」、「電圧ＶＯ３の反転期間」、「電圧ＶＯ４の反転期間」と呼ぶことにする。

ＡＮＤ回路９１５による、信号Ｖｐ１’と電圧ＶＯ１のイネーブル信号の入力端子ＣＯＮＴ１の入力信号との論理積Ｖｐ１は、信号Ｖｐ１’と電圧ＶＯ１のイネーブル信号の入力端子ＣＯＮＴ１の入力信号とがともにハイレベルの場合のみ、「電圧ＶＯ１の昇圧期間」にハイレベルを出力する。

また、ＡＮＤ回路９１６による、信号Ｖｐ２’と電圧ＶＯ２のイネーブル信号の入力端子ＣＯＮＴ２の入力信号との論理積Ｖｐ２は、信号Ｖｐ２’と電圧ＶＯ２のイネーブル信号の入力端子ＣＯＮＴ２の入力信号がハイレベルの場合のみ、「電圧ＶＯ２の昇圧期間」にハイレベルを出力する。

また、ＡＮＤ回路９１７による、信号Ｖｐ３’と電圧ＶＯ３のイネーブル信号の入力端子ＣＯＮＴ３の入力信号との論理積Ｖｐ３は、信号Ｖｐ３’と電圧ＶＯ３のイネーブル信号の入力端子ＣＯＮＴ３の入力信号がハイレベルの場合のみ、「電圧ＶＯ３の反転期間」にハイレベルを出力する。

また、ＡＮＤ回路９１８による、信号Ｖｐ４’と電圧ＶＯ４のイネーブル信号の入力端子ＣＯＮＴ４の入力信号との論理積Ｖｐ４は、信号Ｖｐ４’と電圧ＶＯ４のイネーブル信号の入力端子ＣＯＮＴ４の入力信号がハイレベルの場合のみ、「電圧ＶＯ４の反転期間」にハイレベルを出力する。

信号Ｖｐ３は、駆動信号Ｖｇ５として、ＮＭＯＳＦＥＴで構成される第３の補助スイッチＳＷ５のゲートを駆動する。これによって、電圧ＶＯ３のイネーブル信号の入力端子ＣＯＮＴ３にハイレベルが入力されている場合に限り、「電圧ＶＯ３の反転期間」のみ第３の補助スイッチＳＷ５をオンにする。また、電圧ＶＯ３の起動信号（イネーブル信号）がローレベルの場合には、信号Ｖｐ３は常にローレベルを出力するため、電圧ＶＯ３が起動することを要求しない場合、入力端子ＣＯＮＴ３をローレベルに固定することで、第３の出力コンデンサ４３への経路が閉され、電圧ＶＯ３は出力されない。

また、信号Ｖｐ４は、駆動信号Ｖｇ６として、ＮＭＯＳＦＥＴで構成される第４の補助スイッチＳＷ６のゲートを駆動する。これによって、電圧ＶＯ４のイネーブル信号の入力端子ＣＯＮＴ４にハイレベルが入力されている場合に限り、「電圧ＶＯ４の反転期間」のみ第４の補助スイッチＳＷ６をオンにする。また、電圧ＶＯ４の起動信号がローレベルの場合には、信号Ｖｐ４は常にローレベルを出力するため、電圧ＶＯ４が起動することを要求しない場合、入力端子ＣＯＮＴ４をローレベルに固定することで、第４の出力コンデンサ４４への経路が閉され、電圧ＶＯ４は出力されない。

また、信号Ｖｐ１をインバータ９２５により反転した反転信号は、駆動信号Ｖｇ２として、ＰＭＯＳＦＥＴで構成される第１の補助スイッチＳＷ２のゲートを駆動する。これによって、電圧ＶＯ１のイネーブル信号の入力端子ＣＯＮＴ１にハイレベルが入力されている場合に限り、「電圧ＶＯ１の昇圧期間」のみ第１の補助スイッチＳＷ２をオンにする。また、電圧ＶＯ１の起動信号がローレベルの場合には、信号Ｖｐ１は常にローレベルを出力し、駆動信号Ｖｇ２は常にハイレベルになるため、電圧ＶＯ１が起動することを要求しない場合、入力端子ＣＯＮＴ１をローレベルに固定することで、第１の出力コンデンサ４１への経路が閉され、電圧ＶＯ１は出力されない。

また、信号Ｖｐ２をインバータ９２６により反転した反転信号は、駆動信号Ｖｇ３として、ＰＭＯＳＦＥＴで構成される第２の補助スイッチＳＷ３のゲートを駆動する。これによって、電圧ＶＯ２のイネーブル信号の入力端子ＣＯＮＴ２にハイレベルが入力されている場合に限り、「電圧ＶＯ２の昇圧期間」のみ第２の補助スイッチＳＷ３をオンにする。また、電圧ＶＯ２の起動信号がローレベルの場合には、信号Ｖｐ２は常にローレベルを出力し、駆動信号Ｖｇ３は常にハイレベルになるため、電圧ＶＯ２が起動することを要求しない場合、入力端子ＣＯＮＴ２をローレベルに固定することで、第２の出力コンデンサ４２への経路が閉され、電圧ＶＯ２は出力されない。

以上により、インダクタ２から複数のキャパシタ４１，４２，４３，４４へ至るエネルギーの放出経路を時分割で排他的に選択するとともに、電圧ＶＯ１から電圧ＶＯ４までの各電圧の出力端子にそれぞれ対応して設定されたイネーブル信号、すなわち入力端子ＣＯＮＴ１から入力端子ＣＯＮＴ４の入力状態に応じて複数のキャパシタ４１，４２，４３，４４へ至るエネルギーの放出経路の導通遮断が選択されるようになっている。

ＯＲ回路９２１には、分周信号Ｖｔ３の反転信号の他に、ＡＮＤ回路９２０により信号Ｖ１と信号Ｖｐ１との論理積と、信号Ｖ２と信号Ｖｐ２との論理積とが入力される。そして、入力端子ＣＯＮＴ１および入力端子ＣＯＮＴ２がハイレベルの場合は、駆動信号Ｖｇ１は、分周信号Ｖｔ３がローレベルの期間と信号Ｖ１がハイレベルの期間と信号Ｖ２がハイレベルの期間にハイレベルとなり、ＮＭＯＳＦＥＴによる第１の主スイッチＳＷ１をＯＮする。

また、ＮＯＲ回路９２４には、分周信号Ｖｔ３の他に、ＡＮＤ回路９２２により信号Ｖ３と信号Ｖｐ３との論理積と、信号Ｖ４と信号Ｖｐ４との論理積とが入力され、入力端子ＣＯＮＴ３および入力端子ＣＯＮＴ４がハイレベルの場合は、駆動信号Ｖｇ４は分周信号Ｖｔ３がハイレベルの期間と信号Ｖ３がハイレベルの期間と信号Ｖ４がハイレベルの期間にローレベルとなり、ＰＭＯＳＦＥＴによる第２の主スイッチＳＷ４をＯＮする。

これにより、図１０の「電圧ＶＯ１の昇圧期間」において、信号Ｖ１がハイレベルの期間、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１とＰＭＯＳＦＥＴである第２の主スイッチＳＷ４は同時にＯＮし、インダクタ２に電磁エネルギーを蓄える。やがて、信号Ｖ１がローレベルとなり、駆動信号Ｖｇ１がローレベルになって、ＮＭＯＳＦＥＴである第１のスイッチＳＷ１をＯＦＦさせる。そうすると、「電圧ＶＯ１の昇圧期間」において、駆動信号Ｖｇ２によって、電圧ＶＯ１の昇圧経路が導通されているため、インダクタ２に蓄えられた電磁エネルギーは、ダイオード３１を介して、コンデンサ４１の入力直流電圧Ｅｉよりも高い電位への充電を開始する。

また、図１０の「電圧ＶＯ２の昇圧期間」において、信号Ｖ２がハイレベルの期間、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１とＰＭＯＳＦＥＴである第２の主スイッチＳＷ４は同時にＯＮし、インダクタ２に電磁エネルギーを蓄える。やがて、信号Ｖ２がローレベルとなり、駆動信号Ｖｇ１がローレベルになって、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１をＯＦＦさせる。そうすると、「電圧ＶＯ２の昇圧期間」において、駆動信号Ｖｇ３によって、電圧ＶＯ２の昇圧経路が導通されているため、インダクタ２に蓄えられた電磁エネルギーは、ダイオード３２を介して、コンデンサ４２の入力直流電圧Ｅｉよりも高い電位への充電を開始する。

次に、図１０の「電圧ＶＯ３の反転期間」において、信号Ｖ３がハイレベルの期間、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１とＰＭＯＳＦＥＴである第２の主スイッチＳＷ４は同時にＯＮし、インダクタ２に電磁エネルギーを蓄える。やがて、信号Ｖ３がローレベルとなり、駆動信号Ｖｇ４がハイレベルになって、ＰＭＯＳＦＥＴである第２の主スイッチＳＷ４をＯＦＦさせる。そうすると、「電圧ＶＯ３の反転期間」において、駆動信号Ｖｇ５によって、電圧ＶＯ３の昇圧経路が導通されているため、インダクタ２に蓄えられた電磁エネルギーは、ダイオード３３を介して、コンデンサ４３のマイナス電位への充電を開始する。

また、図１０の「電圧ＶＯ４の反転期間」において、信号Ｖ４がハイレベルの期間、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１とＰＭＯＳＦＥＴである第２の主スイッチＳＷ４は同時にＯＮし、インダクタ２に電磁エネルギーを蓄える。やがて、信号Ｖ４がローレベルとなり、駆動信号Ｖｇ４がハイレベルになって、ＰＭＯＳＦＥＴである第２の主スイッチＳＷ４をＯＦＦさせる。そうすると、「電圧ＶＯ４の反転期間」において、駆動信号Ｖｇ６によって、電圧ＶＯ４の昇圧経路が導通されているため、インダクタ２に蓄えられた電磁エネルギーは、ダイオード３４を介して、コンデンサ４４のマイナス電位への充電を開始する。

次に図１１に示すように、電圧ＶＯ３のイネーブル信号の入力端子ＣＯＮＴ３への入力信号と電圧ＶＯ４のイネーブル信号の入力端子ＣＯＮＴ４への入力信号とをローレベルにした場合について、図９および図１１を使って説明する。

入力端子ＣＯＮＴ３および入力端子ＣＯＮＴ４への入力信号がローレベルなので、信号Ｖｐ３および信号Ｖｐ４もローレベルとなっている。そのため、ＡＮＤ回路９２２、９２３の出力信号もローレベルとなり、ＮＯＲ回路９２４には分周信号Ｖｔ３以外何も入力されていない状態であり、ＮＯＲ回路９２４の出力信号は分周信号Ｖｔ３の反転信号となり、第２の主スイッチＳＷ４は分周信号Ｖｔ３がハイレベルの期間のみＯＮするようになる
。

「電圧ＶＯ３の反転期間」および「電圧ＶＯ４の反転期間」において第１の主スイッチＳＷ１と第２の主スイッチＳＷ４は同時にＯＮする期間は持たないため、電圧ＶＯ３および電圧ＶＯ４の反転動作のための電磁エネルギーをインダクタ２に蓄えることはない。

さらに、信号Ｖｐ３および信号Ｖｐ４はローレベルとなっているため、ＮＭＯＳＦＥＴで構成されている第３の補助スイッチＳＷ５および第４の補助スイッチＳＷ６はＯＦＦを継続し、電圧ＶＯ３および電圧ＶＯ４への反転経路を遮断することで電圧ＶＯ３および電圧ＶＯ４を反転することなく、電圧ＶＯ１の出力および電圧ＶＯ２の出力のみを昇圧することができる。

この動作は、本実施の形態１で示した昇圧２チャンネルの多出力ＤＣ−ＤＣコンバータと等価の動作であり、詳細な説明は省略する。

次に、図１２に示すような、電圧ＶＯ２のイネーブル信号の入力端子ＣＯＮＴ２への入力信号と電圧ＶＯ４のイネーブル信号の入力端子ＣＯＮＴ４への入力信号をローレベルにした場合について、図９および図１２を使って説明する。

入力端子ＣＯＮＴ２および入力端子ＣＯＮＴ４への入力信号がローレベルなので、信号Ｖｐ２および信号Ｖｐ４もローレベルとなっている。そのため、ＡＮＤ回路９１９の出力信号もローレベルとなり、ＯＲ回路９２１には分周信号Ｖｔ３の反転信号の他に、ＡＮＤ回路９２０により信号Ｖ１が入力され、駆動信号Ｖｇ１は分周信号Ｖｔ３がローレベルの期間と信号Ｖ１がハイレベルの期間のみハイレベルとなり、NＭＯＳＦＥＴによる第１の主スイッチＳＷ１をＯＮする。また、ＡＮＤ回路９２３の出力信号もローレベルとなっており、ＮＯＲ回路９２４には分周信号Ｖｔ３の他に、ＡＮＤ回路９２２により信号Ｖ３が入力され、駆動信号Ｖｇ４は分周信号Ｖｔ３がハイレベルの期間と信号Ｖ３がハイレベルの期間のみローレベルとなり、ＰＭＯＳＦＥＴによる第２の主スイッチＳＷ４をＯＮする。

これにより、「電圧ＶＯ２の昇圧期間」および「電圧ＶＯ４の反転期間」において第１の主スイッチＳＷ１と第２の主スイッチＳＷ４は同時にＯＮする期間は持たないため、電圧ＶＯ２の昇圧動作のための電磁エネルギーおよび電圧ＶＯ４の反転動作のための電磁エネルギーをインダクタ２に蓄えることはない。

さらにこの時、信号Ｖｐ２および信号Ｖｐ４はローレベルとなっているため、ＰＭＯＳＦＥＴで構成されている第２の補助スイッチＳＷ３にはハイレベルが入力され、ＮＭＯＳＦＥＴで構成される第４の補助スイッチＳＷ６にはローレベルが入力されるため、第２の補助スイッチＳＷ２および第４の補助スイッチＳＷ４はＯＦＦを継続し、電圧ＶＯ２の昇圧経路および電圧ＶＯ４の反転経路を遮断する。これによって、出力電圧ＶＯ２についての昇圧動作を行うことも、出力電圧ＶＯ４についての反転動作を行うこともなく、出力電圧ＶＯ１の昇圧動作を実行し、出力電圧ＶＯ３の反転動作を実行することができる。

この動作は、本実施の形態２で示した昇圧１チャンネル反転１チャンネルの多出力ＤＣ−ＤＣコンバータと等価の動作であり、詳細な説明は省略する。

図１１では、入力端子ＣＯＮＴ１および入力端子ＣＯＮＴ２のみをハイレベルに設定することで、出力電圧ＶＯ１と出力電圧ＶＯ２の昇圧２チャンネルの多出力コンバータとして動作させた場合を説明し、図１２では入力端子ＣＯＮＴ１および入力端子ＣＯＮＴ３のみをハイレベルに設定することで、出力電圧ＶＯ１および出力電圧ＶＯ２の昇圧１チャンネル、反転１チャンネルの多出力コンバータとして動作させた場合を説明したが、各出力電圧ＶＯ１、ＶＯ２、ＶＯ３、ＶＯ４に対応した、イネーブル信号の入力端子ＣＯＮＴ１、ＣＯＮＴ２、ＣＯＮＴ３、ＣＯＮＴ４への入力信号のハイレベル、ローレベルの設定は任意であり、任意の出力電圧ＶＯ１、ＶＯ２、ＶＯ３、ＶＯ４を任意のタイミングで起動・停止させることが可能である。

上記動作では、出力電圧ＶＯ１と出力電圧ＶＯ２と出力電圧ＶＯ３と出力電圧ＶＯ４の出力消費電力が同程度であると想定し、出力電圧ＶＯ１と出力電圧ＶＯ２と出力電圧ＶＯ３と出力電圧ＶＯ４とが同じ回数昇圧動作もしくは反転動作を繰り返すという、発振周波数の１／４で時分割制御される多出力ＤＣ−ＤＣコンバータについて説明した。

しかし、それぞれの出力電圧ＶＯ１、ＶＯ２、ＶＯ３、ＶＯ４における出力消費電力に差がある場合では、各出力端子に対する昇圧動作の回数と反転動作の回数とに差をつけるようにする。このように、実施の形態３においても、実施の形態１や実施の形態２と同様に，昇圧動作および反転動作を出力端子毎に同じ回数動作させる必要はない。

なお、出力端子は昇圧２つ反転２つの出力の多出力ＤＣ−ＤＣコンバータで説明したが、昇圧出力端子の数は２出力以上でもよい。反転出力端子の数も２出力以上でも構わない。

本発明にかかる多出力ＤＣ−ＤＣコンバータは、各出力電圧を他の出力電圧の影響を受けることなく任意に設定することができ、また各出力電圧の出力開始タイミングに時間差をもたせるような起動開始を可能とするという効果を有し、変換動作の起動タイミングを複数の変換直流電圧毎に任意に設定可能で、複数の変換直流電圧の出力を任意のタイミングで開始させることを可能とする、多出力ＤＣ−ＤＣコンバータ等として有用である。

本発明の実施の形態１における、シーケンス起動の昇圧２出力の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。 本発明の実施の形態１における、シーケンス起動の昇圧２出力の多出力ＤＣ−ＤＣコンバータの動作を示す波形図である。 本発明の実施の形態１における、起動シーケンスの投入順序の組み合わせを示す波形図である。 本発明の実施の形態１における、停止シーケンスの投入順序の組み合わせを示す波形図である。 本発明の実施の形態２における、シーケンス起動の昇圧１出力、反転１出力の多出力ＤＣ−ＤＣコンバータを示す回路図である。 本発明の実施の形態２における、シーケンス起動の昇圧１出力、反転１出力の多出力ＤＣ−ＤＣコンバータの動作を示す波形図である。 本発明の実施の形態２における、起動シーケンスの投入順序の組み合わせを示す波形図である。 本発明の実施の形態２における、停止シーケンスの投入順序の組み合わせを示す波形図である。 本発明の実施の形態３における、昇圧２出力、反転２出力の多出力ＤＣ−ＤＣコンバータの動作を示す回路図である。 本発明の実施の形態３における、昇圧２出力、反転２出力の多出力ＤＣ−ＤＣコンバータの全ての出力が動作している定常状態の動作を示す波形図である。 本発明の実施の形態３における、昇圧２出力、反転２出力の多出力ＤＣ−ＤＣコンバータの昇圧２出力のみが動作している場合の動作を示す波形図である。 本発明の実施の形態３における、昇圧２出力、反転２出力の多出力ＤＣ−ＤＣコンバータの昇圧１出力、反転１出力のみが動作している場合の動作を示す波形図である。 先行技術における、多出力ＤＣ−ＤＣコンバータを示す回路図である。 先行技術における、多出力ＤＣ−ＤＣコンバータにおける動作を示す波形図である。

符号の説明

１ 直流電源
２ インダクタ
３１ ダイオード
３２ ダイオード
３３ ダイオード
３４ ダイオード
４１ 第１のキャパシタ
４２ 第２のキャパシタ
４３ 第３のキャパシタ
４４ 第４のキャパシタ
５１ 第１の負荷
５２ 第２の負荷
５３ 第３の負荷
５４ 第４の負荷
６００、６００Ａ、６００Ｂ 制御回路
７００、７００Ａ、７００Ｂ 出力検出回路
８００、８００Ａ、８００Ｂ パルス幅変調回路
６１ 発振回路
９００、９００Ａ、９００Ｂ 駆動回路
６２、６２Ｂ 分周器
１００、１００Ａ、１００Ｂ イネーブル信号入力端子

Claims (5)

1. 入力直流電圧を出力する直流電源と、
   前記直流電源に接続されたインダクタと、
   所定の周期でオン・オフを繰り返し、オン時に前記インダクタに前記直流電源の入力直流電圧を印加させる主スイッチと、
   前記主スイッチのオフ時に前記インダクタに発生する電圧を整流する複数の整流手段と、
   前記複数の整流手段のそれぞれに直列接続された補助スイッチと、
   前記複数の整流手段と前記補助スイッチとの直列回路のそれぞれに接続され、複数の出力電圧をそれぞれ出力する複数の平滑手段と、
   前記主スイッチを前記所定の周期毎にオン・オフし、且つ前記所定の周期毎に複数ある前記補助スイッチのいずれか一つを選択する時分割制御を行って、選択された前記補助スイッチを介して出力電圧を出力し、イネーブル信号が停止を指示している場合には、そのイネーブル信号に対応する補助スイッチを強制的にオフ状態とする制御回路と
   を備えた多出力ＤＣ−ＤＣコンバータ。
2. イネーブル信号が停止を指示している場合は、対応した出力電圧を出力するための補助スイッチを選択している期間、前記主スイッチをオフ状態とする請求項１記載の多出力ＤＣ−ＤＣコンバータ。
3. 前記制御回路は、ある補助スイッチを選択している期間、前記補助スイッチに対応する出力電圧が所定の目標電圧となるように、前記インダクタへのエネルギーの蓄積時間を制御し、かつ前記インダクタに蓄積されたエネルギーを前記複数の平滑手段のうち該当する平滑手段へ放出させるようにしている請求項１記載の多出力ＤＣ−ＤＣコンバータ。
4. 入力直流電圧を出力する直流電源と、
   インダクタと、
   前記インダクタと接地との間に直列に接続された第１の主スイッチと、
   前記直流電源とインダクタとの間に直列に接続された第２の主スイッチと、
   前記第１の主スイッチと前記インダクタの接続点に接続された第１の整流手段と、
   前記第１の整流手段に直列接続され、正電圧を出力する第１の平滑手段と、
   前記第２の主スイッチと前記インダクタの接続点に接続された第２の整流手段と、
   前記第２の整流手段に直列接続され、負電圧を出力する第２の平滑手段と、
   正電圧を出力する第１の状態と負電圧を出力する第２の状態とを所定の期間で繰り返し選択し、前記第１の状態の期間中は、前記第２の主スイッチのオン状態を継続させ、且つ前記第１の主スイッチをオン・オフすることにより前記インダクタに発生する電圧を前記第１の整流手段で整流し、前記第２の状態の期間中は、前記第１の主スイッチのオン状態を継続させ、且つ前記第２の主スイッチをオン・オフすることにより前記インダクタに発生する電圧を前記第２の整流手段で整流し、正電圧用の第１のイネーブル信号が停止を指示しており且つ前記第１の状態である期間中は前記第１の主スイッチをオフ状態にする一方、負電圧用の第２のイネーブル信号が停止を指示しており且つ前記第２の状態である期間中は前記第２の主スイッチをオフ状態にする制御回路と
   を備えた多出力ＤＣ−ＤＣコンバータ。
5. 前記制御回路は、前記第１の状態もしくは前記第２の状態の期間、前記正電圧および前記負電圧がそれぞれ所定の目標電圧となるように、前記インダクタへのエネルギーの蓄積時間を制御して、前記インダクタに蓄積されたエネルギーを前記第１および第２の平滑手段のうち該当する平滑手段へ放出させるようにしている請求項４記載の多出力ＤＣ−ＤＣコンバータ。
   
   

Images