JP2007110835A - スイッチング電源装置およびその制御回路、ならびにそれを用いた電子機器 - Google Patents

Abstract

【課題】軽負荷時におけるスイッチング電源装置の消費電流を低減する。
【解決手段】第１演算増幅器１２および第１ＰＷＭコンパレータ１４は、第１出力電圧Ｖｏｕｔ１に応じた電圧Ｖｏｕｔ１’と、第１基準電圧Ｖｒｅｆ１にもとづき、第１ＰＷＭ信号Ｖｐｗｍ１を生成する。同様に、第２演算増幅器２２および第２ＰＷＭコンパレータ２４は、第２ＰＷＭ信号Ｖｐｗｍ２を生成する。ロジック回路４０は、第１、第２パルス幅変調信号Ｖｐｗｍ１、Ｖｐｗｍ２にもとづき、メインスイッチならびに２系統の同期整流スイッチを時分割してオンオフする。第１演算増幅器１２、第２演算増幅器２２は、軽負荷時においてコンパレータとして機能し、電圧Ｖｏｕｔ１’、Ｖｏｕｔ２’をそれぞれ基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２と比較し、Ｖｏｕｔ１’＞Ｖｒｅｆ１かつＶｏｕｔ２’＞Ｖｒｅｆ２のとき、オシレータ３０、第１、第２ＰＷＭコンパレータ１４、２４の動作を停止する。
【選択図】図４

Description

本発明は、複数の電圧を出力する昇圧型のスイッチング電源装置に関する。

近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）、等の小型情報端末においては、例えば液晶のバックライトに用いられるＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などのように電池の出力電圧よりも高い電圧を必要とするデバイスが存在する。たとえば、これらの小型情報端末では、Ｌｉイオン電池が多く用いられ、その出力電圧は通常３．５Ｖ程度であり、満充電時においても４．２Ｖ程度であるが、ＬＥＤはその駆動電圧として電池電圧よりも高い電圧を必要とする。このように、電池電圧よりも高い電圧が必要とされる場合には、スイッチングレギュレータなどの昇圧回路を用いて電池電圧を昇圧し、ＬＥＤなどの負荷回路を駆動するために必要な電圧を得ている。

特許文献１には、複数の出力電圧を生成可能なスイッチング電源装置を、低コスト、省スペースで提供するための技術が記載されている。この技術では、複数の直流電圧を出力するためのスイッチングレギュレータを、インダクタおよびメインスイッチを複数の出力電圧で共有することにより部品点数の削減を図っている。
特開２００３−２８９６６６号公報

上記文献に記載の技術によれば、複数の昇圧された直流電圧を簡易な回路構成で得ることができるが、消費電力すなわち電源装置の効率の面に目を向けると、さらなる改善の余地がある。
本発明はこのような状況に鑑みてなされたものであり、その目的は、上記文献に記載の技術と同様に、複数の出力電圧を同時に出力する昇圧回路を提供するものであり、さらに消費電力を低減したスイッチング電源装置およびその制御回路の提供にある。

本発明のある態様は、入力電圧を昇圧して第１、第２出力電圧を出力するスイッチング電源装置の制御回路に関する。この制御回路は、第１出力電圧に応じた電圧と、所定の第１基準電圧の誤差を増幅する第１誤差増幅器と、第１誤差増幅器から出力される第１誤差電圧を、オシレータから出力される周期電圧と比較し、第１パルス幅変調信号を出力する第１パルス幅変調コンパレータと、第２出力電圧に応じた電圧と、所定の第２基準電圧の誤差を増幅する第２誤差増幅器と、第２誤差増幅器から出力される第２誤差電圧を、オシレータから出力される周期電圧と比較し、第２パルス幅変調信号を出力する第２パルス幅変調コンパレータと、第１パルス幅変調信号および第２パルス幅変調信号にもとづき、メインスイッチならびに２系統の同期整流スイッチを時分割してオンオフするロジック回路と、第１出力電圧に応じた電圧を、第１基準電圧と比較する第１コンパレータと、第２出力電圧に応じた電圧を、第２基準電圧と比較する第２コンパレータと、を備える。この制御回路は、軽負荷時において、第１出力電圧が第１基準電圧より高く、かつ第２出力電圧が第２基準電圧より高いとき、オシレータならびに第１、第２パルス幅変調コンパレータの動作を停止する。

この態様によると、負荷電流が減少する軽負荷時において、第１、第２出力電圧がそれぞれ第１、第２基準電圧よりも高いときに、不要な回路ブロックであるオシレータ、第１、第２パルス幅変調コンパレータの動作を停止することにより、低消費電力化を図ることができる。

第１、第２誤差増幅器はそれぞれ、第１、第２コンパレータと演算増幅器を共有して一体に構成してもよい。演算増幅器の第１入力端子に、出力電圧に応じた電圧を入力し、演算増幅器の出力端子と第２入力端子間に直列に、接続された帰還キャパシタおよび帰還スイッチを設けてもよい。通常負荷時においては、帰還スイッチをオンする一方、軽負荷時においては、帰還スイッチをオフしてもよい。

この場合、通常負荷時においては、帰還スイッチをオンすることにより、演算増幅器を誤差増幅器として機能させることができ、軽負荷時においては、帰還スイッチをオフすることにより、演算増幅器をコンパレータとして機能させることができる。その結果、誤差増幅器とコンパレータを一体に構成することができるため、回路面積を削減することができる。

制御回路は、所定の設定電圧を、オシレータから出力される周期電圧と比較し、デューティ比の固定されたデューティ比固定信号を出力する最大デューティ比設定コンパレータをさらに備え、第１、第２パルス幅変調信号のデューティ比の上限を、デューティ比固定信号のデューティ比に制限してもよい。

この場合、軽負荷時において、第１、第２パルス幅変調信号のデューティ比に上限を設定することにより、それらのデューティ比が１００％となって、スイッチング動作が停止するのを防止することができる。

制御回路は、制御端子をさらに備え、当該制御端子に外部から入力される制御信号にもとづき、軽負荷時と通常負荷時とを切り替えてもよい。

制御回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。制御回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。

本発明の別の態様は、入力電圧を昇圧して第１、第２出力電圧を出力するスイッチング電源装置である。このスイッチング電源装置は、入力電圧が印加される入力端子と、第１、第２出力電圧をそれぞれ出力する第１、第２出力端子と、入力端子と固定電位端子間に直列に接続されたインダクタおよびメインスイッチと、インダクタとメインスイッチの接続点と第１、第２出力端子間にそれぞれ設けられた第１、第２同期整流スイッチと、第１、第２同期整流スイッチに並列に設けられた第１、第２ダイオードと、第１、第２出力端子と固定電位端子間に設けられた第１、第２出力キャパシタと、メインスイッチおよび第１、第２同期整流スイッチのオンオフを制御する制御回路と、を備える。制御回路は、通常動作時においては、メインスイッチおよび第１、第２スイッチを交互にオンオフする一方、軽負荷時においては、メインスイッチのみをオンオフする。

この態様によると、メインスイッチおよび第１、第２同期整流スイッチをオンオフする頻度が低下する軽負荷時において、オシレータなどの不要なブロックの動作を停止することにより、回路の消費電流を低下させ、効率を改善することができる。

本発明のさらに別の態様もまた、入力電圧を昇圧して第１、第２出力電圧を出力するスイッチング電源装置である。このスイッチング電源装置は、入力電圧が印加される入力端子と、第１、第２出力電圧をそれぞれ出力する第１、第２出力端子と、第１出力端子と固定電位端子間に設けられた第１出力キャパシタと、第２出力端子と固定電位端子間に設けられた第２出力キャパシタと、入力端子と固定電位端子間に直列に接続されたインダクタおよび第１スイッチと、インダクタと第１スイッチの接続点と、第１出力端子間に設けられた第２スイッチと、インダクタと第１スイッチの接続点と、第２出力端子間に直列に設けられた第３、第４スイッチと、第２スイッチに対して並列に、カソード端子が第２出力端子側となるように設けられた第１ダイオードと、第４スイッチに対して並列にカソード端子が第２出力端子側となるように設けられた第２ダイオードと、第１から第４スイッチのオンオフを制御する制御回路と、を備える。制御回路は、通常動作時においては、第１スイッチ、第２スイッチを順にオンする第１期間と、第１スイッチ、第３スイッチを順にオンし、かつ第３スイッチがオンの期間に第４スイッチをオンする第２期間と、を交互に繰り返す一方、軽負荷時においては、第１スイッチをオンする第３期間と、第１スイッチ、第３スイッチを順にオンする第４期間と、を交互に繰り返す。

この態様によると、第１スイッチから第４スイッチがオンオフする頻度が低下する軽負荷時において、オシレータなどの不要なブロックの動作を停止することにより、回路の消費電流を低下させ、効率を改善することができる。

本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を昇圧する上述のスイッチング電源装置と、このスイッチング電源装置から出力される第１、第２出力電圧により駆動される複数の負荷と、を備える。

この態様によると、負荷に流れる電流が低下した場合に、スイッチング電源装置内部の消費電流を低減することができるため、バッテリライフを延ばすことができる。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係るスイッチング電源装置によれば、軽負荷時の消費電力を低減することができる。

図１は、本発明の実施の形態に係るスイッチング電源装置１００の全体構成を示す。また、図２は、図１のスイッチング電源装置１００が搭載される電子機器の構成を示すブロック図である。

図２の電子機器３００は、たとえば携帯電話端末であり、電池３１０、電源装置３２０、アナログ回路３３０、デジタル回路３４０、液晶パネル（以下、ＬＣＤパネルという）３５０、ＬＥＤ３６０を含む。
電池３１０は、たとえばリチウムイオン電池であり、電池電圧Ｖｂａｔとして３〜４Ｖ程度を出力する。アナログ回路３３０は、パワーアンプや、アンテナスイッチ、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、ミキサやＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）などの高周波回路を含み、電源電圧Ｖｃｃ＝３．４Ｖ程度で安定動作する回路ブロックを含む。また、デジタル回路３４０は、各種ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などを含み、電源電圧Ｖｄｄ＝３．４Ｖ程度で安定動作する回路ブロックを含む。

ＬＣＤパネル３５０は、ユーザに対して文字情報や画像情報を表示するものであって、その駆動には、電池電圧Ｖｂａｔより高い電圧が要求される。ＬＥＤ３６０は、ＲＧＢ３色のＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含み、ＬＣＤパネル３５０のバックライトや、照明として用いられ、その駆動には、４Ｖ以上の駆動電圧が要求される。

電源装置３２０は、多チャンネルのスイッチング電源であり、各チャンネルごとに、電池電圧Ｖｂａｔを必要に応じて降圧、または昇圧するスイッチングレギュレータを備え、アナログ回路３３０、デジタル回路３４０、ＬＣＤパネル３５０、ＬＥＤ３６０に対して適切な電源電圧を供給する。
本実施形態に係るスイッチング電源装置１００は、たとえばＬＣＤパネル３５０や、ＬＥＤ３６０などのように電池電圧Ｖｂａｔよりも高い電圧で動作する複数の負荷に対して電源電圧を供給する用途に用いることができる。以下、本実施の形態に係るスイッチング電源装置１００の構成について詳細に説明する。

図１に戻る。スイッチング電源装置１００は、入力端子１０２、第１出力端子１０４、第２出力端子１０６を備え、入力端子１０２に印加された入力電圧Ｖｉｎを昇圧して、第１出力電圧Ｖｏｕｔ１、第２出力電圧Ｖｏｕｔ２をそれぞれ第１出力端子１０４、第２出力端子１０６から出力する。

このスイッチング電源装置１００は、インダクタＬ、第１出力キャパシタＣｏ１、第２出力キャパシタＣｏ２、第１スイッチＳＷ１〜第４スイッチＳＷ４、第１ダイオードＤ１、第２ダイオードＤ２、制御部１０を含む。

インダクタＬおよび第１スイッチＳＷ１に加えて、第２スイッチＳＷ２、第１ダイオードＤ１および第１出力キャパシタＣｏ１は、入力電圧Ｖｉｎを昇圧する第１の昇圧回路を構成する。

インダクタＬは、一端が入力端子１０２に接続されている。第１スイッチＳＷ１は、インダクタＬと固定電位である接地端子間に接続されており、昇圧型スイッチングレギュレータのメインスイッチとして機能する。
第２スイッチＳＷ２は、インダクタＬと第１スイッチＳＷ１の接続点と、第１出力端子１０４間に接続されている。第１ダイオードＤ１は、この第２スイッチＳＷ２と並列に接続されている。第１ダイオードＤ１は、インダクタＬから第１出力端子１０４に向かって電流が流れるように、カソード端子が第１出力端子１０４側に、アノード端子がインダクタＬ側に接続されている。

第１スイッチＳＷ１、第２スイッチＳＷ２のオンオフは制御部１０によって制御される。第１スイッチＳＷ１がオンし、第２スイッチＳＷ２がオフのとき、入力端子１０２から接地端子に向かって、インダクタＬおよび第１スイッチＳＷ１を介してインダクタ電流が流れ、このときインダクタＬには、電流の２乗に比例するエネルギが蓄えられる。

次に第１スイッチＳＷ１がオフし、第２スイッチＳＷ２がオンすると、第１スイッチＳＷ１を介して接地端子に流れていたインダクタ電流は第２スイッチＳＷ２側へと流れることになる。このとき、インダクタＬに蓄えられていたエネルギは、第１出力キャパシタＣｏ１へと転送される。インダクタＬには電流を妨げる方向に逆起電力が発生するため、入力電圧Ｖｉｎが昇圧された電圧によって第１出力キャパシタＣｏ１が充電される。昇圧された電圧は第１出力キャパシタＣｏ１によって平滑化され、第１出力電圧Ｖｏｕｔ１として出力される。

第１出力電圧Ｖｏｕｔ１と入力電圧Ｖｉｎの比、すなわち昇圧率は、第１スイッチＳＷ１、第２スイッチＳＷ２のオン時間の比に従って決められる。制御部１０は、第１出力電圧Ｖｏｕｔ１を検出しながら、所望の昇圧率が得られるように第１スイッチＳＷ１、第２スイッチＳＷ２のオン期間をパルス幅変調（ＰＷＭ）方式によって制御する。

同様に、第２の昇圧回路は、インダクタＬおよび第１スイッチＳＷ１に加えて、第３スイッチＳＷ３、第４スイッチＳＷ４、第２ダイオードＤ２および第２出力キャパシタＣｏ２によって構成される。

第２の昇圧回路を第１の昇圧回路と比べると、第３スイッチＳＷ３が追加されている点を除き、その構成は同様である。この第２の昇圧回路においては、第１スイッチＳＷ１をオンしてインダクタＬに電流を流しエネルギを蓄える。次いで、第３スイッチＳＷ３、第４スイッチＳＷ４をオンすることにより、そのエネルギを第２出力キャパシタＣｏ２に転送し、第２出力端子１０６から平滑化された第２出力電圧Ｖｏｕｔ２を出力する。

本実施の形態においては、第１の昇圧回路の昇圧率は、第２の昇圧回路の昇圧率よりも高く設定されるものとし、第１出力電圧Ｖｏｕｔ１と第２出力電圧Ｖｏｕｔ２には、Ｖｏｕｔ１＞Ｖｏｕｔ２が成り立つものとする。

スイッチング電源装置１００は、通常動作時と軽負荷時で動作モードが切り替えられる。それぞれの動作モードを以下、通常動作モードと軽負荷モードとよぶ。スイッチング電源装置１００は、制御端子１０８を備えており、通常動作時と軽負荷時を指示するための制御信号Ｖｃｏｎｔが入力されている。制御信号Ｖｃｏｎｔは制御部１０に入力されており、通常動作モードと軽負荷モードで第１スイッチＳＷ１〜第４スイッチＳＷ４のスイッチングシーケンスを切り替える。本実施の形態においては、制御信号Ｖｃｏｎｔがハイレベルのとき通常モード、ローレベルのとき軽負荷モードで動作するものとする。

図３は、本実施の形態に係るスイッチング電源装置１００をより詳細に示す回路図である。図中、破線で囲まれた領域は、スイッチング電源制御回路２００を表しており、一体集積化されている。このスイッチング電源制御回路２００に、インダクタＬ、第１出力キャパシタＣｏ１、第２出力キャパシタＣｏ２、第１ダイオードＤ１、第２ダイオードＤ２が外付けされてスイッチング電源装置１００が構成される。

スイッチング電源制御回路２００において、第１スイッチＳＷ１から第４スイッチＳＷ４はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）により構成される。
第１スイッチＳＷ１は、Ｎ型ＭＯＳトランジスタであり、そのバックゲート端子は接地されている。
第２スイッチＳＷ２および第３スイッチＳＷ３は、Ｐ型ＭＯＳトランジスタであり、それぞれのバックゲート端子は第１出力端子１０４に接続されている。
第４スイッチＳＷ４も、Ｐ型ＭＯＳトランジスタであり、そのバックゲート端子は第２出力端子１０６に接続されている。

第１スイッチＳＷ１から第４スイッチＳＷ４のゲート端子は制御部１０に接続されており、スイッチング信号によってゲートソース間電圧が制御され、オンオフ状態が切り替えられる。

図４は、図１の制御部１０の構成を示す回路図である。制御部１０は、抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、第１演算増幅器１２、第１ＰＷＭコンパレータ１４、第１ＡＮＤゲート１６、第１帰還キャパシタＣｆｂ１、第１帰還スイッチＳＷｆｂ１、第２演算増幅器２２、第２ＰＷＭコンパレータ２４、第２ＡＮＤゲート２６、第２帰還キャパシタＣｆｂ２、第２帰還スイッチＳＷｆｂ２、オシレータ３０、最大デューティ比設定コンパレータ３２、コンパレータ３４、ロジック回路４０を含む。

第１帰還端子１１０には、第１出力電圧Ｖｏｕｔ１が帰還される。抵抗Ｒ１１、Ｒ１２は、第１出力電圧Ｖｏｕｔ１を分圧し、第１帰還電圧Ｖｏｕｔ１’＝Ｒ１２／（Ｒ１１＋Ｒ１２）を出力する。
第１演算増幅器１２は、軽負荷時には、第１基準電圧Ｖｒｅｆ１と、第１帰還電圧Ｖｏｕｔ１’を比較するコンパレータとして機能し、通常動作時には、第１基準電圧Ｖｒｅｆ１と、第１帰還電圧Ｖｏｕｔ１’の電圧誤差を増幅する誤差増幅器として機能する。第１演算増幅器１２の出力端子と反転入力端子間には、第１帰還キャパシタＣｆｂ１と第１帰還スイッチＳＷｆｂ１が直列に設けられており、第１演算増幅器１２は、第１帰還スイッチＳＷｆｂ１がオンのとき誤差増幅器として機能し、オフのときコンパレータとして機能する。第１帰還スイッチＳＷｆｂ１のオンオフは、制御信号Ｖｃｏｎｔにもとづいて制御される。

第１演算増幅器１２から出力される第１誤差電圧Ｖｅｒｒ１は、第１ＰＷＭコンパレータ１４の反転入力端子に入力される。第１ＰＷＭコンパレータ１４の非反転入力端子には、オシレータ３０から出力される三角波もしくはのこぎり波状の周期電圧Ｖｏｓｃが入力される。第１ＰＷＭコンパレータ１４は、第１誤差電圧Ｖｅｒｒ１と周期電圧Ｖｏｓｃを比較し、Ｖｏｓｃ＞Ｖｅｒｒ１のときハイレベル、Ｖｏｓｃ＜Ｖｅｒｒ１のときローレベルとなる第１パルス幅変調信号（以下、第１ＰＷＭ信号Ｖｐｗｍ１という）を出力する。

同様に、抵抗Ｒ２１、Ｒ２２、第２演算増幅器２２、第２帰還キャパシタＣｆｂ２、第２帰還スイッチＳＷｆｂ２、第２ＰＷＭコンパレータ２４は、第２ＰＷＭ信号Ｖｐｗｍ２を生成する。

最大デューティ比設定コンパレータ３２の非反転入力端子には、オシレータ３０から出力される周期電圧Ｖｏｓｃが入力され、反転入力端子には、所定の最大デューティ比設定電圧Ｖｍａｘが入力される。最大デューティ比設定コンパレータ３２からは、たとえばデューティ比が８０％程度に固定されたデューティ比固定信号Ｖｆｉｘが出力される。

第１ＡＮＤゲート１６は、第１ＰＷＭ信号Ｖｐｗｍ１とデューティ比固定信号Ｖｆｉｘの論理積を第１信号Ｓｉｇ１として、後段のロジック回路４０へと出力する。また、第２ＡＮＤゲート２６は、第２ＰＷＭ信号Ｖｐｗｍ２とデューティ比固定信号Ｖｆｉｘの論理積を第２信号Ｓｉｇ２としてロジック回路４０へと出力する。第１信号Ｓｉｇ１および第２信号Ｓｉｇ２のデューティ比は、それぞれ第１出力電圧Ｖｏｕｔ１、第２出力電圧Ｖｏｕｔ２に応じて変化し、デューティ比の最大値は、デューティ比固定信号Ｖｆｉｘで制限される。

ロジック回路４０は、第１信号Ｓｉｇ１、第２信号Ｓｉｇ２にもとづいて第１スイッチＳＷ１〜第４スイッチＳＷ４のオンオフを制御する。

コンパレータ３４は、第１誤差電圧Ｖｅｒｒ１および第２誤差電圧Ｖｅｒｒ２を、しきい値電圧Ｖｔｈと比較し、イネーブル信号ＥＮを生成する。イネーブル信号ＥＮは、軽負荷時において、Ｖｅｒｒ１＜ＶｔｈかつＶｅｒｒ２＜Ｖｔｈのとき、すなわち第１誤差電圧Ｖｅｒｒ１および第２誤差電圧Ｖｅｒｒ２の両方がローレベルのとき、ハイレベルとなり、それ以外のときローレベルとなる。オシレータ３０、第１ＰＷＭコンパレータ１４、第２ＰＷＭコンパレータ２４、最大デューティ比設定コンパレータ３２は、イネーブル信号ＥＮがハイレベルとなると、動作が停止され、回路の消費電流が低減される。

以上のように構成されたスイッチング電源装置１００の動作について図５（ａ）、（ｂ）をもとに説明する。図５（ａ）、（ｂ）は、スイッチング電源装置１００における各スイッチのオンオフ状態を示すタイムチャートである。図５（ａ）、（ｂ）はそれぞれ、通常動作モードおよび軽負荷モードのタイムチャートを示す。このタイムチャートにおいて、ハイレベルおよびローレベルはそれぞれ、スイッチがオン、オフの状態に対応する。

はじめに、スイッチング電源装置１００の通常動作モードにおける動作について説明する。スイッチング電源装置１００は、制御端子１０８に制御信号Ｖｃｏｎｔとしてハイレベルが入力されると、通常モードで動作する。

通常モード時には、図５（ａ）に示すように第１期間Ｔ１と、第２期間Ｔ２とを交互に繰り返すことにより入力電圧Ｖｉｎを昇圧し、第１出力端子１０４および第２出力端子１０６からそれぞれ第１出力電圧Ｖｏｕｔ１、第２出力電圧Ｖｏｕｔ２を出力する。

第１期間Ｔ１においては、第１スイッチＳＷ１、第２スイッチＳＷ２を順にオンする。第１スイッチＳＷ１をオンすることによってインダクタＬには、入力端子１０２間から接地端子に向かって電流が流れる。インダクタＬには電流の２乗に比例したエネルギが蓄えられる。

次に第１スイッチＳＷ１をオフし、第２スイッチＳＷ２をオンすることにより、インダクタＬに流れていた電流は第１出力端子１０４に接続された第１出力キャパシタＣｏ１に流れ、蓄えられていたエネルギが第１出力キャパシタＣｏ１に転送される。この結果、インダクタＬには逆起電力が発生し、第１出力端子１０４には入力電圧Ｖｉｎを昇圧した電圧が出力される。

次に、第２期間Ｔ２においては、第１スイッチＳＷ１、第３スイッチＳＷ３を順にオンする。第１スイッチＳＷ１がオンすると再びインダクタＬには、入力端子１０２間から接地端子に向かって電流が流れ、エネルギが蓄えられる。
次に第１スイッチをオフし、第３スイッチＳＷ３、第４スイッチＳＷ４をオンする。インダクタＬに流れていた電流は第２出力端子１０６に接続された第２出力キャパシタＣｏ２に流れ、蓄えられていたエネルギが転送される。この結果、インダクタＬには逆起電力が発生し、第２出力端子１０６には入力電圧Ｖｉｎを昇圧した電圧が出力される。
第３スイッチＳＷ３のオン期間Ｔｏｎ３は、第４スイッチＳＷ４のオン期間Ｔｏｎ４の最大値よりも長く固定されており、第１スイッチＳＷ１のオン期間Ｔｏｎ１と第４スイッチＳＷ４のオン期間Ｔｏｎ４の比によって昇圧率が調節される。

このように、インダクタＬに蓄えられたエネルギを第１出力キャパシタＣｏ１に転送する第１期間Ｔ１と、インダクタＬに蓄えたエネルギを第２出力キャパシタＣｏ２に転送する第２期間Ｔ２を交互に繰り返すことによって第１出力電圧Ｖｏｕｔ１、第２出力電圧Ｖｏｕｔ２が出力される。

次にスイッチング電源装置１００の軽負荷モードにおける動作について説明する。スイッチング電源装置１００は、制御端子１０８に制御信号Ｖｃｏｎｔとしてローレベルが入力されると、軽負荷モードに切り替えられる。

軽負荷モード時には、図５（ｂ）に示すように第３期間Ｔ３と、第４期間Ｔ４とを交互に繰り返すことにより入力電圧Ｖｉｎを昇圧し、第１出力端子１０４および第２出力端子１０６からそれぞれ第１出力電圧Ｖｏｕｔ１、第２出力電圧Ｖｏｕｔ２を出力する。

第３期間Ｔ３においては、第１スイッチＳＷ１のみがオンする。第１スイッチＳＷ１をオンすることによってインダクタＬには、入力端子１０２間から接地端子に向かって電流が流れる。インダクタＬには電流の２乗に比例したエネルギが蓄えられる。

次に第１スイッチＳＷ１をオフするが、軽負荷モードでは、第２スイッチＳＷ２をオンしない。その結果、インダクタＬに流れていた電流は、第１ダイオードＤ１を介して第１出力端子１０４に接続された第１出力キャパシタＣｏ１に流れ、インダクタＬに蓄えられていたエネルギが第１出力キャパシタＣｏ１に転送される。インダクタＬには逆起電力が発生するため、第１出力端子１０４には入力電圧Ｖｉｎを昇圧した電圧が出力される。

第４期間Ｔ４においては、第１スイッチＳＷ１、第３スイッチＳＷ３を順にオンする。第１スイッチＳＷ１がオンすると再びインダクタＬには、入力端子１０２間から接地端子に向かって電流が流れ、エネルギが蓄えられる。
次に第３スイッチＳＷ３のみをオンし、第４スイッチＳＷ４はオフのままとする。その結果、インダクタＬに流れていた電流は、第３スイッチおよび第２ダイオードＤ２を介して第２出力キャパシタＣｏ２に流れ込み、蓄えられていたエネルギが第２出力キャパシタＣｏ２に転送される。

スイッチを構成するＭＯＳトランジスタのゲート電圧を変化させるためには、ゲート容量を充放電する必要があるため、スイッチのオンオフに際しては制御部１０には電流消費が発生する。したがって、軽負荷時に第２スイッチＳＷ２、第４スイッチＳＷ４のオンオフのスイッチングを停止することにより、消費電流が減少し、軽負荷時の効率が改善されることになる。

また、第４スイッチＳＷ４に対して第３スイッチＳＷ３を直列に設けることにより次の効果がある。本実施の形態においては、第１出力電圧Ｖｏｕｔ１と第２出力電圧Ｖｏｕｔ２は、Ｖｏｕｔ１＞Ｖｏｕｔ２が成り立つように第１スイッチＳＷ１〜第４スイッチＳＷ４が制御される。もし第３スイッチＳＷ３を設けない場合、第２ダイオードＤ２には、順方向電圧Ｖｆより大きな電圧が印加され、オンする可能性がある。第２ダイオードＤ２がオンすると、通常動作モード時の第１期間Ｔ１、あるいは軽負荷モード時の第３期間Ｔ３においては、インダクタＬに蓄えられたエネルギは、第１出力キャパシタＣｏ１に転送されるべきであるにもかかわらず、第２ダイオードＤ２を介して第２出力キャパシタＣｏ２に電流が流れ込んでしまうという問題が生じる。
そこで、第３スイッチＳＷ３を設け、第１期間Ｔ１および第３期間Ｔ３においてオフすることにより、Ｖｏｕｔ１＞Ｖｏｕｔ２の場合においても、正常な昇圧動作を行うことができる。

また、第３スイッチＳＷ３のバックゲートを第１出力端子１０４に接続することによって次の効果がある。第３スイッチＳＷ３のオンオフを正常にスイッチさせるためには、バックゲート端子は高い電位に固定されている必要がある。ところが、スイッチング電源装置１００の起動時においては、第３スイッチＳＷ３と第４スイッチＳＷ４の接続点の電圧は不安定であるため、もしバックゲート端子をこの接続点に接続した場合、第２出力電圧Ｖｏｕｔ２が正常に立ち上がらないおそれがある。一方、第１出力端子１０４は、起動直後においても入力電圧Ｖｉｎから第１ダイオードＤ１の順方向電圧Ｖｆ分だけ降下した電圧が出力されており、安定している。したがって、第３スイッチＳＷ３のバックゲート端子を第１出力端子１０４に接続することによって、スイッチング電源装置１００の安定性を高めることができる。

本実施の形態に係るスイッチング電源装置１００は、さらに以下の動作によって低消費電力化を図っている。図６は、本実施の形態に係るスイッチング電源装置１００の動作状態を示すタイムチャートである。軽負荷モード時には、制御信号Ｖｃｏｎｔがローレベルとなり、図４の第１帰還スイッチＳＷｆｂ１および第２帰還スイッチＳＷｆｂ２がオフされる。その結果、第１演算増幅器１２、第２演算増幅器２２がコンパレータとして動作する。

軽負荷時においては、第１出力キャパシタＣｏ１、第２出力キャパシタＣｏ２は間欠的に充電され、その後の負荷への電流供給により、充電された電荷が放電されるという間欠動作を繰り返す。したがって、第１帰還電圧Ｖｏｕｔ１’（すなわち第１出力電圧Ｖｏｕｔ１）、第２帰還電圧Ｖｏｕｔ２’（すなわち第２出力電圧Ｖｏｕｔ２）は、図６に示すように、一度のスイッチング動作によって上昇した後、負荷電流によって緩やかに低下し、再び基準電圧まで低下すると再度スイッチング動作により上昇する。

第１演算増幅器１２から出力される第１誤差電圧Ｖｅｒｒ１は、第１帰還電圧Ｖｏｕｔ１’が第１基準電圧Ｖｒｅｆ１より高いとき、ローレベルとなる。また、第２演算増幅器２２から出力される第２誤差電圧Ｖｅｒｒ２は、第２帰還電圧Ｖｏｕｔ２’が第２基準電圧Ｖｒｅｆ２より高いとき、ローレベルとなる。コンパレータ３４は、第１誤差電圧Ｖｅｒｒ１、第２誤差電圧Ｖｅｒｒ２の両方がローレベルのとき、イネーブル信号ＥＮをハイレベルとする。イネーブル信号ＥＮがハイレベルのとき、オシレータ３０、第１ＰＷＭコンパレータ１４、第２ＰＷＭコンパレータ２４、最大デューティ比設定コンパレータ３２は、その動作を停止する。図６に示すように、オシレータ３０が停止すると、周期電圧Ｖｏｓｃは一定値となる。

逆に、軽負荷時において、第１帰還電圧Ｖｏｕｔ１’が第１基準電圧Ｖｒｅｆ１より低く、あるいは第２帰還電圧Ｖｏｕｔ２’が第２基準電圧Ｖｒｅｆ２より低いとき、すなわち第１誤差電圧Ｖｅｒｒ１、第２誤差電圧Ｖｅｒｒ２の少なくとも一方がハイレベルのときには、第１出力電圧Ｖｏｕｔ１、あるいは第２出力電圧Ｖｏｕｔ２が低下しているため、次のスイッチング動作に備えて、オシレータ３０等を動作させておく必要がある。したがって、この場合には、イネーブル信号ＥＮをローレベルとして、オシレータ３０等を動作させる。

このように、本実施の形態に係るスイッチング電源装置１００によれば、軽負荷時において、第１出力電圧Ｖｏｕｔ１、第２出力電圧Ｖｏｕｔ２に応じた電圧をモニタし、その両方がそれぞれに対応付けられて規定された第１基準電圧Ｖｒｅｆ１、第２基準電圧Ｖｒｅｆ２よりも高いときには、オシレータ３０等の不要な回路ブロックを停止することにより好適に低消費電力化を図ることができる。

また、通常動作時において誤差増幅器として機能する第１演算増幅器１２、第２演算増幅器２２の帰還経路にスイッチを設け、軽負荷時において帰還経路を遮断することにより、それぞれをコンパレータとして利用している。その結果、ＰＷＭ信号を生成するための誤差増幅器とは別のコンパレータを設ける必要がなくなるため、回路面積を削減することができる。

さらに、軽負荷時において、第１演算増幅器１２、第２演算増幅器２２をコンパレータとして動作させると、第１ＰＷＭ信号Ｖｐｗｍ１、第２ＰＷＭ信号Ｖｐｗｍ２のデューティ比が１００％となる場合があり、スイッチングレギュレータのスイッチング動作が停止してしまう。そこで、最大デューティ比設定コンパレータ３２を設けて、第１ＰＷＭ信号Ｖｐｗｍ１、第２ＰＷＭ信号Ｖｐｗｍ２のデューティ比に上限を設定することにより、スイッチング動作が停止するのを防止することができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

第１ダイオードＤ１は、第２スイッチＳＷ２を構成するＭＯＳトランジスタの寄生ダイオードが十分なサイズで形成される場合には、その寄生ダイオードをもって代用してもよい。同様に、第２ダイオードＤ２も、第４スイッチＳＷ４の寄生ダイオードで代用してもよい。

実施の形態においてＭＯＳＦＥＴで構成された素子は、バイポーラトランジスタなど別のトランジスタに置換することも可能である。これらの選択は、半導体製造プロセスやコスト、回路に求められる使用に応じて決定すればよい。

イネーブル信号ＥＮは、コンパレータ３４によらずに、論理演算によって生成してもよい。たとえば、本実施の形態においては、イネーブル信号ＥＮは、第１誤差電圧Ｖｅｒｒ１の反転信号と、第２誤差電圧Ｖｅｒｒ２の反転信号との論理積をとることにより生成することができる。

実施の形態においては、スイッチング電源制御回路２００が一体集積化される場合について説明したが、スイッチング電源装置１００を構成する素子はすべて一体集積化されていてもよく、または別の集積回路に分けて構成されていてもよく、さらにはその一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積、用途などに応じて決めればよい。

実施の形態に係るスイッチング電源装置の構成を示す図である。 図１のスイッチング電源装置を搭載した電子機器の構成を示すブロック図である。 図１のスイッチング電源装置を詳細に示す回路図である。 図１の制御部の構成を示す回路図である。 図５（ａ）、（ｂ）は、図１のスイッチング電源装置における各スイッチのオンオフ状態を示すタイムチャートである。 図１のスイッチング電源装置の軽負荷時の動作状態を示すタイムチャートである。

符号の説明

１０ 制御部、 １２ 第１演算増幅器、 １４ 第１ＰＷＭコンパレータ、 １６ 第１ＡＮＤゲート、 ２２ 第２演算増幅器、 ２４ 第２ＰＷＭコンパレータ、 ２６ 第２ＡＮＤゲート、 ３０ オシレータ、 ３２ 最大デューティ比設定コンパレータ、 ３４ コンパレータ、 ４０ ロジック回路、 １００ スイッチング電源装置、 １０２ 入力端子、 １０４ 第１出力端子、 １０６ 第２出力端子、 １０８ 制御端子、 １１０ 第１帰還端子、 １１２ 第２帰還端子、 ２００ スイッチング電源制御回路、 Ｃｏ１ 第１出力キャパシタ、 Ｃｏ２ 第２出力キャパシタ、 Ｄ１ 第１ダイオード、 Ｄ２ 第２ダイオード、 ＳＷ１ 第１スイッチ、 ＳＷ２ 第２スイッチ、 ＳＷ３ 第３スイッチ、 ＳＷ４ 第４スイッチ、 Ｖｏｕｔ１ 第１出力電圧、 Ｖｏｕｔ２ 第２出力電圧。

Claims (8)

1. 入力電圧を昇圧して第１、第２出力電圧を出力するスイッチング電源装置の制御回路であって、
   前記第１出力電圧に応じた電圧と、所定の第１基準電圧の誤差を増幅する第１誤差増幅器と、
   前記第１誤差増幅器から出力される第１誤差電圧を、オシレータから出力される周期電圧と比較し、第１パルス幅変調信号を出力する第１パルス幅変調コンパレータと、
   前記第２出力電圧に応じた電圧と、所定の第２基準電圧の誤差を増幅する第２誤差増幅器と、
   前記第２誤差増幅器から出力される第２誤差電圧を、前記オシレータから出力される前記周期電圧と比較し、第２パルス幅変調信号を出力する第２パルス幅変調コンパレータと、
   前記第１パルス幅変調信号および前記第２パルス幅変調信号にもとづき、メインスイッチならびに２系統の同期整流スイッチを時分割してオンオフするロジック回路と、
   前記第１出力電圧に応じた電圧を、前記第１基準電圧と比較する第１コンパレータと、
   前記第２出力電圧に応じた電圧を、前記第２基準電圧と比較する第２コンパレータと、
   を備え、
   軽負荷時において、前記第１出力電圧が前記第１基準電圧より高く、かつ前記第２出力電圧が前記第２基準電圧より高いとき、前記オシレータならびに前記第１、第２パルス幅変調コンパレータの動作を停止することを特徴とする制御回路。
2. 前記第１、第２誤差増幅器はそれぞれ、前記第１、第２コンパレータと演算増幅器を共有して一体に構成されており、
   前記演算増幅器の第１入力端子に、出力電圧に応じた電圧を入力し、
   前記演算増幅器の出力端子と第２入力端子間に直列に接続された帰還キャパシタおよび帰還スイッチを設け、
   通常負荷時においては、前記帰還スイッチをオンする一方、軽負荷時においては、前記帰還スイッチをオフすること特徴とする請求項１に記載の制御回路。
3. 所定の設定電圧を、前記オシレータから出力される周期電圧と比較し、デューティ比の固定されたデューティ比固定信号を出力する最大デューティ比設定コンパレータをさらに備え、前記第１、第２パルス幅変調信号のデューティ比の上限を、前記デューティ比固定信号のデューティ比に制限したことを特徴とする請求項１または２に記載の制御回路。
4. 制御端子をさらに備え、当該制御端子に外部から入力される制御信号にもとづき、軽負荷時と通常負荷時とを切り替えることを特徴とする請求項１または２に記載の制御回路。
5. ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から４のいずれかに記載の制御回路。
6. 入力電圧を昇圧して第１、第２出力電圧を出力するスイッチング電源装置であって、
   前記入力電圧が印加される入力端子と、
   前記第１、第２出力電圧をそれぞれ出力する第１、第２出力端子と、
   前記入力端子と固定電位端子間に直列に接続されたインダクタおよびメインスイッチと、
   前記インダクタと前記メインスイッチの接続点と前記第１、第２出力端子間にそれぞれ設けられた第１、第２同期整流スイッチと、
   前記第１、第２同期整流スイッチに並列に設けられた第１、第２ダイオードと、
   前記第１、第２出力端子と固定電位端子間に設けられた第１、第２出力キャパシタと、
   前記メインスイッチおよび前記第１、第２同期整流スイッチのオンオフを制御する請求項１から４のいずれかに記載の制御回路と、
   を備え、前記制御回路は、通常動作時においては、前記メインスイッチおよび前記第１、第２スイッチを交互にオンオフする一方、軽負荷時においては、前記メインスイッチのみをオンオフすることを特徴とするスイッチング電源装置。
7. 入力電圧を昇圧して第１、第２出力電圧を出力するスイッチング電源装置であって、
   前記入力電圧が印加される入力端子と、
   前記第１、第２出力電圧をそれぞれ出力する第１、第２出力端子と、
   前記第１出力端子と固定電位端子間に設けられた第１出力キャパシタと、
   前記第２出力端子と固定電位端子間に設けられた第２出力キャパシタと、
   前記入力端子と固定電位端子間に直列に接続されたインダクタおよび第１スイッチと、
   前記インダクタと前記第１スイッチの接続点と、前記第１出力端子間に設けられた第２スイッチと、
   前記インダクタと前記第１スイッチの接続点と、前記第２出力端子間に直列に設けられた第３、第４スイッチと、
   前記第２スイッチに対して並列に、カソード端子が前記第２出力端子側となるように設けられた第１ダイオードと、
   前記第４スイッチに対して並列にカソード端子が前記第２出力端子側となるように設けられた第２ダイオードと、
   前記第１から第４スイッチのオンオフを制御する請求項１から４のいずれかに記載の制御回路と、
   を備え、前記制御回路は、通常動作時においては、
   前記第１スイッチ、第２スイッチを順にオンする第１期間と、前記第１スイッチ、第３スイッチを順にオンし、かつ前記第３スイッチがオンの期間に前記第４スイッチをオンする第２期間と、を交互に繰り返す一方、軽負荷時においては、
   前記第１スイッチをオンする第３期間と、前記第１スイッチ、第３スイッチを順にオンする第４期間と、を交互に繰り返すことを特徴とするスイッチング電源装置。
8. 電池と、
   前記電池の電圧を昇圧する請求項６または７に記載のスイッチング電源装置と、
   前記スイッチング電源装置から出力される前記第１、第２出力電圧により駆動される複数の負荷と、
   を備えることを特徴とする電子機器。

Images