JP5082872B2 - ソフトスタート回路 - Google Patents

ソフトスタート回路 Download PDF

Info

Publication number
JP5082872B2
JP5082872B2 JP2008008240A JP2008008240A JP5082872B2 JP 5082872 B2 JP5082872 B2 JP 5082872B2 JP 2008008240 A JP2008008240 A JP 2008008240A JP 2008008240 A JP2008008240 A JP 2008008240A JP 5082872 B2 JP5082872 B2 JP 5082872B2
Authority
JP
Japan
Prior art keywords
soft start
start circuit
transistor
type mos
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008008240A
Other languages
English (en)
Other versions
JP2009169749A (ja
Inventor
仁之 田淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2008008240A priority Critical patent/JP5082872B2/ja
Publication of JP2009169749A publication Critical patent/JP2009169749A/ja
Application granted granted Critical
Publication of JP5082872B2 publication Critical patent/JP5082872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、出力電圧を基準電圧に至るまで徐々に上昇させるソフトスタート回路に係り、特に、スイッチング電源装置に適用されるソフトスタート回路に関する。
従来、スイッチング電源装置には、起動時の突入電流を軽減するため(スイッチング電源装置の破損を防止するため)のソフトスタート回路(図6参照)が設けられている。
図6は、従来のソフトスタート回路の回路図であり、図7は、従来のソフトスタート回路の出力電圧の立ち上がりを模式的に示す図である。図6及び図7において、Vは図6に示すFの電圧を示しており、VTH1はN型MOSトランジスタ105がオンするときの電圧を示している。また、図7に示すJは、出力端子107から出力される出力電圧VOUTの推移、Tは所定のソフトスタート時間(以下、「所定のソフトスタート時間T」をする)をそれぞれ示している。
図6を参照するに、従来のソフトスタート回路100は、電源101と、定電流Iを生成する定電流源102と、コンデンサ103と、基準電源104と、N型MOSトランジスタ105と、コントロールシグナル106と、出力端子107と、出力端子107に接続され、出力端子107からの出力電圧VOUTを基準として出力電圧を制御するスイッチング電源(図示せず)とを有し、出力端子107から出力される出力電圧VOUTの値が基準電源104の基準電圧VREFと略等しくなるように制御する。
上記構成とされたソフトスタート回路100では、定電流源102とコンデンサ103との時定数により、N型MOSトランジスタ105を緩やかにON(オン)させる。このように、N型MOSトランジスタ105を緩やかにオンさせることで、図7に示すように、出力電圧VOUTの立ち上がりが緩やかになるため、所定のソフトスタート時間Tを得ることができる(例えば、特許文献1参照。)。
特開昭59−149518号公報
しかしながら、従来のソフトスタート回路100では、所定のソフトスタート時間Tを得るために、コンデンサ103のサイズ(コンデンサ103のサイズはトランジスタのサイズと比較してかなり大きい)を大きくする必要があるため、ソフトスタート回路100が大型化してしまうという問題があった。
そこで、本発明は上記の点に鑑みてなされたものであり、ソフトスタート回路を大型化させることなく、所定のソフトスタート時間を得ることのできるソフトスタート回路を提供することを目的とする。
本発明の一観点によれば、基準電圧(VREF)を発生する基準電源(15)及び出力電圧(VOUT1)を出力する出力端子(22)と電気的に接続された第1のトランジスタ(18)と、第1の配線(13)を介して、定電流源(12)と電気的に接続されたコンデンサ(14)と、前記第1のトランジスタ(18)のゲートと接続された第2の配線(19)と、を備えたソフトスタート回路(10)であって、前記第1及び第2の配線(13,19)と電気的に接続された第2のトランジスタ(21)を有し、前記第2のトランジスタ(21)のソースとゲートとが第1の配線(13)と接続されており、前記第2のトランジスタ(21)のドレインが前記第2の配線(19)を介して前記第1のトランジスタ(18)ゲートと接続されていることを特徴とするソフトスタート回路(10)が提供される。
本発明によれば、定電流源(12)とコンデンサ(14)とを電気的に接続する第1の配線(13)と、第1のトランジスタ(18)のゲートと接続された第2の配線(19)とに対して電気的に接続された第2のトランジスタ(21)を設けることにより、第2のトランジスタ(21)がオンするときの電圧(VTH2)分、出力電圧(VOUT1)の値が基準電圧(VREF)に到達する時間を長くして、ソフトスタート時間(T)を長くすることが可能となる。これにより、従来のソフトスタート回路(100)に設けられたコンデンサ(103)の容量よりも小さい容量とされたコンデンサ(14)を用いて、所定のソフトスタート時間(T)を得ることが可能となる。つまり、コンデンサ(14)のサイズを小型化(言い換えれば、ソフトスタート回路10を小型化)して、所定のソフトスタート時間(T)を得ることができる。
また、従来のソフトスタート回路(100)に設けられたコンデンサ(103)の容量と同じ容量のコンデンサ(14)を用いた場合、コンデンサ(14)のサイズを大型化することなく(言い換えれば、ソフトスタート回路10を大型化することなく)、長いソフトスタート時間(T)を得ることができる。
なお、上記参照符号は、あくまでも参考であり、これによって、本願発明が図示の態様に限定されるものではない。
本発明は、ソフトスタート回路を小型化して、所定のソフトスタート時間を得ることができる。
次に、図面に基づいて本発明の実施の形態を説明する。
(実施の形態)
図1は、本発明の実施の形態に係るソフトスタート回路の回路図である。図1において、Vは図1に示すAの電圧(以下、「電圧V」とする)、VTH1はN型MOSトランジスタ18がオンするときの電圧(以下、「電圧VTH1」とする)、VTH2はN型MOSトランジスタ21がオンするときの電圧(以下、「電圧VTH2」とする)をそれぞれ示している。
図1を参照するに、本実施の形態のソフトスタート回路10は、電源11と、定電流源12と、第1の配線13と、コンデンサ14と、基準電源15と、コントロールシグナル17と、第1のトランジスタであるN型MOSトランジスタ18と、第2の配線19と、第2のトランジスタであるN型MOSトランジスタ21と、出力端子22と、出力端子22に接続され、出力端子22からの出力電圧VOUT1を基準として出力電圧を制御するスイッチング電源(図示せず)とを有する。ソフトスタート回路10は、出力端子22から出力される出力電圧VOUT1が基準電源15の基準電圧VREFと略等しくなるように制御された回路である。
定電流源12は、電源11、コンデンサ14、コントロールシグナル17の端子17A(常時接地されていない端子)、及びN型MOSトランジスタ21のゲートと電気的に接続されている。定電流源12は、コンデンサ14を充電する際に必要な定電流IS1を生成する。
第1の配線13は、その一方の端部が定電流源12と接続されており、他方の端部がコンデンサ14の一方の端部(常時接地されていない側の端部)と接続されている。また、第1の配線13は、コントロールシグナル17の端子17A、及びN型MOSトランジスタ21のゲート及びソースと電気的に接続されている。
コンデンサ14は、その一方の端部が定電流源12、コントロールシグナル17の端子17A、及びN型MOSトランジスタ21のゲート及びソースと電気的に接続されており、他方の端部が接地されている。コンデンサ14が充電されることで、図1に示すAの電位が上昇する。
基準電源15は、マイナス端子と、プラス端子とを有しており、基準電圧VREFを生成する。基準電源15のマイナス端子は、接地されており、基準電源15のプラス端子は、N型MOSトランジスタ18のドレインと接続されている。
コントロールシグナル17は、コンデンサ14を充電する前に、コンデンサ14の電位を0(ゼロ)にするためのものである。コントロールシグナル17の端子17Aは、第1の配線13と電気的に接続されている。コントロールシグナル17の端子17Bは、接地されている。なお、図1では、コントロールシグナル17がオフの状態(端子17Aと端子17Bとが電気的に接続されていない状態)を図示している。
N型MOSトランジスタ18のドレインは、基準電源15のプラス端子と電気的に接続されている。N型MOSトランジスタ18のゲートは、第2の配線19を介して、N型MOSトランジスタ21のドレインと電気的に接続されている。N型MOSトランジスタ18のソースは、出力端子22と電気的に接続されている。N型MOSトランジスタ18は、電圧VTH1に到達する(言い換えれば、電圧Vが、基準電圧VREFと、電圧VTH1と、電圧VTH2とを加算した値に到達する)とオンする。電圧VTH1の値は、例えば、0.6V〜0.7Vとすることができる。
第2の配線19は、その一方の端部がN型MOSトランジスタ21のドレインと接続されており、他方の端部がN型MOSトランジスタ18のゲートと接続されている。
N型MOSトランジスタ21のゲート及びソースは、第1の配線13と電気的に接続されている。N型MOSトランジスタ21のドレインは、第2の配線19と電気的に接続されている。N型MOSトランジスタ21は、電圧VTH2に到達するとオンする。電圧VTH2の値は、例えば、0.6V〜0.7Vとすることができる。
図2は、本実施の形態のソフトスタート回路の出力電圧の推移を模式的に示す図である。図2では、従来のソフトスタート回路100のコンデンサ103の容量と、本実施の形態のソフトスタート回路10のコンデンサ14の容量とを同じにした場合のソフトスタート回路10,100の出力電圧VOUT,VOUT1の推移を図示する。また、図2において、Jは従来のソフトスタート回路100の出力電圧VOUTの推移、Bは本実施の形態のソフトスタート回路10の出力電圧VOUT1の推移、Tは所定のソフトスタート時間(以下、「ソフトスタート時間T」とする)、Tは本実施の形態のソフトスタート回路10のソフトスタート時間(以下、「ソフトスタート時間T」とする)、Tはソフトスタート時間Tから所定のソフトスタート時間Tを引いた時間(以下、「時間T」とする)をそれぞれ示している。
このように、N型MOSトランジスタ21を設け、N型MOSトランジスタ21のゲート及びソースを第1の配線13(定電流源12及びコンデンサ14と電気的に接続された配線)と電気的に接続すると共に、N型MOSトランジスタ21のドレインを第2の配線19(N型MOSトランジスタ18のゲートと電気的に接続された配線)と電気的に接続することにより、例えば、従来のソフトスタート回路100に設けられたコンデンサ103の容量と、ソフトスタート回路10とに設けられたコンデンサ14の容量とを同じにした場合、図2に示すように、N型MOSトランジスタ21がオンするときの電圧VTH2分、出力電圧VOUT1の値が基準電圧VREFに到達するまでの時間が従来よりも長くなる。これにより、従来のソフトスタート回路100の所定のソフトスタート時間Tよりもソフトスタート回路10のソフトスタート時間Tを時間T分長くすることが可能となる。
つまり、ソフトスタート回路10を用いて、所定のソフトスタート時間Tを得る場合、ソフトスタート回路10に設けられたコンデンサ14の容量を従来のソフトスタート回路100に設けられたコンデンサ103よりも小さくすることが可能となる。言い換えれば、ソフトスタート回路10に設けられたコンデンサ14のサイズを従来のソフトスタート回路100に設けられたコンデンサ103のサイズよりも小さくして、ソフトスタート回路10の小型化を図ることが可能となる。したがって、第1の配線13及び第2の配線19と電気的に接続されたN型MOSトランジスタ21を設けることにより、ソフトスタート回路10を大型化させることなく、所定のソフトスタート時間Tを得ることができる。
また、従来のソフトスタート回路100に設けられたコンデンサ103の容量と、ソフトスタート回路10に設けられたコンデンサ14の容量とを同じにした場合、先に説明したように、ソフトスタート回路10のソフトスタート時間Tを長くすることが可能となるため、長いソフトスタート時間Tが必要な場合には有効である。
出力端子22は、N型MOSトランジスタ18のソースと電気的に接続されている。
本実施の形態のソフトスタート回路によれば、N型MOSトランジスタ21を設け、定電流源12とコンデンサ14とを電気的に接続する第1の配線13と、N型MOSトランジスタ18のゲートと接続された第2の配線19とに対してN型MOSトランジスタ21を電気的に接続することにより、N型MOSトランジスタ21がオンするときの電圧VTH2分、出力端子22から出力される出力電圧VOUT1の値が基準電圧VREFに到達する時間(ソフトスタート時間T)が長くなるため、コンデンサ14のサイズを小型化することが可能となる。これにより、ソフトスタート回路10を小型化して、所定のソフトスタート時間Tを得ることができる。
また、ソフトスタート回路10のコンデンサ14の容量を、従来のソフトスタート回路100に設けられたコンデンサ103の容量と同じにした場合、コンデンサ14のサイズを大型化することなく(言い換えれば、ソフトスタート回路10を大型化することなく)、従来よりも長いソフトスタート時間Tを得ることができる。
図3は、本発明の実施の形態の第1変形例に係るソフトスタート回路の回路図である。図3において、先に説明した本実施の形態のソフトスタート回路10と同一構成部分には同一符号を付す。
図3を参照するに、本実施の形態の第1変形例のソフトスタート回路30は、本実施の形態のソフトスタート回路10の構成に、さらにN型MOSトランジスタ31を設け、第2の配線19及びN型MOSトランジスタ21とN型MOSトランジスタ31とを電気的に接続した以外はソフトスタート回路10と同様に構成される。
N型MOSトランジスタ31のゲートは、N型MOSトランジスタ21のドレイン及びN型MOSトランジスタ31のソースと電気的に接続されている。N型MOSトランジスタ31のドレインは、第2の配線19と接続されている。N型MOSトランジスタ31は、電圧VTH3に到達するとオンする。電圧VTH3の値は、例えば、0.6V〜0.7Vとすることができる。
図4は、本実施の形態の第1変形例のソフトスタート回路の出力電圧の推移を模式的に示す図である。図4において、Bは本実施の形態のソフトスタート回路10の出力電圧VOUT1の推移、Dは本実施の形態の第1変形例のソフトスタート回路30の出力電圧VOUT2の推移、Tは本実施の形態のソフトスタート回路10のソフトスタート時間T、Tは本実施の形態の第1変形例のソフトスタート回路30のソフトスタート時間(以下、「ソフトスタート時間T」とする)をそれぞれ示している。
このように、第1の配線13と第2の配線19との間に、N型MOSトランジスタ21,31(複数のN型MOSトランジスタ)を直列接続することで、コンデンサ14のサイズのさらなる小型化(言い換えれば、ソフトスタート回路10のさらなる小型化)を図ることができる。また、図4に示すように、ソフトスタート回路10のソフトスタート時間Tよりもさらに長いソフトスタート時間Tを確保することができる。
なお、ソフトスタート回路30では、2つのN型MOSトランジスタ(N型MOSトランジスタ21,31)を設けた場合を例に挙げて説明したが、必要に応じて、3つ以上のN型MOSトランジスタを設けてもよい。
図5は、本発明の実施の形態の第2変形例に係るソフトスタート回路の回路図である。図5において、先に説明した本実施の形態のソフトスタート回路10と同一構成部分には同一符号を付す。
図5を参照するに、本実施の形態の第2変形例のソフトスタート回路40は、本実施の形態のソフトスタート回路10に設けられたN型MOSトランジスタ21の代わりに、第2のトランジスタとしてP型MOSトランジスタ41を設けた以外は、ソフトスタート回路10と同様に構成される。
P型MOSトランジスタ41のドレインは、第1の配線13と電気的に接続されている。P型MOSトランジスタ41のソースは、第2の配線19と電気的に接続されている。P型MOSトランジスタ41のゲートは、P型MOSトランジスタ41のソースと電気的に接続されている。
このように、第2のトランジスタとしてN型MOSトランジスタ21の代わりにP型MOSトランジスタ41を設けてもよい。このような構成とされたソフトスタート回路40は、本実施の形態のソフトスタート回路10と同様な効果を得ることができる。また、第1の配線13と第2の配線19との間に複数のP型MOSトランジスタ41を配置し、第1及び第2の配線13,19と複数のP型MOSトランジスタ41とを電気的に接続してもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、スイッチング電源装置に適用できる。
本発明の実施の形態に係るソフトスタート回路の回路図である。 本実施の形態のソフトスタート回路の出力電圧の推移を模式的に示す図である。 本発明の実施の形態の第1変形例に係るソフトスタート回路の回路図である。 本実施の形態の第1変形例のソフトスタート回路の出力電圧の推移を模式的に示す図である。 本発明の実施の形態の第2変形例に係るソフトスタート回路の回路図である。 従来のソフトスタート回路の回路図である。 従来のソフトスタート回路の出力電圧の立ち上がりを模式的に示す図である。
符号の説明
10,30,40 ソフトスタート回路
11 電源
12 定電流源
13 第1の配線
14 コンデンサ
15 基準電源
17 コントロールシグナル
17A,17B 端子
18,21,31 N型MOSトランジスタ
19 第2の配線
22 出力端子
41 P型MOSトランジスタ
S1 定電流
OUT1,VOUT2 出力電圧
REF 基準電圧
TH1,VTH2,VTH3 電圧
T 所定のソフトスタート時間
,T ソフトスタート時間
時間

Claims (4)

  1. 基準電圧を発生する基準電源及び出力電圧を出力する出力端子と電気的に接続された第1のトランジスタと、第1の配線を介して、定電流源と電気的に接続されたコンデンサと、前記第1のトランジスタのゲートと接続された第2の配線と、を備えたソフトスタート回路であって、
    前記第1及び第2の配線と電気的に接続された第2のトランジスタを有し、
    前記第2のトランジスタのソースとゲートとが第1の配線と接続されており、前記第2のトランジスタのドレインが前記第2の配線を介して前記第1のトランジスタのゲートと接続されていることを特徴とするソフトスタート回路。
  2. 記第1の配線と前記第2の配線との間に前記第2のトランジスタと直列に接続された第3のトランジスタを有することを特徴とする請求項1記載のソフトスタート回路。
  3. 前記第3のトランジスタのソースとゲートとが、前記第2のトランジスタのドレインと接続されており、前記第3のトランジスタのドレインが前記第2の配線を介して前記第1のトランジスタのゲートと接続されていることを特徴とする請求項2記載のソフトスタート回路。
  4. 前記第2及び前記第3のトランジスタは、MOSトランジスタであることを特徴とする請求項2又は3記載のソフトスタート回路。
JP2008008240A 2008-01-17 2008-01-17 ソフトスタート回路 Active JP5082872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008008240A JP5082872B2 (ja) 2008-01-17 2008-01-17 ソフトスタート回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008008240A JP5082872B2 (ja) 2008-01-17 2008-01-17 ソフトスタート回路

Publications (2)

Publication Number Publication Date
JP2009169749A JP2009169749A (ja) 2009-07-30
JP5082872B2 true JP5082872B2 (ja) 2012-11-28

Family

ID=40970830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008008240A Active JP5082872B2 (ja) 2008-01-17 2008-01-17 ソフトスタート回路

Country Status (1)

Country Link
JP (1) JP5082872B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5400449B2 (ja) * 2009-04-07 2014-01-29 富士通テン株式会社 電源回路
JP5695392B2 (ja) 2010-03-23 2015-04-01 セイコーインスツル株式会社 基準電圧回路
CN103529890B (zh) * 2012-07-06 2016-08-03 国民技术股份有限公司 一种软启动装置及方法
CN107678481B (zh) * 2017-10-09 2018-11-20 江苏先云信息技术有限公司 无人驾驶光电软驱动恒流电路、集成电路与控制系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004318339A (ja) * 2003-04-14 2004-11-11 Sharp Corp ドロッパ型レギュレータ及びそれを用いた電源装置
JP4545526B2 (ja) * 2004-08-24 2010-09-15 ルネサスエレクトロニクス株式会社 電源制御用半導体集積回路およびスイッチング電源装置

Also Published As

Publication number Publication date
JP2009169749A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
JP2006302971A (ja) 電源クランプ回路及び半導体装置
JP2012070333A (ja) レベルシフト回路及びそれを用いたスイッチングレギュレータ
JP2011250554A (ja) 電源回路、集積回路装置、固体撮像装置および電子機器
JP2007014176A (ja) 多電源供給回路および多電源供給方法
US8896277B2 (en) Voltage regulator
JP2009130879A (ja) レベルシフト回路
JP5082872B2 (ja) ソフトスタート回路
JP2019139427A (ja) 基準電圧回路及び半導体装置
JPWO2005122373A1 (ja) レベルシフト回路及びこれを備えたスイッチングレギュレータ
JP5123679B2 (ja) 基準電圧生成回路及びその起動制御方法
TWI439030B (zh) 軟啟動電路及其驅動方法
JP4823024B2 (ja) レベル変換回路
JP2005130245A (ja) 半導体出力回路
JP2007019861A (ja) アナログスイッチ回路および定電流生成回路
JP6406947B2 (ja) 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法
JP2006191705A (ja) 多出力電源装置
JP5856513B2 (ja) ボルテージレギュレータ
JP2008177755A (ja) レベルシフト回路およびそれを用いた半導体装置
JP6421624B2 (ja) 降圧電源回路および集積回路
JP4348697B2 (ja) 電源入力回路
JP6282124B2 (ja) レベルシフト回路及び半導体装置
JP2004048893A (ja) 直流電圧変換回路及び半導体集積回路
JP2004120373A5 (ja)
JP3052433B2 (ja) レベルシフト回路
JP2007164270A (ja) 電源装置及びこれを備えた電気機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5082872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3