JP4348697B2

JP4348697B2 - 電源入力回路

Info

Publication number: JP4348697B2
Application number: JP2004188186A
Authority: JP
Inventors: 健柏木; 五輪生中西
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2004-06-25
Filing date: 2004-06-25
Publication date: 2009-10-21
Anticipated expiration: 2024-06-25
Also published as: JP2006014491A

Description

本発明は、電源の逆接続に対する保護を行う電源入力回路に関する。

従来の電源入力回路は、電源の電圧範囲の下限を拡大できるものもある（特許文献１参照。）。

また、従来の電源入力回路は、電力損失が小さく、小形、低コストのものもある（特許文献２から特許文献４参照。）。

以下に、このような従来の電源入力回路について図６を用いて説明する。図６は、従来の電源入力回路を示す構成図である。

電源Ｖｂａｔは直流の電源で形成され、例えばバッテリで形成する。また、電源Ｖｂａｔの一端はコンバータ２０の入力の一端に接続する。

さらに、スイッチＱ１は、例えばｎチャンネル型金属酸化膜半導体電界効果トランジスタ（ｎチャンネル型ＭＯＳＦＥＴ）で形成する。また、スイッチＱ１のドレイン（一端）は電源Ｖｂａｔの他端に接続する。さらに、スイッチＱ１のソース（他端）はコンバータ２０の入力の他端に接続する。即ち、スイッチＱ１は電源からの供給経路に形成される。

そして、電源Ｖｂａｔの一端とコンバータ２０の入力の一端との接続点の電圧を電圧Ａとし、電源Ｖｂａｔの他端とスイッチＱ１のドレインとの接続点の電圧を電圧Ｂとし、スイッチＱ１のソースとコンバータ２０の入力の他端との接続点の電圧を電圧Ｓとする。

また、スイッチＱ１のゲート（制御端子）と電圧Ａとの間に抵抗Ｒ５を接続し、スイッチＱ１のゲートと電圧Ｓとの間に抵抗Ｒ２を接続する。そして、スイッチＱ１のゲートと抵抗Ｒ５と抵抗Ｒ２との接続点の電圧を電圧Ｇとする。

さらに、コンバータ２０の出力の一端の電圧は出力電圧Ｖｏｕｔとする。また、コンバータ２０の出力の他端は共通電位ＣＯＭに接続する。さらに、出力電圧Ｖｏｕｔには負荷（図示せず）を接続する。

また、ダイオードＤ１のアノードはスイッチＱ１のソースに接続し、ダイオードＤ１のカソードはスイッチＱ１のドレインに接続する。なお、ダイオードＤ１は、スイッチＱ１内部のボディーダイオードで形成しても実質的に同等の構成となる。

このように構成する図６の従来例の動作を説明する。
まず、電源Ｖｂａｔが順方向に接続されるときを説明する。このとき、電源Ｖｂａｔの一端は電源Ｖｂａｔの他端よりも大きくなり、電圧Ａは電圧Ｂよりも大きくなる（Ａ＞Ｂ）。

さらに、電源Ｖｂａｔ，抵抗Ｒ５，抵抗Ｒ２，ダイオードＤ１の回路で電流が流れ、抵抗Ｒ２に電圧（Ｇ−Ｓ）＞０が発生し、スイッチＱ１のゲートソース間電圧（Ｇ−Ｓ）が発生し、スイッチＱ１はオンとなる。そして、電源Ｖｂａｔ，コンバータ２０及び出力電圧Ｖｏｕｔ，スイッチＱ１の回路で電流が流れる。

また、電源Ｖｂａｔの電圧（Ａ−Ｂ）は、スイッチＱ１の出力の電圧（Ａ−Ｓ）となり、コンバータ２０を介して、出力電圧Ｖｏｕｔとなる。そして、コンバータ２０は電圧（Ａ−Ｓ）を所定の出力電圧Ｖｏｕｔに変換する。

次に、電源Ｖｂａｔが逆方向に接続されるときを説明する。このとき、電源Ｖｂａｔの一端は電源Ｖｂａｔの他端よりも小さくなり、電圧Ａは電圧Ｂよりも小さくなる（Ａ＜Ｂ）。

さらに、ダイオードＤ１は逆バイアスとなってオフし、抵抗Ｒ２には電流が流れず、抵抗Ｒ２に発生する電圧はほぼゼロとなり、スイッチＱ１のゲートソース間電圧（Ｇ−Ｓ）はほぼゼロとなり、スイッチＱ１はオフとなる。

また、ダイオードＤ１及びスイッチＱ１がオフとなるため、スイッチＱ１の出力の電圧（Ａ−Ｓ）はほぼゼロとなり、出力電圧Ｖｏｕｔはほぼゼロとなる。そして、コンバータ２０及び出力電圧Ｖｏｕｔに接続される負荷には電流が流れない。

よって、図１の実施例は、電源Ｖｂａｔの逆接続のときに、電源Ｖｂａｔ、コンバータ２０、出力電圧Ｖｏｕｔに接続される負荷を保護する。

特許２８０４３３３号公報特開平５−２６０６５２号公報特開平１１−１６８８３１号公報特開２００１−１２８３７０号公報

しかしながら、例えば、電源Ｖｂａｔの電圧（Ａ−Ｂ）が１．５Ｖのとき、スイッチＱ１のゲートソース間電圧（Ｇ−Ｓ）はスイッチＱ１の閾値電圧よりも低くなり、スイッチＱ１は十分にオンできず、安定な出力電圧Ｖｏｕｔが得られないという課題がある。

そして、スイッチＱ１の損失が大きくなるという課題がある。また、スイッチＱ１の出力の電圧（Ａ−Ｓ）が小さくなり、コンバータ２０が正常に動作できないという課題がある。

なお、特許文献１から特許文献４に記載の従来例は、電源の電圧範囲の下限が１．５Ｖというように極端に低い場合を課題とする構成ではない。

本発明の目的は、以上説明した課題を解決するものであり、電源の電圧が低い場合でも、安定な出力電圧Ｖｏｕｔを供給可能な電源入力回路を提供することにある。

このような目的を達成する本発明は、次の通りである。
（１）電源の一方の極に接続される第１の接続点（Ａ）と、前記電源の他方の極に接続される第２の接続点（Ｂ）と、一端が前記第２の接続点（Ｂ）に接続され、前記電源が順方向に接続されるときオンし、前記電源が逆方向に接続されるときにオフするスイッチ（Ｑ１）と、入力が前記第１の接続点（Ａ）に接続され、共通電位が前記スイッチ（Ｑ１）の他端に接続される昇圧コンバータ（１０）と、前記昇圧コンバータ（１０）の出力を分圧する第１抵抗（Ｒ１）及び第２抵抗（Ｒ２）と、コレクタに前記第１抵抗（Ｒ１）と前記第２抵抗（Ｒ２）と前記スイッチ（Ｑ１）の制御端子とを接続し、エミッタに前記第１の接続点（Ａ）を接続し、ベースに前記第２の接続点（Ｂ）を接続するトランジスタ（Ｑ２）とを備え、前記スイッチ（Ｑ１）は、前記昇圧コンバータ（１０）の出力でオンする
ことを特徴とする電源入力回路。

（２）アノードに前記第２の接続点（Ｂ）と前記スイッチ（Ｑ１）の一端とを接続し、カソードに前記トランジスタ（Ｑ２）のベースを接続するダイオード（Ｄ４）を備え、前記スイッチ（Ｑ１）はｎチャンネル型金属酸化膜半導体電界効果トランジスタで形成し、前記トランジスタ（Ｑ２）はＮＰＮ型トランジスタで形成することを特徴とする（１）記載の電源入力回路。

（３）電源の一方の極に接続される第１の接続点（Ａ）と、前記電源の他方の極に接続される第２の接続点（Ｂ）と、一端が前記第２の接続点（Ｂ）に接続され、前記電源が順方向に接続されるときオンし、前記電源が逆方向に接続されるときにオフするスイッチ（Ｑ１）と、入力が前記第１の接続点（Ａ）に接続され、共通電位が前記スイッチ（Ｑ１）の他端に接続される昇圧コンバータ（１０）と、前記昇圧コンバータ（１０）の出力を分圧する第１抵抗（Ｒ１）及び第２抵抗（Ｒ２）と、アノードに前記第１抵抗（Ｒ１）と前記第２抵抗（Ｒ２）と前記スイッチ（Ｑ１）の制御端子とを接続し、カソードに前記第１の接続点（Ａ）を接続するダイオード（Ｄ５）を備え、前記スイッチ（Ｑ１）は、前記昇圧コンバータ（１０）の出力でオンすることを特徴とする電源入力回路。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
本発明によれば、電源の電圧が低い場合でも、安定な出力電圧Ｖｏｕｔを供給可能な電源入力回路を提供できる。

また、本発明によれば、電力損失の小さい電源入力回路を提供できる。このため、電源をバッテリで形成した場合、バッテリの消耗を小さくできる。

さらに、本発明によれば、電源の逆接続のときに、電源、電源入力回路、出力電圧に接続される負荷等を保護できる。

以下に図１に基づいて本発明を詳細に説明する。図１は、本発明の一実施例を示す構成図である。なお、図６の従来例と同一の要素には同一符号を付し、説明を省略する。

図１の実施例の特徴は、昇圧コンバータ１０とスイッチＱ１の駆動に係る構成とにある。

図１の実施例の構成を説明する。
図１の実施例の昇圧コンバータ１０は、図６の従来例のコンバータ２０に相当する。

また、スイッチＱ１のゲートと出力電圧Ｖｏｕｔとの間に抵抗Ｒ１を接続する。そして、スイッチＱ１のゲートと抵抗Ｒ１と抵抗Ｒ２との接続点の電圧を電圧Ｇとする。

さらに、昇圧コンバータ１０内の構成を説明する。
インダクタＬ１とスイッチＱ３及びダイオードＤ３との直列回路は、電源Ｖｂａｔの一端とスイッチＱ１のソース（他端）との間に接続する。また、インダクタＬ１とダイオードＤ２とコンデンサＣ１との直列回路は電源Ｖｂａｔの一端とスイッチＱ１のソース（他端）との間に接続する。さらに、コンデンサＣ１を出力電圧Ｖｏｕｔと共通電位ＣＯＭとの間に接続する。

また、スイッチＱ３は、例えばｎチャンネル型金属酸化膜半導体電界効果トランジスタ（ｎチャンネル型ＭＯＳＦＥＴ）で形成する。
そして、インダクタＬ１とスイッチＱ３のドレイン（一端）とダイオードＤ３のアノードとダイオードＤ２のアノードとの接続点の電圧を電圧Ｐとする。

また、ダイオードＤ２のカソードとコンデンサＣ１と抵抗Ｒ１との接続点の電圧は出力電圧Ｖｏｕｔとなる。さらに、スイッチＱ１のソース（他端）とダイオードＤ１のアノードと抵抗Ｒ２とスイッチＱ３のソース（他端）とダイオードＤ３のアノードとコンデンサＣ１との接続点の電圧は、電圧Ｓとなり、共通電位ＣＯＭとなる。

このように構成する図１の実施例の動作を説明する。
まず、電源Ｖｂａｔが順方向に接続されるときを説明する。このとき、電源Ｖｂａｔの一端は電源Ｖｂａｔの他端よりも大きくなり、電圧Ａは電圧Ｂよりも大きくなる（Ａ＞Ｂ）。

さらに、電源Ｖｂａｔ，インダクタＬ１，ダイオードＤ２，抵抗Ｒ１，抵抗Ｒ２，ダイオードＤ１の回路で電流が流れ、抵抗Ｒ２に電圧（Ｇ−Ｓ）＞０が発生し、スイッチＱ１のゲートソース間電圧（Ｇ−Ｓ）が発生し、スイッチＱ１はオンとなる。よって、スイッチＱ１は、昇圧コンバータ１０の出力でオンする。

そして、電源Ｖｂａｔ，インダクタＬ１，ダイオードＤ２，出力電圧Ｖｏｕｔ、スイッチＱ１の回路で電流が流れる。

また、電源Ｖｂａｔの電圧（Ａ−Ｂ）は、スイッチＱ１の出力の電圧（Ａ−Ｓ）となり、昇圧コンバータ１０を介して、出力電圧Ｖｏｕｔとなる。そして、昇圧コンバータ１０は、スイッチＱ３のオンオフにより、電圧（Ａ−Ｓ）を所定の出力電圧Ｖｏｕｔに昇圧する。即ち、Ｖｏｕｔ≧（Ａ−Ｓ）となる。

このため、電源Ｖｂａｔの電圧（Ａ−Ｂ）が低く、電圧（Ａ−Ｓ）が低い場合でも、出力電圧Ｖｏｕｔは高い電圧となり、抵抗Ｒ２に高い電圧（Ｇ−Ｓ）が発生し、スイッチＱ１のゲートソース間電圧（Ｇ−Ｓ）はスイッチＱ１の閾値電圧よりも高くなり、スイッチＱ１は十分にオンする。

即ち、スイッチＱ１は昇圧コンバータの出力（出力電圧Ｖｏｕｔ）でオンする。そして、スイッチＱ１の損失は小さくなり、昇圧コンバータ１０は正常に動作し、出力電圧Ｖｏｕｔは安定となる。

次に、電源Ｖｂａｔが逆方向に接続されるときを説明する。このとき、電源Ｖｂａｔの一端は電源Ｖｂａｔの他端よりも小さくなり、電圧Ａは電圧Ｂよりも小さくなる（Ａ＜Ｂ）。さらに、ダイオードＤ１は逆バイアスとなってオフし、抵抗Ｒ２には電流が流れず、抵抗Ｒ２に発生する電圧はほぼゼロとなり、スイッチＱ１のゲートソース間電圧（Ｇ−Ｓ）はほぼゼロとなり、スイッチＱ１はオフとなる。

また、ダイオードＤ１及びスイッチＱ１がオフとなるため、スイッチＱ１の出力の電圧（Ａ−Ｓ）はほぼゼロとなり、出力電圧Ｖｏｕｔはほぼゼロとなる。そして、昇圧コンバータ１０及び出力電圧Ｖｏｕｔに接続される負荷には電流が流れない。

よって、図１の実施例は、電源Ｖｂａｔの逆接続のときに、電源Ｖｂａｔ，昇圧コンバータ１０，出力電圧Ｖｏｕｔに接続される負荷を保護する。

さらに、電源Ｖｂａｔが順方向からゼロに変化するときの動作を詳しく説明する。
まず、電源Ｖｂａｔが順方向のときは、スイッチＱ１はオン、トランジスタＱ２はオフである。そして、スイッチＱ１のゲートは電荷を蓄積する。

次に、電源Ｖｂａｔがゼロに変化すると、スイッチＱ１のゲートに蓄積された電荷は抵抗Ｒ１及び抵抗Ｒ２を介して緩やかに放電し、スイッチＱ１は緩やかにオフとなる。

以下に図２に基づいて本発明を詳細に説明する。図２は、本発明の第２の実施例を示す構成図である。なお、図１の実施例と同一の要素には同一符号を付し、説明を省略する。
図２の実施例の特徴は、トランジスタＱ２に係る構成にある。

トランジスタＱ２は、ＮＰＮ型トランジスタで形成する。そして、トランジスタＱ２のコレクタ（一端）は抵抗Ｒ１と抵抗Ｒ２とスイッチＱ１のゲートとの接続点（電圧Ｇ）に接続する。また、トランジスタＱ２のエミッタ（他端）は電源Ｖｂａｔの一端と昇圧コンバータ１０の入力の一端との接続点（電源Ｖｂａｔの一端とインダクタＬ１との接続点）（電圧Ａ）に接続する。

さらに、トランジスタＱ２のベース（制御端子）は、抵抗Ｒ３を介して、電源Ｖｂａｔの他端とスイッチＱ１のドレインとダイオードＤ１のカソードとの接続点（電圧Ｂ）に接続する。

このような図２の実施例の構成と図１の実施例の構成とは実質的に同じとなるため、図２の実施例の作用効果は、図１の実施例の作用効果と同じとなる。

また、電源Ｖｂａｔが順方向に接続されるときは、トランジスタＱ２のベースエミッタ間電圧は逆バイアスとなり、トランジスタＱ２はオフとなる。
さらにまた、電源Ｖｂａｔが逆方向に接続されるときは、電源Ｖｂａｔ，抵抗Ｒ３，トランジスタＱ２の回路で電流が流れ、トランジスタＱ２はオンし、電圧Ｇは電圧Ａとなる。

さらに、電源Ｖｂａｔが順方向から逆方向に変化するときの動作を詳しく説明する。
まず、電源Ｖｂａｔが順方向のときは、スイッチＱ１はオン、トランジスタＱ２はオフである。そして、スイッチＱ１のゲートは電荷を蓄積する。

次に、電源Ｖｂａｔが逆方向に変化すると、トランジスタＱ２はオンとなり、スイッチＱ１のゲートに蓄積された電荷はトランジスタＱ２を介して急速に放電し、スイッチＱ１は急速にオフとなる。

したがって、図２の実施例は、電源（バッテリ）Ｖｂａｔを短時間で交換するようなアプリケーションに好適な構成である。

詳しくは、電源Ｖｂａｔを短時間で交換する際に、電源Ｖｂａｔの極性が誤って反対となっても、スイッチＱ１が急速にオフとなり、電源Ｖｂａｔ，昇圧コンバータ１０，出力電圧Ｖｏｕｔに接続される負荷を保護する。

以下に図３に基づいて本発明を詳細に説明する。図３は、本発明の第３の実施例を示す構成図である。なお、図２の実施例と同一の要素には同一符号を付し、説明を省略する。
図３の実施例の特徴は、ダイオードＤ４にある。

ダイオードＤ４のアノードは、電源Ｖｂａｔの他端とスイッチＱ１のドレインとダイオードＤ１のカソードとの接続点（電圧Ｂ）に接続する。また、ダイオードＤ４のカソードは、抵抗Ｒ３を介して、トランジスタＱ２のベースに接続する。

このような図３の実施例の構成と図２の実施例の構成とは実質的に同じとなるため、図３の実施例の作用効果は、図２の実施例の作用効果と同じとなる。

また、電源Ｖｂａｔが順方向に接続されるときは、ダイオードＤ４は逆バイアスとなり、トランジスタＱ２はオフとなる。そして、このとき、ダイオードＤ４はトランジスタＱ２のベースエミッタ間に生ずる逆電圧を抑制する。
さらにまた、電源Ｖｂａｔが逆方向に接続されるときは、ダイオードＤ４はオンとなり、トランジスタＱ２はオンとなる。

よって、図３の実施例のトランジスタＱ２を安定に動作させることができる。そして、図３の実施例は、安定な特性となる。

以下に図４に基づいて本発明を詳細に説明する。図４は、本発明の第４の実施例を示す構成図である。なお、図１の実施例と同一の要素には同一符号を付し、説明を省略する。
図４の実施例の特徴は、ダイオードＤ５にある。

ダイオードＤ５のアノードは、スイッチＱ１のゲートと抵抗Ｒ１と抵抗Ｒ２との接続点（電圧Ｇ）に接続する。また、ダイオードＤ５のカソードは、電源Ｖｂａｔの一端と昇圧コンバータ１０の入力の一端との接続点（電源Ｖｂａｔの一端とインダクタＬ１との接続点）（電圧Ａ）に接続する。

このような図４の実施例の構成と図１の実施例の構成とは実質的に同じとなるため、図４の実施例の作用効果は、図１の実施例の作用効果と同じとなる。

また、電源Ｖｂａｔが順方向に接続されるときは、条件により、出力電圧Ｖｏｕｔ，抵抗Ｒ１，ダイオードＤ５，電源Ｖｂａｔの回路で電流が流れる。
さらにまた、電源Ｖｂａｔが逆方向に接続されるときは、ダイオードＤ５はオンし、電圧Ｇは電圧Ａとなる。

さらに、電源Ｖｂａｔが順方向から逆方向に変化するときの動作を詳しく説明する。
まず、電源Ｖｂａｔが順方向のときは、スイッチＱ１はオンである。そして、スイッチＱ１のゲートは電荷を蓄積する。

次に、電源Ｖｂａｔが逆方向に変化すると、ダイオードＤ５はオンとなり、スイッチＱ１のゲートに蓄積された電荷はダイオードＤ５を介して急速に放電し、スイッチＱ１は急速にオフとなる。

したがって、図４の実施例は、図２の実施例と同様に、電源（バッテリ）Ｖｂａｔを短時間で交換するようなアプリケーションに好適な構成である。

以下に図５に基づいて本発明を詳細に説明する。図５は、本発明の第５の実施例を示す構成図である。なお、図１の実施例と同一の要素には同一符号を付し、説明を省略する。
図５の実施例の特徴は、抵抗Ｒ４とダイオードＤ６とにある。

同図において、抵抗Ｒ４の一端はスイッチＱ１のドレイン（電圧Ｂ）に接続し、抵抗Ｒ４の他端はスイッチＱ１のソース（電圧Ｓ）に接続する。即ち、抵抗Ｒ４はスイッチＱ１に並列に接続する。そして、抵抗Ｒ４は高抵抗で形成する。

また、ダイオードＤ６のアノードはスイッチＱ１のソースと昇圧コンバータ１０の入力の他端との接続点（電圧Ｓ及び共通電位ＣＯＭ）に接続し、ダイオードＤ６のカソードは電源Ｖｂａｔの一端と昇圧コンバータ１０の入力の一端との接続点（電圧Ａ）に接続する。

さらに、昇圧コンバータ１０の制御回路（図示せず）は、電圧（Ａ−Ｓ）または出力電圧Ｖｏｕｔから電力が供給される。

このような図５の実施例の構成と図１の実施例の構成とは実質的に同じとなるため、図５の実施例の作用効果は、図１の実施例の作用効果と同じとなる。

また、昇圧コンバータ１０の制御回路は、起動の際に、電源Ｖｂａｔ，昇圧コンバータ１０，抵抗Ｒ４の回路で電力が供給される。よって、起動の際にダイオードＤ１に基づく電圧降下がなく、昇圧コンバータ１０は安定に動作できる。したがって、図５の実施例は、電源の電圧が低い場合でも、安定な出力電圧Ｖｏｕｔを供給できる。

さらに、電源Ｖｂａｔが順方向に接続されるときダイオードＤ６はオフとなり、電源Ｖｂａｔが逆方向に接続されるとき、ダイオードＤ６はオンとなる。よって、ダイオードＤ６は、電源Ｖｂａｔが逆方向に接続されるとき、昇圧コンバータ１０に発生する逆電圧を抑制し、昇圧コンバータ１０を保護する。

さらに、上述の例とは別に、図１において、電源Ｖｂａｔよりも高い電圧の別電源、例えば、バッテリ（図示せず）の出力を用いてスイッチＱ１をオンするように変形しても、実質的に同等の構成となり、同等の作用効果がある。

以上のように、本発明は、前述の実施例に限定されることなく、その本質を逸脱しない範囲でさらに多くの変更及び変形を含むものである。

本発明の一実施例を示す構成図である。本発明の第２の実施例を示す構成図である。本発明の第３の実施例を示す構成図である。本発明の第４の実施例を示す構成図である。本発明の第５の実施例を示す構成図である。従来の電源入力回路を示す構成図である。

符号の説明

１０昇圧コンバータ
２０コンバータ
Ｄ１，Ｄ４，Ｄ５，Ｄ６ダイオード
Ｑ１スイッチ
Ｑ２トランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４抵抗
Ｖａｂｔ電源
Ｖｏｕｔ出力電圧
ＣＯＭ共通電位

Claims

電源の一方の極に接続される第１の接続点（Ａ）と、
前記電源の他方の極に接続される第２の接続点（Ｂ）と、
一端が前記第２の接続点（Ｂ）に接続され、前記電源が順方向に接続されるときオンし、前記電源が逆方向に接続されるときにオフするスイッチ（Ｑ１）と、
入力が前記第１の接続点（Ａ）に接続され、共通電位が前記スイッチ（Ｑ１）の他端に接続される昇圧コンバータ（１０）と、
前記昇圧コンバータ（１０）の出力を分圧する第１抵抗（Ｒ１）及び第２抵抗（Ｒ２）と、
コレクタに前記第１抵抗（Ｒ１）と前記第２抵抗（Ｒ２）と前記スイッチ（Ｑ１）の制御端子とを接続し、エミッタに前記第１の接続点（Ａ）を接続し、ベースに前記第２の接続点（Ｂ）を接続するトランジスタ（Ｑ２）とを備え、
前記スイッチ（Ｑ１）は、前記昇圧コンバータ（１０）の出力でオンする
ことを特徴とする電源入力回路。
アノードに前記第２の接続点（Ｂ）と前記スイッチ（Ｑ１）の一端とを接続し、カソードに前記トランジスタ（Ｑ２）のベースを接続するダイオード（Ｄ４）を備え、
前記スイッチ（Ｑ１）はｎチャンネル型金属酸化膜半導体電界効果トランジスタで形成し、
前記トランジスタ（Ｑ２）はＮＰＮ型トランジスタで形成する
ことを特徴とする請求項１記載の電源入力回路。
電源の一方の極に接続される第１の接続点（Ａ）と、
前記電源の他方の極に接続される第２の接続点（Ｂ）と、
一端が前記第２の接続点（Ｂ）に接続され、前記電源が順方向に接続されるときオンし、前記電源が逆方向に接続されるときにオフするスイッチ（Ｑ１）と、
入力が前記第１の接続点（Ａ）に接続され、共通電位が前記スイッチ（Ｑ１）の他端に接続される昇圧コンバータ（１０）と、
前記昇圧コンバータ（１０）の出力を分圧する第１抵抗（Ｒ１）及び第２抵抗（Ｒ２）と、
アノードに前記第１抵抗（Ｒ１）と前記第２抵抗（Ｒ２）と前記スイッチ（Ｑ１）の制御端子とを接続し、カソードに前記第１の接続点（Ａ）を接続するダイオード（Ｄ５）を備え、
前記スイッチ（Ｑ１）は、前記昇圧コンバータ（１０）の出力でオンする
ことを特徴とする電源入力回路。