JP2007110833A - 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路 - Google Patents
昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路 Download PDFInfo
- Publication number
- JP2007110833A JP2007110833A JP2005298950A JP2005298950A JP2007110833A JP 2007110833 A JP2007110833 A JP 2007110833A JP 2005298950 A JP2005298950 A JP 2005298950A JP 2005298950 A JP2005298950 A JP 2005298950A JP 2007110833 A JP2007110833 A JP 2007110833A
- Authority
- JP
- Japan
- Prior art keywords
- rectifying element
- mos transistor
- substrate gate
- inductor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】昇圧動作停止時はPMOSトランジスタM3がオンしPMOSトランジスタM4がオフするようにして整流素子M2のサブストレートゲートは、インダクタL1と整流素子M2との接続部に接続され、出力端子OUTには寄生ダイオードD4のアノードが、整流素子M2のサブストレートゲートには寄生ダイオードD4のカソードがそれぞれ接続されるようにし、出力端子OUTの電圧が低下しても、入力電圧Vinが出力端子OUTに出力されないようにした。
【選択図】図1
Description
図9において、インダクタL101とNMOSトランジスタで構成されたスイッチング素子M101が、入力電圧Vinと接地電圧との間に直列に接続されており、インダクタL101とスイッチング素子M101との接続部と出力端子OUTとの間に整流素子であるダイオードD101が接続されている。
このような回路において、スイッチング素子M101がオンしている期間にインダクタL101にエネルギが蓄えられる。スイッチング素子M1がオフしている期間に、インダクタL101に蓄えられた該エネルギが入力電圧Vinに加算されて出力されることから、入力電圧Vinよりも出力電圧Voutを大きくすることができる。しかし、整流素子に電圧降下の大きいダイオードD101を使用しているため、電源変換効率が悪かった。
PMOSトランジスタM102のサブストレートゲートは、PMOSトランジスタM102における出力端子OUT側の端部に接続されている。このため、PMOSトランジスタM102に生成される寄生ダイオードD102は、PMOSトランジスタM102におけるインダクタL101側の端部とサブストレートゲートとの間に生成される。寄生ダイオードD102において、アノードはPMOSトランジスタM102におけるインダクタL101側の端部に、カソードはPMOSトランジスタM102における出力端子OUT側の端部にそれぞれ接続されている。
図11は、このような問題を解決するために考えられた昇圧回路である(例えば、特許文献1参照。)。
図11では、2つの整流素子M112及びM113を有し、該各整流素子M112及びM113の寄生ダイオードD112及びD113の極性が逆方向になるように接続されている。この結果、過負荷を検出した過負荷保護手段から出力された信号で、制御回路113がスイッチング素子M111と2つの整流素子M112,M113をそれぞれオフにしても、入力電圧Vinが出力端子OUTに出力されることはない。
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端が前記整流素子のサブストレートゲートに接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端が前記出力端子に接続された第2のMOSトランジスタと、
前記スイッチング素子、整流素子並びに第1及び第2の各MOSトランジスタの動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続され、前記制御回路部は、昇圧動作時には第1のMOSトランジスタをオフさせると共に第2のMOSトランジスタをオンさせ、昇圧動作停止時には第1のMOSトランジスタをオンさせると共に第2のMOSトランジスタをオフさせるものである。
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端及びサブストレートゲートが前記整流素子のサブストレートゲートにそれぞれ接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端及びサブストレートゲートが前記出力端子にそれぞれ接続された第2のMOSトランジスタと、
前記スイッチング素子及び整流素子の動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続されるものである。
前記昇圧回路は、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端が前記整流素子のサブストレートゲートに接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端が前記出力端子に接続された第2のMOSトランジスタと、
前記スイッチング素子、整流素子並びに第1及び第2の各MOSトランジスタの動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続され、前記制御回路部は、昇圧動作時には第1のMOSトランジスタをオフさせると共に第2のMOSトランジスタをオンさせ、昇圧動作停止時には第1のMOSトランジスタをオンさせると共に第2のMOSトランジスタをオフさせるものである。
前記昇圧回路は、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端及びサブストレートゲートが前記整流素子のサブストレートゲートにそれぞれ接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端及びサブストレートゲートが前記出力端子にそれぞれ接続された第2のMOSトランジスタと、
前記スイッチング素子及び整流素子の動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続されるようにした。
前記昇圧回路は、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端が前記整流素子のサブストレートゲートに接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端が前記出力端子に接続された第2のMOSトランジスタと、
前記スイッチング素子、整流素子並びに第1及び第2の各MOSトランジスタの動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続され、前記制御回路部は、昇圧動作時には第1のMOSトランジスタをオフさせると共に第2のMOSトランジスタをオンさせ、昇圧動作停止時には第1のMOSトランジスタをオンさせると共に第2のMOSトランジスタをオフさせるようにした。
前記昇圧回路は、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端及びサブストレートゲートが前記整流素子のサブストレートゲートにそれぞれ接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端及びサブストレートゲートが前記出力端子にそれぞれ接続された第2のMOSトランジスタと、
前記スイッチング素子及び整流素子の動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続されるものである。
第1の実施の形態.
図1は、本発明の第1の実施の形態における昇圧回路の回路例を示した図である。
図1において、昇圧回路1は、入力端子INに入力された入力電圧Vinを昇圧して出力電圧Voutとして出力端子OUTから出力する。
昇圧回路1は、NMOSトランジスタで構成されたスイッチング素子M1、PMOSトランジスタで構成された整流素子M2、PMOSトランジスタM3,M4、インバータINV1、インダクタL1、コンデンサC1並びにスイッチング素子M1、整流素子M2及びPMOSトランジスタM3,M4の動作制御を行う制御回路2を備えている。なお、PMOSトランジスタM3は第1のMOSトランジスタを、PMOSトランジスタM4は第2のMOSトランジスタを、制御回路2及びインバータINV1は制御回路部をそれぞれなす。また、スイッチング素子M1、整流素子M2、PMOSトランジスタM3,M4、インバータINV1及び制御回路2は、1つのICに集積されるようにしてもよい。
ここで、図2は、昇圧回路1の動作時における、整流素子M2のサブストレートゲートの接続状態と、PMOSトランジスタM3及びM4における寄生ダイオードの接続状態を等価回路で示した図であり、図3は、昇圧回路1の動作停止時における、整流素子M2のサブストレートゲートの接続状態と、PMOSトランジスタM3及びM4における寄生ダイオードの接続状態を等価回路で示した図である。
次に、図3において、昇圧動作停止時はスリープ信号SLPがローレベルであることから、PMOSトランジスタM3はオンしPMOSトランジスタM4はオフする。整流素子M2のサブストレートゲートは、インダクタL1と整流素子M2との接続部に接続され、出力端子OUTには寄生ダイオードD4のアノードが、整流素子M2のサブストレートゲートには寄生ダイオードD4のカソードがそれぞれ接続されている。このため、出力端子OUTの電圧が低下しても、入力電圧Vinが出力端子OUTに出力されることはない。
図4において、出力電圧Voutを分圧して分圧電圧Vfbを生成し出力する出力電圧検出用の抵抗R1及びR2を備え、制御回路2は、該分圧電圧Vfbが所定の基準電圧Vrefになるように、スイッチング素子M1及び整流素子M2の動作制御、例えばPWM制御を行って出力電圧Voutが所定値で一定になるようにする。
図5において、整流素子M2を介して出力端子OUTに出力される電流ioを電圧に変換する抵抗R3を出力端子OUTに接続し、抵抗R3の端子間電圧が制御回路2に出力される。制御回路2は、該端子間電圧が所定の基準電圧Vrefになるように、スイッチング素子M1及び整流素子M2の動作制御、例えばPWM制御を行って出力電流ioが所定値で一定になるようにする。
図7は、本発明の第2の実施の形態における昇圧回路の回路例を示した図である。なお、図7では、図1と同じもの又は同様のものは同じ符号で示している。
図7において、昇圧回路1aは、入力端子INに入力された入力電圧Vinを昇圧して出力電圧Voutとして出力端子OUTから出力する。
昇圧回路1aは、NMOSトランジスタで構成されたスイッチング素子M1、PMOSトランジスタで構成された整流素子M2、PMOSトランジスタM3,M4、インダクタL1、コンデンサC1並びにスイッチング素子M1及び整流素子M2の動作制御を行う制御回路2aを備えている。なお、制御回路2aは制御回路部をなす。また、スイッチング素子M1、整流素子M2、PMOSトランジスタM3,M4及び制御回路2aは、1つのICに集積されるようにしてもよい。
2,2a 制御回路
M1 スイッチング素子
M2 整流素子
M3,M4 PMOSトランジスタ
L1 インダクタ
C1 コンデンサ
D3,D4 寄生ダイオード
INV1 インバータ
R1〜R3 抵抗
Claims (18)
- 入力端子に入力された入力電圧を昇圧して出力端子から出力する昇圧回路において、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端が前記整流素子のサブストレートゲートに接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端が前記出力端子に接続された第2のMOSトランジスタと、
前記スイッチング素子、整流素子並びに第1及び第2の各MOSトランジスタの動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続され、前記制御回路部は、昇圧動作時には第1のMOSトランジスタをオフさせると共に第2のMOSトランジスタをオンさせ、昇圧動作停止時には第1のMOSトランジスタをオンさせると共に第2のMOSトランジスタをオフさせることを特徴とする昇圧回路。 - 前記第1のMOSトランジスタは、一端が前記インダクタを介して前記入力端子に接続されることを特徴とする請求項1記載の昇圧回路。
- 入力端子に入力された入力電圧を昇圧して出力端子から出力する昇圧回路において、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端及びサブストレートゲートが前記整流素子のサブストレートゲートにそれぞれ接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端及びサブストレートゲートが前記出力端子にそれぞれ接続された第2のMOSトランジスタと、
前記スイッチング素子及び整流素子の動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続されることを特徴とする昇圧回路。 - 前記第1及び第2の各MOSトランジスタは、PMOSトランジスタであることを特徴とする請求項1、2又は3記載の昇圧回路。
- 前記第1及び第2の各MOSトランジスタは、サブストレートゲートが前記整流素子のサブストレートゲートにそれぞれ接続されることを特徴とする請求項4記載の昇圧回路。
- 前記スイッチング素子、整流素子、第1及び第2の各MOSトランジスタ並びに制御回路部は、1つのICに集積されることを特徴とする請求項1、2、3、4又は5記載の昇圧回路。
- 入力端子に入力された入力電圧を昇圧回路で昇圧し、所定の定電圧を生成して出力端子から出力する定電圧回路において、
前記昇圧回路は、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端が前記整流素子のサブストレートゲートに接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端が前記出力端子に接続された第2のMOSトランジスタと、
前記スイッチング素子、整流素子並びに第1及び第2の各MOSトランジスタの動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続され、前記制御回路部は、昇圧動作時には第1のMOSトランジスタをオフさせると共に第2のMOSトランジスタをオンさせ、昇圧動作停止時には第1のMOSトランジスタをオンさせると共に第2のMOSトランジスタをオフさせることを特徴とする定電圧回路。 - 前記第1のMOSトランジスタは、一端が前記インダクタを介して前記入力端子に接続されることを特徴とする請求項7記載の定電圧回路。
- 入力端子に入力された入力電圧を昇圧回路で昇圧し、所定の定電圧を生成して出力端子から出力する定電圧回路において、
前記昇圧回路は、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端及びサブストレートゲートが前記整流素子のサブストレートゲートにそれぞれ接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端及びサブストレートゲートが前記出力端子にそれぞれ接続された第2のMOSトランジスタと、
前記スイッチング素子及び整流素子の動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続されることを特徴とする定電圧回路。 - 前記第1及び第2の各MOSトランジスタは、PMOSトランジスタであることを特徴とする請求項7、8又は9記載の定電圧回路。
- 前記第1及び第2の各MOSトランジスタは、サブストレートゲートが前記整流素子のサブストレートゲートにそれぞれ接続されることを特徴とする請求項10記載の定電圧回路。
- 前記スイッチング素子、整流素子、第1及び第2の各MOSトランジスタ並びに制御回路部は、1つのICに集積されることを特徴とする請求項7、8、9、10又は11記載の定電圧回路。
- 入力端子に入力された入力電圧を昇圧回路で昇圧して出力端子に出力し、該出力端子から出力される電流が所定の定電流になるように該昇圧動作を制御する定電流回路において、
前記昇圧回路は、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端が前記整流素子のサブストレートゲートに接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端が前記出力端子に接続された第2のMOSトランジスタと、
前記スイッチング素子、整流素子並びに第1及び第2の各MOSトランジスタの動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続され、前記制御回路部は、昇圧動作時には第1のMOSトランジスタをオフさせると共に第2のMOSトランジスタをオンさせ、昇圧動作停止時には第1のMOSトランジスタをオンさせると共に第2のMOSトランジスタをオフさせることを特徴とする定電流回路。 - 前記第1のMOSトランジスタは、一端が前記インダクタを介して前記入力端子に接続されることを特徴とする請求項13記載の定電流回路。
- 入力端子に入力された入力電圧を昇圧回路で昇圧して出力端子に出力し、該出力端子から出力される電流が所定の定電流になるように該昇圧動作を制御する定電流回路において、
前記昇圧回路は、
一端が前記入力端子に接続されたインダクタと、
該インダクタの他端と接地電圧との間に接続され、制御電極に入力された制御信号に応じてスイッチングするスイッチング素子と、
前記インダクタの他端と前記出力端子との間に接続され、制御電極に入力された制御信号に応じてスイッチングするMOSトランジスタからなる整流素子と、
一端が前記入力端子に接続され、他端及びサブストレートゲートが前記整流素子のサブストレートゲートにそれぞれ接続された第1のMOSトランジスタと、
一端が前記整流素子のサブストレートゲートに接続され、他端及びサブストレートゲートが前記出力端子にそれぞれ接続された第2のMOSトランジスタと、
前記スイッチング素子及び整流素子の動作制御を行う制御回路部と、
を備え、
前記第1及び第2の各MOSトランジスタは、カソードが前記整流素子のサブストレートゲートに接続された寄生ダイオードがそれぞれ形成されるように各サブストレートゲートが接続されることを特徴とする定電流回路。 - 前記第1及び第2の各MOSトランジスタは、PMOSトランジスタであることを特徴とする請求項13、14又は15記載の定電流回路。
- 前記第1及び第2の各MOSトランジスタは、サブストレートゲートが前記整流素子のサブストレートゲートにそれぞれ接続されることを特徴とする請求項16記載の定電流回路。
- 前記スイッチング素子、整流素子、第1及び第2の各MOSトランジスタ並びに制御回路部は、1つのICに集積されることを特徴とする請求項13、14、15、16又は17記載の定電流回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298950A JP4791132B2 (ja) | 2005-10-13 | 2005-10-13 | 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路 |
US11/546,803 US7504805B2 (en) | 2005-10-13 | 2006-10-11 | Boost circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298950A JP4791132B2 (ja) | 2005-10-13 | 2005-10-13 | 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110833A true JP2007110833A (ja) | 2007-04-26 |
JP4791132B2 JP4791132B2 (ja) | 2011-10-12 |
Family
ID=37947566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005298950A Expired - Fee Related JP4791132B2 (ja) | 2005-10-13 | 2005-10-13 | 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7504805B2 (ja) |
JP (1) | JP4791132B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009178033A (ja) * | 2007-12-26 | 2009-08-06 | Rohm Co Ltd | 昇圧型スイッチングレギュレータおよびその制御回路 |
US8044641B2 (en) | 2008-02-27 | 2011-10-25 | Ricoh Company, Ltd. | Step-down switching regulator with turn off undershoot prevention |
WO2011155295A1 (en) * | 2010-06-10 | 2011-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Dc/dc converter, power supply circuit, and semiconductor device |
US8154267B2 (en) | 2008-03-07 | 2012-04-10 | Ricoh Company, Ltd. | Current mode control type switching regulator |
US8212538B2 (en) | 2008-12-03 | 2012-07-03 | Ricoh Company, Ltd. | Hysteretic switching regulator and control method used therein |
US8289000B2 (en) | 2007-09-06 | 2012-10-16 | Ricoh Company, Ltd. | Charge control circuit |
US8294434B2 (en) | 2007-09-12 | 2012-10-23 | Ricoh Company, Ltd. | Constant current output control type switching regulator |
JP2015192558A (ja) * | 2014-03-28 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | Dc−dcコンバータ |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4789768B2 (ja) * | 2006-09-29 | 2011-10-12 | パナソニック株式会社 | 電源装置 |
US20080303493A1 (en) * | 2007-06-11 | 2008-12-11 | Pacifictech Microelectronics, Inc. | Boost regulator startup circuits and methods |
US7994758B2 (en) * | 2008-08-27 | 2011-08-09 | Dell Products, Lp | System and method for improving efficiency of a power factor correction boost pre-regulator |
JP2010239609A (ja) * | 2009-03-12 | 2010-10-21 | Rohm Co Ltd | ブースト回路およびそれを用いたδς変調器、電子機器 |
JP5511225B2 (ja) * | 2009-06-03 | 2014-06-04 | ローム株式会社 | 昇圧型スイッチング電源装置 |
US9467047B2 (en) | 2011-05-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | DC-DC converter, power source circuit, and semiconductor device |
JP2013059206A (ja) | 2011-09-08 | 2013-03-28 | Ricoh Co Ltd | 充電回路及びその制御方法 |
JP5788748B2 (ja) | 2011-09-13 | 2015-10-07 | リコー電子デバイス株式会社 | Dc/dcコンバータの制御回路及びdc−dcコンバータ |
JP5812777B2 (ja) | 2011-09-13 | 2015-11-17 | リコー電子デバイス株式会社 | Dc/dcコンバータの制御回路及びdc−dcコンバータ |
JP5808990B2 (ja) | 2011-09-13 | 2015-11-10 | リコー電子デバイス株式会社 | Dc/dcコンバータの制御回路及びdc−dcコンバータ |
JP5902421B2 (ja) | 2011-09-13 | 2016-04-13 | リコー電子デバイス株式会社 | Dc/dcコンバータの制御回路及びdc−dcコンバータ |
JP6460592B2 (ja) | 2013-07-31 | 2019-01-30 | 株式会社半導体エネルギー研究所 | Dcdcコンバータ、及び半導体装置 |
CN110212757B (zh) * | 2014-08-29 | 2020-10-09 | 意法半导体研发(深圳)有限公司 | 功率转换电路和功率转换方法 |
CN105099411A (zh) * | 2015-09-11 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种脉冲宽度调制电路 |
CN105915056A (zh) * | 2016-05-30 | 2016-08-31 | 武汉新芯集成电路制造有限公司 | 一种防止倒灌电流的升压电路 |
US11599760B2 (en) | 2020-06-25 | 2023-03-07 | Samsung Electronics Co., Ltd. | Bi-directional voltage converter of smart card and smart card including the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004280704A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 電源装置の逆流防止回路 |
JP2005253254A (ja) * | 2004-03-08 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 電圧変換装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1055804C (zh) * | 1998-04-27 | 2000-08-23 | 深圳市华为电气股份有限公司 | 一种软开关拓扑电路 |
JP2004120901A (ja) | 2002-09-26 | 2004-04-15 | Fujitsu Ten Ltd | 昇圧電源装置 |
-
2005
- 2005-10-13 JP JP2005298950A patent/JP4791132B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-11 US US11/546,803 patent/US7504805B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004280704A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 電源装置の逆流防止回路 |
JP2005253254A (ja) * | 2004-03-08 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 電圧変換装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8289000B2 (en) | 2007-09-06 | 2012-10-16 | Ricoh Company, Ltd. | Charge control circuit |
US8294434B2 (en) | 2007-09-12 | 2012-10-23 | Ricoh Company, Ltd. | Constant current output control type switching regulator |
JP2009178033A (ja) * | 2007-12-26 | 2009-08-06 | Rohm Co Ltd | 昇圧型スイッチングレギュレータおよびその制御回路 |
US8044641B2 (en) | 2008-02-27 | 2011-10-25 | Ricoh Company, Ltd. | Step-down switching regulator with turn off undershoot prevention |
US8154267B2 (en) | 2008-03-07 | 2012-04-10 | Ricoh Company, Ltd. | Current mode control type switching regulator |
US8212538B2 (en) | 2008-12-03 | 2012-07-03 | Ricoh Company, Ltd. | Hysteretic switching regulator and control method used therein |
WO2011155295A1 (en) * | 2010-06-10 | 2011-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Dc/dc converter, power supply circuit, and semiconductor device |
US8710762B2 (en) | 2010-06-10 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | DC/DC converter, power supply circuit, and semiconductor device |
US9543835B2 (en) | 2010-06-10 | 2017-01-10 | Semiconductor Energy Laboratory Co., Ltd. | DC/DC converter, power supply circuit, and semiconductor device |
JP2015192558A (ja) * | 2014-03-28 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | Dc−dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
US20070085515A1 (en) | 2007-04-19 |
US7504805B2 (en) | 2009-03-17 |
JP4791132B2 (ja) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4791132B2 (ja) | 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路 | |
JP4481879B2 (ja) | スイッチング電源装置 | |
JP4721274B2 (ja) | Dc/dcコンバータ | |
JP2006133936A (ja) | 電源装置、及び携帯機器 | |
JP5294105B2 (ja) | 反転型dc/dcコンバータ | |
JP2007014176A (ja) | 多電源供給回路および多電源供給方法 | |
JP5157603B2 (ja) | 昇圧型dc−dcコンバータおよび電源駆動用半導体集積回路 | |
JP5176433B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを使用したdc−dc変換装置 | |
JP2008154419A (ja) | スイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置 | |
JP2008295237A (ja) | スイッチングパルス生成回路およびスイッチングパルス生成回路を用いたレギュレータ | |
JP5636826B2 (ja) | スイッチングレギュレータ | |
JP2006163814A (ja) | 電源回路 | |
JP2007174890A (ja) | スイッチング電源装置とそれに使用される半導体装置 | |
JP2011125075A (ja) | スイッチングレギュレータ | |
JP2008193283A (ja) | 整流装置 | |
JP2009044814A (ja) | 同期整流型dc/dcコンバータ | |
JP2008109349A (ja) | 逆流電流防止回路 | |
JP5423060B2 (ja) | 昇圧型スイッチングレギュレータ | |
JP4311683B2 (ja) | 半導体装置、降圧チョッパレギュレータ、電子機器 | |
JP2008172969A (ja) | 半導体集積回路 | |
JP2006311646A (ja) | スイッチングレギュレータ | |
WO2011013692A1 (ja) | Dc-dcコンバータ | |
JP2009290937A (ja) | スイッチング電源 | |
JP2009207256A (ja) | 降圧型スイッチングレギュレータ | |
JP3996147B2 (ja) | わずかな充電電流を用いたブートストラップキャパシタ充電回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110721 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4791132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |