JP4789768B2 - 電源装置 - Google Patents

Description

本発明は、各種電子機器に直流電圧を供給する電源装置に関し、特にスイッチング方式の昇圧コンバータからなる電源装置に関する。

スイッチング方式の昇圧コンバータは高効率な電力変換特性を有しており、近年、電池を直流入力電源とする各種電子機器における電源装置として多く用いられている。一般的な昇圧コンバータは、直流入力電源に一端が接続されたインダクタと、当該インダクタの他端と基準電圧ノードとの間に接続されたスイッチと、当該インダクタの他端にアノードが接続されたダイオードと、当該ダイオードのカソードと基準電圧ノードとの間に接続されたコンデンサとを備えた構成となっている。そして、スイッチのオン／オフを繰り返すことでインダクタが充放電され、こうして昇圧された電圧がコンデンサに充電されて直流出力電圧として出力される。

一般的な構成の昇圧コンバータでは、出力側が短絡される又は過負荷になると、たとえスイッチを停止して昇圧動作を抑制したとしても、直流入力電源からインダクタ及びダイオードを介して出力側に過電流が流れてしまう。従来、このような過電流による部品損傷を回避するために、昇圧コンバータにおけるダイオードと出力端との間に電流検出抵抗及び定電流制御用のトランジスタを挿入し、電流検出抵抗によって過電流が検出されると当該トランジスタを定電流制御している（例えば、特許文献１参照）。これにより、出力側が短絡又は過負荷となっても出力電流が一定に保たれるため、インダクタやダイオードなどが保護される。
特許第３５９３１１４号明細書

しかし、上記の過電流保護機能を備えた昇圧コンバータの場合、電流検出抵抗及び定電流制御用のトランジスタは、通常動作における負荷への供給電流に十分に耐え得るものでなければならない。また、電流検出抵抗及び定電流制御用のトランジスタを電流供給経路に挿入することにより導通損失が発生し、昇圧コンバータの変換効率が低下するという問題がある。

上記問題に鑑み、本発明は、スイッチング方式の昇圧コンバータについて、変換効率を劣化されることなく、出力側の短絡や過負荷による過電流から昇圧コンバータを保護することを課題とする。

上記課題を解決するために本発明が講じた手段は、インダクタの充放電をスイッチング制御することで直流入力電圧を昇圧し、当該昇圧した電圧をコンデンサで平滑化して直流出力電圧を得る電源装置として、インダクタとコンデンサとの間に接続され、整流作用を呈するトランジスタと、直流入力電圧及び直流出力電圧を参照してこれら電圧の高低を判定する出力電圧判定回路と、出力電圧判定回路によって直流出力電圧が直流入力電圧よりも低いことが示されているとき、当該トランジスタに流れる電流を所定値にする電流制御回路とを備えたものとする。

これによると、入力側から出力側への電流供給経路にインダクタ及び整流作用を呈するトランジスタ以外の追加的な素子を挿入することなく、直流出力電圧が直流入力電圧よりも低いときにトランジスタに所定値の電流が流れる。したがって、導通損失や変換効率低下を引き起こすことなく、起動時の突入電流及び負荷短絡・過負荷時の過電流を抑制して各部品を保護することができる。

具体的には、電流制御回路は、出力電圧判定回路によって直流出力電圧が直流入力電圧よりも低いことが示されているとき、当該トランジスタのバックゲートに直流入力電圧を供給するバックゲート制御回路と、ソース及びゲートが当該トランジスタのソース及びゲートとそれぞれ接続された補助トランジスタと、補助トランジスタのドレインに接続された定電流源と、当該トランジスタのドレイン電圧及び補助トランジスタのドレイン電圧を受け、これらの電圧差に基づいて生成した電圧を当該トランジスタ及び補助トランジスタのゲートに供給する差動増幅回路とを有する。

より具体的には、差動増幅回路は、直流出力電圧及び所定の電圧を受け、直流出力電圧が所定の電圧よりも低いとき、定電流源の動作下限電圧以上の電圧を出力する一方、直流出力電圧が所定の電圧よりも高いとき、直流出力電圧を出力するオフセット生成回路と、オフセット生成回路の出力電圧及び補助トランジスタのドレイン電圧を反転入力端及び非反転入力端にそれぞれ受け、出力端が当該トランジスタ及び補助トランジスタとのゲート接続点に接続された差動増幅器とを有する。

好ましくは、電流制御回路は、当該トランジスタに流れる電流を徐々に所定値へと変化させるものとする。具体的には、電流制御回路は、当該トランジスタ及び補助トランジスタとのゲート接続点と差動増幅回路との間に接続された抵抗素子を有する。これによると、過電流状態から所定値の電流制御への切り替わりが徐々に行われるため、当該切り替わり時にインダクタに過大な逆起電圧が発生しなくなる。したがって、トランジスタその他に耐圧を超えた電圧が印加されるのを防ぐことができる。

また、好ましくは、電源装置は、直流入力電圧及び当該電源装置の動作下限電圧を参照してこれら電圧の高低を判定する入力電圧判定回路と、入力電圧判定回路によって直流入力電圧が動作下限電圧よりも高いことが示されており、かつ、出力電圧判定回路によって直流出力電圧が直流入力電圧よりも低いことが示されている状態が所定時間継続したことを検出するタイマ回路と、タイマ回路によって上記状態の継続が検出されたとき、当該トランジスタを非導通状態にするシャットダウン回路とを備えているものとする。

これによると、出力側の短絡又は過負荷状態が所定時間継続すると電源装置が自動的にシャットダウンされる。これにより、各部品を過電流から保護することができる。

一方、本発明が講じた手段は、インダクタの充放電をスイッチング制御することで直流入力電圧を昇圧し、当該昇圧した電圧をコンデンサで平滑化して直流出力電圧を得る電源装置として、インダクタとコンデンサとの間に接続され、整流作用を呈するトランジスタと、直流入力電圧及び当該電源装置の動作下限電圧を参照してこれら電圧の高低を判定する入力電圧判定回路と、直流入力電圧及び直流出力電圧を参照してこれら電圧の高低を判定する出力電圧判定回路と、入力電圧判定回路によって直流入力電圧が動作下限電圧よりも高いことが示されており、かつ、出力電圧判定回路によって直流出力電圧が直流入力電圧よりも低いことが示されている状態が所定時間継続したことを検出するタイマ回路と、タイマ回路によって上記状態の継続が検出されたとき、当該トランジスタを非導通状態にするシャットダウン回路とを備えたものとする。

これによると、出力側の短絡又は過負荷状態が所定時間継続すると電源装置が自動的にシャットダウンされる。これにより、各部品を過電流から保護することができる。

具体的には、シャットダウン回路は、当該トランジスタのゲートに直流入力電圧を供給することで、当該トランジスタを非導通状態にする。好ましくは、シャットダウン回路は、当該トランジスタのゲート電圧を徐々に変化させて、当該トランジスタを非導通状態にするものとする。具体的には、シャットダウン回路は、抵抗素子を通じて当該トランジスタのゲートに前記直流入力電圧を供給するものとする。これによると、過電流状態からシャットダウン状態への切り替わりが徐々に行われるため、当該切り替わり時にインダクタに過大な逆起電圧が発生しなくなる。したがって、トランジスタその他に耐圧を超えた電圧が印加されるのを防ぐことができる。

好ましくは、シャットダウン回路は、外部から停止信号を受けたとき、当該トランジスタを非導通状態にするものとする。これによると、電源装置を任意にシャットダウンすることができる。

また、好ましくは、電源装置は、当該電源装置がシャットダウン動作を開始してから出力電圧判定回路によって直流出力電圧が直流入力電圧よりも高いことが示されるまで、コンデンサを放電する放電回路を備えているものとする。これによると、シャットダウン後の電源装置の動作開始条件を一定にすることができ、起動不良や突入電流を防止することができる。

また、好ましくは、電源装置は、直流出力電圧が所定の電圧よりも高いとき、コンデンサを放電する放電回路を備えているものとする。これによると、出力側が過電圧となるのを防ぐことができる。

以上説明したように、本発明によると、スイッチング方式の昇圧コンバータについて、変換効率を劣化されることなく、出力側の短絡や過負荷による過電流から昇圧コンバータを保護することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、第１の実施形態に係る電源装置の回路構成を示す。インダクタ１の一端は電池などから供給される直流入力電圧Ｖｉの入力端に接続されている。インダクタ１の他端と本電源装置の直流出力電圧Ｖｏの出力端との間にはトランジスタ２が接続されている。当該出力端には電圧Ｖｏを平滑化するためのコンデンサ３が接続されている。トランジスタ２はバイアスを適宜印加することにより整流作用を呈し、さらには所定値の電流を流すように動作する。トランジスタ２はＰＭＯＳトランジスタで構成可能である。インダクタ１の他端と基準電圧ノードとの間にはスイッチング素子４が接続されている。スイッチング素子４はＮＭＯＳトランジスタで構成可能である。トランジスタ２及びスイッチング素子４はコントローラ５によってスイッチング制御される。

出力電圧判定回路６は、電圧Ｖｉ及びＶｏを参照してこれら電圧の高低を判定する。具体的には、出力電圧判定回路６は、比較器６１及びインバータ６２から構成される。比較器６１は、反転入力端及び非反転入力端に電圧Ｖｉ及びＶｏをそれぞれ受け、これら電圧の比較結果を示す信号Ｓ１を出力する。インバータ６２は、信号Ｓ１を受け、これを論理反転して信号Ｓ２を出力する。したがって、信号Ｓ１及びＳ２は、電圧Ｖｏが電圧Ｖｉよりも低いとき、それぞれ“Ｌ”及び“Ｈ”となり、電圧Ｖｏが電圧Ｖｉよりも高いとき、それぞれ“Ｈ”及び“Ｌ”となる。なお、比較器６１には、電圧Ｖｏが電圧Ｖｉよりもわずかに低い場合に信号Ｓ１が“Ｈ”となるようなオフセットがあってもよい。

電流制御回路７は、出力電圧判定回路６によって電圧Ｖｏが電圧Ｖｉよりも低いことが示されているとき、トランジスタ２に流れる電流が所定値となるようにトランジスタ２の電流制御を行う。具体的には、電流制御回路７は、バックゲート制御回路７１、補助トランジスタ７２、定電流源７３、差動増幅回路７４及び抵抗素子７５を備えている。

バックゲート制御回路７１は、電圧Ｖｉの供給ノードと電圧Ｖｏの供給ノードとの間に直列接続されたＰＭＯＳトランジスタ７１１及び７１２から構成される。トランジスタ７１１及び７１２の接続点はトランジスタ２のバックゲートに接続され、トランジスタ７１１及び７１２はゲートには信号Ｓ１及びＳ２がそれぞれ与えられる。信号Ｓ１及びＳ２がそれぞれ“Ｌ”及び“Ｈ”のとき、トランジスタ７１１はターンオンし、トランジスタ７１２はターンオフして、トランジスタ２のバックゲートには電圧Ｖｉが印加される。一方、信号Ｓ１及びＳ２がそれぞれ“Ｈ”及び“Ｌ”のとき、トランジスタ７１１はターンオフし、トランジスタ７１２はターンオンして、トランジスタ２のバックゲートには電圧Ｖｏが印加される。

補助トランジスタ７２は、ゲート及びソースがトランジスタ２のゲート及びソースとそれぞれ接続されている。補助トランジスタ７２は、トランジスタ２の１／Ｍ（Ｍは任意の正数）のサイズであり、トランジスタ２とゲート電極を共有している。好ましくは、補助トランジスタ７２のバックゲートに電圧Ｖｉを印加する。例えば、補助トランジスタ７２のバックゲートを電圧Ｖｉの入力端に接続する。また、補助トランジスタ７２のバックゲートをバックゲート制御回路７１の制御出力端、すなわち、トランジスタ７１１及び７１２の接続点に接続してもよい。

差動増幅回路７４は、差動増幅器７４１及びオフセット生成回路７４２から構成される。具体的には、オフセット生成回路７４２は、比較器７４３及びセレクタ７４４から構成される。比較器７４３は、反転入力端及び非反転入力端に電圧Ｖ１及びＶｏをそれぞれ受け、これら電圧の高低を判定する。セレクタ７４４は、比較器７４３の出力信号に従って電圧Ｖｏ及びＶｏ＋Ｖｏｓのいずれか一方を出力する。すなわち、オフセット生成回路７４２は、電圧Ｖｏが電圧Ｖ１よりも高いとき、電圧Ｖｏを出力する一方、電圧Ｖｏが電圧Ｖ１よりも低いとき、電圧Ｖｏをオフセット電圧Ｖｏｓだけ嵩上げして出力する。なお、電圧Ｖｏｓは、定電流源７３の動作下限電圧程度となるように設定しておく。

差動増幅器７４１の反転入力端にはオフセット生成回路７４２が接続され、非反転入力端には定電流源７３及び補助トランジスタ７２が接続されている。また、差動増幅器７４１は、信号Ｓ２を動作電圧として動作する。したがって、信号Ｓ２が“Ｈ”のとき、差動増幅器７４１は、反転入力端及び非反転入力端のそれぞれに印加された電圧の差分を増幅した電圧を出力する。差動増幅器７４１の出力電圧は抵抗素子７５を介してトランジスタ２及び補助トランジスタ７２のゲート接続点に供給される。一方、信号Ｓ２が“Ｌ”のとき、差動増幅器７４１は動作を停止し、その出力はフローティング状態となる。

コントローラ５は、電圧Ｖｉを動作電圧として動作し、信号Ｓ２及び電圧Ｖｏに基づいてトランジスタ２及びスイッチング素子４をスイッチング制御する。具体的には、コントローラ５は、信号Ｓ２が“Ｌ”のとき、トランジスタ２が整流器として動作するようにトランジスタ２のゲートにバイアスを印加するとともに、電圧Ｖｏが目標値となるようにスイッチング素子４をスイッチング制御する。一方、信号Ｓ２が“Ｈ”のとき、コントローラ５はフローティング状態となる。これにより、スイッチング素子４はオフ状態となり、トランジスタ２は電流制御回路７によって制御されることとなる。

次に、起動時、通常動作時及び出力短絡又は過負荷時のそれぞれにおける本電源装置の動作について順に説明する。

≪起動時の動作≫
起動時には電圧Ｖｏはほぼゼロとなっている。したがって、電圧Ｖｏは電圧Ｖｉよりも低いため、信号Ｓ１及びＳ２はそれぞれ“Ｌ”及び“Ｈ”となる。これにより、バックゲート制御回路７１によってトランジスタ２のバックゲートに電圧Ｖｉが印加される。また、信号Ｓ２が“Ｈ”となっているため、コントローラ５はフローティング状態となるとともに、電流制御回路７が動作してトランジスタ２には所定値の電流が流れる。

オフセット生成回路７４２において、電圧Ｖｏが電圧Ｖ１よりも低くなっているため、セレクタ７４４からは電圧Ｖｏ＋Ｖｏｓが出力される。差動増幅器７４１は、定電流源７３の動作電圧がオフセット生成回路７４２の出力電圧Ｖｏ＋Ｖｏｓと等しくなるように、抵抗素子７５を介してトランジスタ２及び補助トランジスタ７２のゲート接続点に電圧を供給する。これにより、定電流源７３によって補助トランジスタ７２に流れる電流のＭ倍の電流がトランジスタ２に流れる。

上述したように起動時には電圧Ｖｏはほぼゼロとなっているため、差動増幅器７４１の反転入力端に電圧Ｖｏをそのまま印加すると差動増幅器７４１の出力はハイレベルとなり、トランジスタ２がターンオフしてしまい、トランジスタ２の電流制御ができなくなる。そこで、オフセット生成回路７４２によって、電圧Ｖｏが電圧Ｖ１程度となるまでは電圧Ｖｏ＋Ｖｏｓを差動増幅器７４１の反転入力端に印加して差動増幅器７４１の出力をローレベルにすることで、トランジスタ２の電流制御を可能にしている。オフセット電圧Ｖｏｓを定電流源７３の動作下限電圧程度に設定しておくのはこのためである。

トランジスタ２に所定値の電流が流れることによってコンデンサ３の充電が進み、電圧Ｖｏが電圧Ｖ１を越えると比較器７４３の出力が反転する。これにより、セレクタ７４４によって電圧Ｖｏｓが選択される。このとき、差動増幅器７４１の反転入力端に印加される電圧が電圧Ｖｏ＋Ｖｏｓから電圧Ｖｏに下がるため、差動増幅器７４１の出力電圧が上昇してトランジスタ２の電流制御に乱れが生じる。しかし、定電流源７３の動作電圧が電圧Ｖｏにまで低下したところでトランジスタ２の電流制御は安定する。

なお、補助トランジスタ７２のサイズを適宜設定することでトランジスタ２に流れる定電流を調整することができる。これにより、起動時間を所望値に調整することができる。

≪通常動作時の動作≫
トランジスタ２に所定値の電流が流れることによってコンデンサ３の充電が進み、電圧Ｖｏが電圧Ｖｉ近くにまで上昇すると比較器６１の出力が反転し、信号Ｓ１及びＳ２はそれぞれ“Ｈ”及び“Ｌ”となる。これにより、バックゲート制御回路７１によってトランジスタ２のバックゲートに電圧Ｖｏが印加される。また、信号Ｓ２が“Ｌ”となるため差動増幅器７４１の出力はフローティング状態となり、トランジスタ２の電流制御は終了する。代わりにコントローラ５が通常動作状態となり、トランジスタ２が整流器として動作するようにトランジスタ２のゲートにバイアスを印加するとともに、電圧Ｖｏが目標値となるようにスイッチング素子４をスイッチング制御する。

≪出力短絡又は過負荷時の動作≫
本電源装置の通常動作時に出力側が短絡される又は過負荷となると電圧Ｖｏが低下する。そして、電圧Ｖｏが電圧Ｖｉよりも低くなると、比較器６１の出力が反転し、信号Ｓ１及びＳ２はそれぞれ“Ｌ”及び“Ｈ”となる。これにより、バックゲート制御回路７１によってトランジスタ２のバックゲートに電圧Ｖｉが印加され、トランジスタ２のボディダイオードは非導通となる。また、信号Ｓ２が“Ｈ”となるため、コントローラ５はフローティング状態となるとともに、電流制御回路７が動作してトランジスタ２の電流制御を行う。詳細については上述したとおりである。

以上、本実施形態によると、起動時及び出力短絡又は過負荷時に所定値の電流が流れるように制御される。これにより、突入電流あるいは過電流からインダクタ１及びトランジスタ２を保護することができる。特に、本実施形態に係る電源装置では、電流供給経路に昇圧コンバータの基本構成要素であるインダクタ１及びトランジスタ２しか挿入されていない。このため、導通損失を発生させることなく、また、変換効率を低下させることなく、突入電流あるいは過電流から各部品を有効に保護することができる。

なお、抵抗素子７５は省略可能であるが、次の理由により、上記構成のとおりに差動増幅器７４１の出力側に設けておくことが好ましい。すなわち、出力短絡又は過負荷時にはトランジスタ２に流れる電流は通常動作時と比べて大きくなっている。この状態で電流制御回路７による電流制御に切り替わると、差動増幅器７４１の駆動能力が十分に高ければインダクタ１の通電状態は過電流から一気に定電流に変化する。そして、この急峻な電流の変化によって、インダクタ１に、トランジスタ２やスイッチング素子４の耐圧を超える逆起電圧が発生するおそれがある。これに対して、抵抗素子７５を設けておくと、電流制御回路７による電流制御に切り替わったとき、トランジスタ２のゲート電圧はトランジスタ２のゲート寄生容量と抵抗素子７５とで決定される時定数に従って徐々に変化する。これにより、インダクタ１の通電状態は過電流から徐々に定電流へと変化するため、当該電流変化によって発生する逆起電圧を低く抑えることができる。

なお、上記とは逆に、差動増幅器７４１の駆動能力が低いと所定値の電流が流れるようになるまでに時間を要してしまい、トランジスタ２に過電流が流れ続けてしまう。そこで、差動増幅器７４１の駆動能力が低い場合には、信号Ｓ２が“Ｈ”のときにトランジスタ２のゲート電位が閾値電圧程度となるように下限クランプを設けるとよい。これにより、過電流状態から早く抜け出して所定値の電流が流れるようにすることができる。

（第２の実施形態）
図２は、第２の実施形態に係る電源装置の回路構成を示す。本電源装置は、図１に示した電源装置に入力電圧判定回路８、タイマ回路９及びシャットダウン回路１０を追加した構成となっている。

入力電圧判定回路８は、電圧Ｖｉ及びＶ２を参照してこれら電圧の高低を判定する。具体的には、入力電圧判定回路８は１個の比較器で構成可能である。当該比較器は、反転入力端及び非反転入力端に電圧Ｖｉ及びＶ２をそれぞれ受け、これら電圧の比較結果を示す信号Ｓ３を出力する。信号Ｓ３は、電圧Ｖｉが電圧Ｖ２よりも低いとき、“Ｌ”となり、電圧Ｖｉが電圧Ｖ２よりも高いとき、“Ｈ”となる。なお、電圧Ｖ２は、本電源装置の動作下限電圧程度となるように設定しておく。

タイマ回路９は、電圧Ｖｉが電圧Ｖ２よりも高く、かつ、電圧Ｖｏが電圧Ｖｉよりも低い状態が所定時間継続したことを検出する。具体的には、タイマ回路９は、エッジ検出器９１、ＲＳラッチ９２、ＮＡＮＤゲート９３、ＮＭＯＳトランジスタ９４、コンデンサ９５、定電流源９６及び比較器９７を備えている。エッジ検出器９１は、信号Ｓ３の立ち上がりエッジを検出したとき、ワンショットパルスを出力してＲＳラッチ９２をセットする。ＮＡＮＤゲート９３は、信号Ｓ２と信号Ｓ３との否定論理積を演算する。ＮＭＯＳトランジスタ９４は、ＮＡＮＤゲート９３の出力によってスイッチング制御される。

比較器９７の反転入力端には電圧Ｖ３が印加され、非反転入力端にはＮＭＯＳトランジスタ９４、コンデンサ９５及び定電流源９６が接続されている。また、比較器９７の出力はＲＳラッチ９２をリセットするための信号となっている。ＮＭＯＳトランジスタ９４が導通しているとき、コンデンサ９５は放電され、比較器９７の非反転入力端には基準電圧が印加される。この場合、比較器９７の出力は“Ｌ”であり、ＲＳラッチ９２はリセットされない。一方、ＮＭＯＳトランジスタ９４が非導通のとき、コンデンサ９５は定電流源９６によって充電され、比較器９７の非反転入力端にはコンデンサ９５に充電された電圧が印加される。そして、コンデンサ９５の充電が進み、充電電圧が電圧Ｖ３よりも高くなると、比較器９７の出力は“Ｈ”となり、ＲＳラッチ９２がリセットされる。

ＲＳラッチ９２からは信号Ｓ４が出力される。信号Ｓ４は、ＲＳラッチ９２がセットされると“Ｈ”となり、リセットされると“Ｌ”となる。すなわち、信号Ｓ４は、電圧Ｖｉが電圧Ｖ２よりも高くなると“Ｈ”となり、さらに、電圧Ｖｏが電圧Ｖｉよりも低い状態が所定時間継続すると“Ｌ”となる。当該所定時間はコンデンサ９５の容量値、定電流源９６の電流量及び電圧Ｖ３によって決定され、これらのいずれかを変更することで適宜調整可能である。なお、当該所定時間は、本電源装置の起動時間、すなわち、本電源装置が起動されてから電圧Ｖｏが電圧Ｖｉ近くにまで上昇するまでに要する時間よりも長くなるように設定する。

シャットダウン回路１０は、信号Ｓ４及び信号ＨＬＴに基づいて、トランジスタ２を非導通状態にするとともにコントローラ５を停止させる。具体的には、シャットダウン回路１０は、信号Ｓ４と信号ＨＬＴとの論理積を演算し、信号Ｓ５を出力するＡＮＤゲート１０１、信号ＨＬＴを論理反転するインバータ１０２、インバータ１０２の出力と信号Ｓ２との論理和を演算し、信号Ｓ６を出力するＯＲゲート１０３、信号Ｓ２と信号Ｓ５との論理積を演算し、信号Ｓ７を出力するＡＮＤゲート１０４、及びＰＭＯＳトランジスタ１０５を備えている。

ＰＭＯＳトランジスタ１０５のソースは電圧Ｖｉの供給ノードに接続され、ドレインは差動増幅器７４１の出力端に接続されている。したがって、ＰＭＯＳトランジスタ１０５が導通すると、差動増幅器７４１の出力が電圧Ｖｉにプルアップされてトランジスタ２の電流制御は停止する。なお、ＰＭＯＳ１０５のソースはバックゲート制御回路７１の制御出力端に接続してもよい。

ＰＭＯＳトランジスタ１０５は、ゲートに入力された信号Ｓ５によってスイッチング制御される。すなわち、ＰＭＯＳトランジスタ１０５は、信号Ｓ５が“Ｌ”のとき、導通し、“Ｈ”のとき、非導通となる。また、差動増幅器７４１は信号Ｓ７を動作電圧として動作する。すなわち、差動増幅器７４１の出力は、信号Ｓ７が“Ｌ”のとき、フローティング状態となる。したがって、タイマ回路９によって上記所定の状態が所定時間継続したことが検出されたとき、又は、信号ＨＬＴが“Ｌ”に設定されたとき、差動増幅器７４１の出力がフローティング状態にされるとともに電圧Ｖｉにプルアップされることにより、トランジスタ２の電流制御は停止する。

信号ＨＬＴが“Ｌ”に設定された場合、信号Ｓ２の状態にかかわらず信号Ｓ６は“Ｈ”となるため、コントローラ５の出力はフローティング状態となる。また、コントローラ５は信号Ｓ３が“Ｌ”のとき、動作を停止して、トランジスタ２及びスイッチング素子４をオフ状態にする。一方、バックゲート制御回路７１は、信号ＨＬＴの論理レベルにかかわらずトランジスタ２のバックゲートを適宜制御する。

次に、信号ＨＬＴが“Ｈ”のときの本電源装置のシャットダウン動作について説明する。本電源装置が起動して電圧Ｖｉが電圧Ｖ２を越えると入力電圧判定回路８の出力信号Ｓ３は“Ｈ”となり、エッジ検出器９１からワンショットパルスが出力されてＲＳラッチ９２がセットされる。これにより、信号Ｓ４は“Ｈ”となる。また、起動時には電圧Ｖｏは電圧Ｖｉよりも低くなっているため、出力電圧判定回路６の出力信号Ｓ２は“Ｈ”となる。信号Ｓ２及びＳ３がいずれも“Ｈ”となるため、ＮＡＮＤゲート９３の出力は“Ｌ”となり、ＮＭＯＳトランジスタ９４は非導通状態となる。これにより、コンデンサ９５は定電流源９６によって充電され始める。これと同時に、信号Ｓ５及びＳ７はいずれも“Ｈ”となるため、ＰＭＯＳトランジスタ１０５が非導通状態となるとともにトランジスタ２は差動増幅器７４１によって電流制御される。

外部負荷に異常がなければコンデンサ３が充電されることにより電圧Ｖｏが上昇する。そして、電圧Ｖｉに近くなったところで信号Ｓ２が“Ｌ”に変化し、これにより、トランジスタ２の電流制御は終了して、代わりにコントローラ５が通常動作状態となる。しかし、出力側の短絡など外部負荷に異常があると電圧Ｖｏは上昇しない。この場合、タイマ回路９においてコンデンサ９５の充電が進み、充電電圧が電圧Ｖ３を超えるとＲＳラッチ９２がリセットされ、信号Ｓ４は“Ｌ”に変化する。これにより、信号Ｓ５及び信号Ｓ７はいずれも“Ｌ”に変化し、ＰＭＯＳトランジスタ１０５が導通状態となるとともに差動増幅器７４１の出力はフローティング状態となる。また、信号Ｓ２は“Ｈ”のままであるため、コントローラ５の出力もまたフローティング状態となっている。したがって、トランジスタ２のゲート寄生容量に充電されていた電荷は抵抗素子７５を通じて徐々に放電し、やがてトランジスタ２は非導通状態となる。すなわち、本電源装置は、外部負荷に異常があれば電流制御も昇圧制御もされずに出力側に電流も供給されない状態、すなわち、シャットダウン状態となる。なお、シャットダウン状態は、電圧Ｖｉが低下して信号Ｓ３が“Ｌ”レベルとなった後、電圧Ｖｉが上昇して信号Ｓ３が“Ｈ”に転じてＲＳラッチ９２をセットするまで維持される。

上記のシャットダウン動作は本電源装置の通常動作中に出力側が短絡された場合にも実行される。すなわち、電圧Ｖｏが低下して電圧Ｖｉよりも低くなると信号Ｓ２が“Ｈ”に変化してトランジスタ２の電流制御が開始され、タイマ回路９によって上記検知がされるまでに電圧Ｖｏが電圧Ｖｉ近くまで上昇しなければ、出力側が短絡されたか又は過負荷となっているとみなして、シャットダウン動作が実行される。そして、バックゲート制御回路７１によってトランジスタ２のバックゲートに電圧Ｖｉが印加され、トランジスタ２は非導通状態となる。これにより、入力側から出力側への電流供給が遮断される。

以上、本実施形態によると、起動時及び通常動作時に出力側が短絡される又は過負荷となると本電源装置がシャットダウンされる。これにより、出力側の異常による過電流からインダクタ１及びトランジスタ２を保護することができる。また、信号ＨＬＴを“Ｌ”に設定することで本電源装置を強制的にシャットダウンすることができる。

（第３の実施形態）
図３は、第３の実施形態に係る電源装置の回路構成を示す。本電源装置は、図２に示した電源装置に放電回路１１を追加し、さらに、シャットダウン回路１０をシャットダウン回路１０’に置換した構成となっている。

シャットダウン回路１０’は、図２に示したシャットダウン回路１０に、ＲＳラッチ１０６、信号Ｓ２と信号ＨＬＴとの論理積を演算してＲＳラッチ１０６をセットするＡＮＤゲート１０７、及び信号ＨＬＴを論理反転してＲＳインバータ１０６をリセットするインバータ１０８を追加した構成となっている。したがって、ＲＳラッチ１０６が出力する信号Ｓ８は、信号Ｓ２及びＨＬＴがいずれも“Ｈ”となることによって“Ｈ”に設定され、信号ＨＬＴが“Ｌ”となることによって“Ｌ”に設定される。すなわち、信号ＨＬＴを“Ｌ”に設定して強制的にシャットダウンした後、再び信号ＨＬＴが“Ｈ”を設定しても、信号Ｓ２が“Ｈ”となるまで、すなわち、電圧Ｖｏが電圧Ｖｉよりも低くなるまで信号Ｓ８は“Ｌ”のままとなり、シャットダウン動作が続けられる。なお、ＡＮＤゲート１０１は信号Ｓ４とＲＳラッチ１０６の出力信号Ｓ８との論理積を演算する。また、インバータ１０２は信号Ｓ８を論理反転する。

放電回路１１は、信号Ｓ２、Ｓ３及びＳ８に基づいてコンデンサ３を放電する。具体的には、放電回路１１は、信号Ｓ３と信号Ｓ８との論理積を演算するＡＮＤゲート１１１、信号Ｓ２とＡＮＤゲート１１１の出力との否定論理和を演算するＮＯＲゲート１１２、比較器１１３、ＮＯＲゲート１１２の出力と比較器１１３の出力との論理和を演算するＯＲゲート１１４、及びＮＭＯＳトランジスタ１１５を備えている。ＮＭＯＳトランジスタ１１５は、コンデンサ５と基準電圧ノードとの間に接続され、ＯＲゲート１１４の出力によってスイッチング制御される。すなわち、ＮＭＯＳトランジスタ１１５が導通することによりコンデンサ３は放電される。また、比較器１１３の反転入力端及び非反転入力端には電圧Ｖ４及びＶｏがそれぞれ印加されている。なお、電圧Ｖ４は、本電源装置の出力電圧の上限値程度となるように設定しておく。また、ＮＭＯＳトランジスタ１１５は、そのオン抵抗が本電源装置にとって過負荷とならない程度にしておく。

信号Ｓ２が“Ｌ”であり、かつ、信号Ｓ３及びＳ８のいずれかが“Ｌ”であるとき、ＯＲゲート１１４の出力は“Ｈ”となり、ＮＭＯＳトランジスタ１１５が導通してコンデンサ３が放電される。すなわち、電圧Ｖｏが電圧Ｖｉよりも低く、かつ、電圧Ｖｉが電圧Ｖ２よりも低いか又は強制的なシャットダウン動作が続けられているとき、コンデンサ３が放電されて電圧Ｖｏは低下する。また、電圧Ｖｏが電圧Ｖ４よりも高いとき、比較器１１３の出力が“Ｈ”となることによってＯＲゲート１１４の出力もまた“Ｈ”となり、ＮＭＯＳトランジスタ１１５が導通してコンデンサ３が放電される。すなわち、電圧Ｖｏが電圧Ｖ４よりも高くなると、コンデンサ３が放電されて電圧Ｖｏは低下する。これにより、ＮＭＯＳトランジスタ１１５は、負荷の急減などで電圧Ｖｏが上昇して電圧Ｖ４を超えると、導通状態となって電圧Ｖｏを低下させるといった一種のアクティブダミー抵抗として動作する。また、ＮＭＯＳトランジスタ１１５に耐圧を超える電圧が印加されるのを防ぐことができる。

次に、本電源装置の放電動作について説明する。電圧Ｖｏが電圧Ｖｉよりも低くかつ電圧Ｖｉが電圧Ｖ２よりも高い場合に信号ＨＬＴが“Ｈ”に設定されると、本電源装置はトランジスタ２の電流制御を開始する。ここで、信号ＨＬＴが“Ｌ”に設定されるか又は電圧Ｖｉが電圧Ｖ２よりも低くなると本電源装置はシャットダウン動作を開始する。このとき、ＡＮＤゲート１１１の出力は“Ｌ”となっているが、電圧Ｖｏが電圧Ｖｉよりも高い間は信号Ｓ２は“Ｈ”となっているため、ＮＯＲゲート１１２の出力は“Ｌ”のままである。したがって、ＮＭＯＳトランジスタ１１５もまた導通状態のままとなり、コンデンサ３の放電が続けられる。そして、電圧Ｖｏが電圧Ｖｉ近くにまで低くなると信号Ｓ２は“Ｌ”に変化する。これにより、ＮＯＲゲート１１２の出力は“Ｈ”に変化し、ＮＭＯＳトランジスタ１１５は非導通状態となってコンデンサ３の放電は終了する。

以上、本実施形態によると、電源装置のシャットダウン動作が開始してから電圧Ｖｏが電圧Ｖｉ近くにまで低下するまでコンデンサ３の放電が続けられる。これにより、シャットダウン後の電源装置の動作開始条件を一定にすることができ、起動不良や突入電流を防止することができる。

なお、第２及び第３の実施形態に係る電源装置において、信号ＨＬＴによる強制シャットダウンを行わないのであれば、信号ＨＬＴが常時“Ｈ”であるものとして回路構成を適宜変更すればよい。具体的には、シャットダウン回路１０及び１０’におけるＡＮＤゲート１０１、インバータ１０２及びＯＲゲート１０３が省略可能となる。

また、上記の各実施形態について、比較器やインバータなどの構成要素は電圧Ｖｉを動作電圧として動作するものであってもよい。また、バックゲート制御回路７１の制御出力端から供給される電圧を動作電圧として動作するものであってもよい。この場合、電圧Ｖｉ及びＶｏのいずれか高い方が動作電圧として供給されることとなる。

本発明に係る電源装置は、出力側の短絡や過負荷による過電流から各部品を保護しつつ高い変換効率で直流電圧を昇圧することができるため、低消費電力が要求される各種電子機器の直流電圧源として有用である。

第１の実施形態に係る電源装置の回路図である。 第２の実施形態に係る電源装置の回路図である。 第３の実施形態に係る電源装置の回路図である。

符号の説明

１ インダクタ
２ トランジスタ
３ コンデンサ
４ スイッチング素子
５ コントローラ
６ 出力電圧判定回路
７ 電流制御回路
７１ バックゲート制御回路
７２ 補助トランジスタ
７３ 定電流源
７４ 差動増幅回路
７５ 抵抗素子
７４１ 差動増幅器
７４２ オフセット生成回路
８ 入力電圧判定回路
９ タイマ回路
１０，１０’ シャットダウン回路
１１ 放電回路

Claims (14)

1. インダクタの充放電をスイッチング制御することで直流入力電圧を昇圧し、当該昇圧した電圧をコンデンサで平滑化して直流出力電圧を得る電源装置であって、
   前記インダクタと前記コンデンサとの間に接続され、整流作用を呈するトランジスタと、
   前記直流入力電圧及び前記直流出力電圧を参照してこれら電圧の高低を判定する出力電圧判定回路と、
   前記出力電圧判定回路によって前記直流出力電圧が前記直流入力電圧よりも低いことが示されているとき、前記トランジスタに流れる電流を所定値にする電流制御回路とを備えた
   ことを特徴とする電源装置。
2. 請求項１に記載の電源装置において、
   前記電流制御回路は、
   前記出力電圧判定回路によって前記直流出力電圧が前記直流入力電圧よりも低いことが示されているとき、前記トランジスタのバックゲートに前記直流入力電圧を供給するバックゲート制御回路と、
   ソース及びゲートが前記トランジスタのソース及びゲートとそれぞれ接続された補助トランジスタと、
   前記補助トランジスタのドレインに接続された定電流源と、
   前記トランジスタのドレイン電圧及び前記補助トランジスタのドレイン電圧を受け、これらの電圧差に基づいて生成した電圧を前記トランジスタ及び前記補助トランジスタのゲートに供給する差動増幅回路とを有する
   ことを特徴とする電源装置。
3. 請求項２に記載の電源装置において、
   前記差動増幅回路は、
   前記直流出力電圧及び所定の電圧を受け、前記直流出力電圧が前記所定の電圧よりも低いとき、前記定電流源の動作下限電圧以上の電圧を出力する一方、前記直流出力電圧が前記所定の電圧よりも高いとき、前記直流出力電圧を出力するオフセット生成回路と、
   前記オフセット生成回路の出力電圧及び前記補助トランジスタのドレイン電圧を反転入力端及び非反転入力端にそれぞれ受け、出力端が前記トランジスタ及び前記補助トランジスタとのゲート接続点に接続された差動増幅器とを有する
   ことを特徴とする電源装置。
4. 請求項２に記載の電源装置において、
   前記電流制御回路は、前記トランジスタに流れる電流を徐々に前記所定値へと変化させる
   ことを特徴とする電源装置。
5. 請求項４に記載の電源装置において、
   前記電流制御回路は、前記トランジスタ及び前記補助トランジスタとのゲート接続点と前記差動増幅回路との間に接続された抵抗素子を有する
   ことを特徴とする電源装置。
6. 請求項１に記載の電源装置において、
   前記直流入力電圧及び当該電源装置の動作下限電圧を参照してこれら電圧の高低を判定する入力電圧判定回路と、
   前記入力電圧判定回路によって前記直流入力電圧が前記動作下限電圧よりも高いことが示されており、かつ、前記出力電圧判定回路によって前記直流出力電圧が前記直流入力電圧よりも低いことが示されている状態が所定時間継続したことを検出するタイマ回路と、
   前記タイマ回路によって前記状態の継続が検出されたとき、前記トランジスタを非導通状態にするシャットダウン回路とを備えた
   ことを特徴とする電源装置。
7. 請求項６に記載の電源装置において、
   当該電源装置がシャットダウン動作を開始してから前記出力電圧判定回路によって前記直流出力電圧が前記直流入力電圧よりも高いことが示されるまで、前記コンデンサを放電する放電回路を備えた
   ことを特徴とする電源装置。
8. インダクタの充放電をスイッチング制御することで直流入力電圧を昇圧し、当該昇圧した電圧をコンデンサで平滑化して直流出力電圧を得る電源装置であって、
   前記インダクタと前記コンデンサとの間に接続され、整流作用を呈するトランジスタと、
   前記直流入力電圧及び当該電源装置の動作下限電圧を参照してこれら電圧の高低を判定する入力電圧判定回路と、
   前記直流入力電圧及び前記直流出力電圧を参照してこれら電圧の高低を判定する出力電圧判定回路と、
   前記入力電圧判定回路によって前記直流入力電圧が前記動作下限電圧よりも高いことが示されており、かつ、前記出力電圧判定回路によって前記直流出力電圧が前記直流入力電圧よりも低いことが示されている状態が所定時間継続したことを検出するタイマ回路と、
   前記タイマ回路によって前記状態の継続が検出されたとき、前記トランジスタを非導通状態にするシャットダウン回路とを備えた
   ことを特徴とする電源装置。
9. 請求項８に記載の電源装置において、
   前記シャットダウン回路は、前記トランジスタのゲートに前記直流入力電圧を供給することで、前記トランジスタを非導通状態にする
   ことを特徴とする電源装置。
10. 請求項９に記載の電源装置において、
    前記シャットダウン回路は、前記トランジスタのゲート電圧を徐々に変化させて、前記トランジスタを非導通状態にする
    ことを特徴とする電源装置。
11. 請求項１０に記載の電源装置において、
    前記シャットダウン回路は、抵抗素子を通じて前記トランジスタのゲートに前記直流入力電圧を供給する
    ことを特徴とする電源装置。
12. 請求項８に記載の電源装置において、
    前記シャットダウン回路は、外部から停止信号を受けたとき、前記トランジスタを非導通状態にする
    ことを特徴とする電源装置。
13. 請求項１２に記載の電源装置において、
    当該電源装置がシャットダウン動作を開始してから前記出力電圧判定回路によって前記直流出力電圧が前記直流入力電圧よりも高いことが示されるまで、前記コンデンサを放電する放電回路を備えた
    ことを特徴とする電源装置。
14. 請求項８に記載の電源装置において、
    前記直流出力電圧が所定の電圧よりも高いとき、前記コンデンサを放電する放電回路を備えた
    ことを特徴とする電源装置。

Images