JP3019804B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3019804B2 JP3019804B2 JP9160436A JP16043697A JP3019804B2 JP 3019804 B2 JP3019804 B2 JP 3019804B2 JP 9160436 A JP9160436 A JP 9160436A JP 16043697 A JP16043697 A JP 16043697A JP 3019804 B2 JP3019804 B2 JP 3019804B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- capacitor
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、スイッチングレギ
ュレータ等のスイッチング電源装置に関する。
ュレータ等のスイッチング電源装置に関する。
【0002】
【従来の技術】図1及び図2は本願よりも前に本件出願
人が作製したスイッチング電源装置を示す。このスイッ
チング電源装置は、例えば整流平滑回路から成る直流電
源1の一端と他端との間に接続されたトランス2の1次
巻線3と例えばFETから成るスイッチ4の直列回路を
有する。トランス2の2次巻線5には整流平滑回路を形
成するためにダイオード6を介して平滑用コンデンサ7
が接続されている。この平滑用コンデンサ7は出力端子
8、9間に接続された負荷10の電源として機能する。
スイッチ4の制御端子(ゲート)には制御信号形成回路
11が接続されている。制御信号形成回路11は平滑用
コンデンサ7の電圧を一定にするためのPWM(パルス
幅変調)パルスから成る制御信号を形成し、これをスイ
ッチ4に供給する。制御信号形成回路11の電源電圧を
得るためにトランス2には3次巻線12が設けられてい
る。この3次巻線12にはダイオード13を介してコン
デンサ14が並列に接続されている。1次巻線3、2次
巻線5及び3次巻線12の極性は黒丸で示すように決定
されているので、スイッチ4のオン期間にはダイオード
6、13が非導通であり、トランス2に磁気エネルギー
が蓄積され、スイッチ4のオフ期間にトランス2の蓄積
エネルギーの放出が生じてダイオード6、13が導通す
る。ダイオード6が導通すると、平滑用コンデンサ7の
電圧が2次巻線5に印加されて、3次巻線12には平滑
用コンデンサ7の電圧を2次巻線5と3次巻線12との
巻数比によって決まった比で低減した電圧が得られる。
この3次巻線12の電圧及びコンデンサ14の電圧は平
滑用コンデンサ7に対応しているのでほぼ一定である。
コンデンサ14の一端は制御信号形成回路11の電源端
子15に接続され、他端はグランド端子16に接続され
ている。また、起動時の電力を得るためにコンデンサ1
4の一端及び電源端子15は起動抵抗17を介して直流
電源1の一端に接続されている。制御信号形成回路11
は電圧制御端子18、電流検出端子19、出力ライン2
0、及びグランドライン21を有する。電圧制御端子1
8は電圧制御のためのフォトトランジスタ22に接続さ
れている。なお、フォトトランジスタ22は端子18と
電源1の他端との間に接続されている。電流検出端子1
9は電流検出抵抗23の電源1側の端子に接続されてい
る。なお、電流検出抵抗23はグランド端子16と電源
1の他端との間に接続され、スイッチ4に流れる電流に
対応した電圧降下を示す。制御信号出力ライン20は制
御信号を供給するためにスイッチ4の制御端子(ゲー
ト)に接続され、グランドライン21はグランド端子1
6即ちスイッチ4のソース電極に接続されている。
人が作製したスイッチング電源装置を示す。このスイッ
チング電源装置は、例えば整流平滑回路から成る直流電
源1の一端と他端との間に接続されたトランス2の1次
巻線3と例えばFETから成るスイッチ4の直列回路を
有する。トランス2の2次巻線5には整流平滑回路を形
成するためにダイオード6を介して平滑用コンデンサ7
が接続されている。この平滑用コンデンサ7は出力端子
8、9間に接続された負荷10の電源として機能する。
スイッチ4の制御端子(ゲート)には制御信号形成回路
11が接続されている。制御信号形成回路11は平滑用
コンデンサ7の電圧を一定にするためのPWM(パルス
幅変調)パルスから成る制御信号を形成し、これをスイ
ッチ4に供給する。制御信号形成回路11の電源電圧を
得るためにトランス2には3次巻線12が設けられてい
る。この3次巻線12にはダイオード13を介してコン
デンサ14が並列に接続されている。1次巻線3、2次
巻線5及び3次巻線12の極性は黒丸で示すように決定
されているので、スイッチ4のオン期間にはダイオード
6、13が非導通であり、トランス2に磁気エネルギー
が蓄積され、スイッチ4のオフ期間にトランス2の蓄積
エネルギーの放出が生じてダイオード6、13が導通す
る。ダイオード6が導通すると、平滑用コンデンサ7の
電圧が2次巻線5に印加されて、3次巻線12には平滑
用コンデンサ7の電圧を2次巻線5と3次巻線12との
巻数比によって決まった比で低減した電圧が得られる。
この3次巻線12の電圧及びコンデンサ14の電圧は平
滑用コンデンサ7に対応しているのでほぼ一定である。
コンデンサ14の一端は制御信号形成回路11の電源端
子15に接続され、他端はグランド端子16に接続され
ている。また、起動時の電力を得るためにコンデンサ1
4の一端及び電源端子15は起動抵抗17を介して直流
電源1の一端に接続されている。制御信号形成回路11
は電圧制御端子18、電流検出端子19、出力ライン2
0、及びグランドライン21を有する。電圧制御端子1
8は電圧制御のためのフォトトランジスタ22に接続さ
れている。なお、フォトトランジスタ22は端子18と
電源1の他端との間に接続されている。電流検出端子1
9は電流検出抵抗23の電源1側の端子に接続されてい
る。なお、電流検出抵抗23はグランド端子16と電源
1の他端との間に接続され、スイッチ4に流れる電流に
対応した電圧降下を示す。制御信号出力ライン20は制
御信号を供給するためにスイッチ4の制御端子(ゲー
ト)に接続され、グランドライン21はグランド端子1
6即ちスイッチ4のソース電極に接続されている。
【0003】図1において、制御信号形成回路11とス
イッチ4とは点線で区画して示す1つの混成集積回路2
4で構成されている。スイッチ4と1次巻線3との間の
端子25は集積回路24の端子である。また、制御信号
形成回路11の端子15、16、18、19は集積回路
24の端子としても機能する。
イッチ4とは点線で区画して示す1つの混成集積回路2
4で構成されている。スイッチ4と1次巻線3との間の
端子25は集積回路24の端子である。また、制御信号
形成回路11の端子15、16、18、19は集積回路
24の端子としても機能する。
【0004】定電圧制御のための電圧制御信号形成回路
26は、電圧検出抵抗27、28と、基準電圧源29
と、誤差増幅器30と、発光ダイオード31とから成
る。2つの電圧検出抵抗27、28の直列回路は出力端
子8、9間に接続されている。誤差増幅器30の一方の
入力端子(負入力端子)は抵抗27、28の分圧点に接
続され、他方の入力端子(正入力端子)は基準電圧源2
9に接続されている。発光ダイオード31は出力端子8
と誤差増幅器30の出力端子とに接続され、且つフォト
トランジスタ22に光結合されている。誤差増幅器30
は検出電圧と基準電圧との差に対応した出力を発生し、
発光ダイオード31は誤差増幅器30の出力に応答して
発光し、出力端子8、9間の直流出力電圧V0 が高い時
に高レベルの光出力を発生し、直流出力電圧が低い時に
低レベルの光出力を発生する。フォトトランジスタ22
は発光ダイオード31の光出力に応答し、直流出力電圧
V0 が高い時に低抵抗となり、低い時に高抵抗になる。
26は、電圧検出抵抗27、28と、基準電圧源29
と、誤差増幅器30と、発光ダイオード31とから成
る。2つの電圧検出抵抗27、28の直列回路は出力端
子8、9間に接続されている。誤差増幅器30の一方の
入力端子(負入力端子)は抵抗27、28の分圧点に接
続され、他方の入力端子(正入力端子)は基準電圧源2
9に接続されている。発光ダイオード31は出力端子8
と誤差増幅器30の出力端子とに接続され、且つフォト
トランジスタ22に光結合されている。誤差増幅器30
は検出電圧と基準電圧との差に対応した出力を発生し、
発光ダイオード31は誤差増幅器30の出力に応答して
発光し、出力端子8、9間の直流出力電圧V0 が高い時
に高レベルの光出力を発生し、直流出力電圧が低い時に
低レベルの光出力を発生する。フォトトランジスタ22
は発光ダイオード31の光出力に応答し、直流出力電圧
V0 が高い時に低抵抗となり、低い時に高抵抗になる。
【0005】図2は図1の集積回路24の部分の詳細を
示す。この図2において、スイッチ4以外の部分は図1
の制御信号形成回路11に相当する。制御信号形成回路
11は大別して、定電圧化回路32と定電流供給回路3
3とパルス発生回路34とオン幅決定回路35と駆動回
路36とから成る。
示す。この図2において、スイッチ4以外の部分は図1
の制御信号形成回路11に相当する。制御信号形成回路
11は大別して、定電圧化回路32と定電流供給回路3
3とパルス発生回路34とオン幅決定回路35と駆動回
路36とから成る。
【0006】定電圧化回路32は電源端子15とグラン
ド端子16との間に接続され、定電圧化電源ライン37
に定電圧化した電圧を出力する。
ド端子16との間に接続され、定電圧化電源ライン37
に定電圧化した電圧を出力する。
【0007】定電流供給回路33は、4つのトランジス
タ38、39、40、41と抵抗42から成り、オン幅
決定回路35で要求する定電流を供給する。この定電流
供給回路33の対のPNP型トランジスタ38、39は
ミラー回路を形成するように接続され、これ等のエミッ
タは電源ライン37に接続され、これ等のベースは互い
に接続され、トランジスタ39のコレクタはそのベース
に接続されている。また、別の対のNPN型トランジス
タ40、41のエミッタはグランドライン21に接続さ
れ、これ等のベースは互いに接続されていると共にトラ
ンジスタ41のコレクタに接続され、トランジスタ40
のコレクタはPNP型トランジスタ38、39のベース
に接続され、また、トランジスタ41のコレクタは抵抗
42を介して電源ライン37に接続されている。従っ
て、抵抗42を介してNPN型トランジスタ40、41
のベース電流が流れ、これ等がオンし、PNP型トラン
ジスタ38、39のベース電流がNPN型トランジスタ
40を通って流れ、これ等がオンし、トランジスタ38
のコレクタにほぼ一定の電流が流れる。
タ38、39、40、41と抵抗42から成り、オン幅
決定回路35で要求する定電流を供給する。この定電流
供給回路33の対のPNP型トランジスタ38、39は
ミラー回路を形成するように接続され、これ等のエミッ
タは電源ライン37に接続され、これ等のベースは互い
に接続され、トランジスタ39のコレクタはそのベース
に接続されている。また、別の対のNPN型トランジス
タ40、41のエミッタはグランドライン21に接続さ
れ、これ等のベースは互いに接続されていると共にトラ
ンジスタ41のコレクタに接続され、トランジスタ40
のコレクタはPNP型トランジスタ38、39のベース
に接続され、また、トランジスタ41のコレクタは抵抗
42を介して電源ライン37に接続されている。従っ
て、抵抗42を介してNPN型トランジスタ40、41
のベース電流が流れ、これ等がオンし、PNP型トラン
ジスタ38、39のベース電流がNPN型トランジスタ
40を通って流れ、これ等がオンし、トランジスタ38
のコレクタにほぼ一定の電流が流れる。
【0008】パルス発生回路34は、スイッチ4をオン
・オフ制御するための方形波パルス(PWMパルス)を
繰返して発生する回路であって、パルス形成用コンパレ
ータ(比較器)43と、のこぎり波発生用コンデンサ4
4と、放電用抵抗45と、充電用トランジスタ46と、
基準電圧用抵抗47と、基準電圧用ツエナーダイオード
48と、参照電圧用抵抗49、50と、参照電圧用ダイ
オード51と、帰還用抵抗52と、帰還用ダイオード5
3とから成る。のこぎり波発生用コンデンサ44の一端
は充電制御用トランジスタ46を介して制御用電源端子
15に接続され、コンデンサ44の他端はグランドライ
ン21に接続されている。放電用抵抗45はコンデンサ
44に並列に接続されている。ツエナーダイオード48
のカソードは抵抗47を介して電源ライン37に接続さ
れ、アノードはグランドライン21に接続されている。
従って、ツエナーダイオード44のカソードとグランド
ライン21との間に一定電圧が得られる。充電制御用ト
ランジスタ46のベースはツエナーダイオード48と抵
抗47の相互接続点に接続されているので、一定電圧の
供給を受けている時にはトランジスタ46がオンにな
り、コンデンサ44が所定電圧(約5V)に充電され
る。なお、トランジスタ46には直列に抵抗が接続され
ておらず且つトランジスタ46は飽和するように駆動さ
れるので、コンデンサ44は急激に所定電圧(約5V)
まで充電される。パルス形成用コンパレータ43の一方
の入力端子(正端子)は抵抗49を介して電源ライン3
7に接続され、他方の入力端子(負端子)はコンデンサ
44の一端に接続され、出力端子は駆動回路36を介し
てスイッチ4のゲートに接続されている。コンパレータ
43の正入力端子に与える参照電圧V1 をコンパレータ
43の出力の帰還によって変えるための参照電圧用抵抗
50及びダイオード51は、コンパレータ43の正入力
端子と出力端子との間に接続されている。また、コンパ
レータ43の出力を充電制御用トランジスタ46のベー
スに帰還させるための抵抗52及びダイオード53はト
ランジスタ46のベースとコンパレータ43の出力端子
との間に接続されている。もし、負荷が一定であるとす
れば、オン幅一定、オフ幅一定の一定周期で方形波パル
スが発生する。しかし、実際には負荷が変動するので、
オフ幅一定、オン幅可変のPWMパルス列が発生する。
・オフ制御するための方形波パルス(PWMパルス)を
繰返して発生する回路であって、パルス形成用コンパレ
ータ(比較器)43と、のこぎり波発生用コンデンサ4
4と、放電用抵抗45と、充電用トランジスタ46と、
基準電圧用抵抗47と、基準電圧用ツエナーダイオード
48と、参照電圧用抵抗49、50と、参照電圧用ダイ
オード51と、帰還用抵抗52と、帰還用ダイオード5
3とから成る。のこぎり波発生用コンデンサ44の一端
は充電制御用トランジスタ46を介して制御用電源端子
15に接続され、コンデンサ44の他端はグランドライ
ン21に接続されている。放電用抵抗45はコンデンサ
44に並列に接続されている。ツエナーダイオード48
のカソードは抵抗47を介して電源ライン37に接続さ
れ、アノードはグランドライン21に接続されている。
従って、ツエナーダイオード44のカソードとグランド
ライン21との間に一定電圧が得られる。充電制御用ト
ランジスタ46のベースはツエナーダイオード48と抵
抗47の相互接続点に接続されているので、一定電圧の
供給を受けている時にはトランジスタ46がオンにな
り、コンデンサ44が所定電圧(約5V)に充電され
る。なお、トランジスタ46には直列に抵抗が接続され
ておらず且つトランジスタ46は飽和するように駆動さ
れるので、コンデンサ44は急激に所定電圧(約5V)
まで充電される。パルス形成用コンパレータ43の一方
の入力端子(正端子)は抵抗49を介して電源ライン3
7に接続され、他方の入力端子(負端子)はコンデンサ
44の一端に接続され、出力端子は駆動回路36を介し
てスイッチ4のゲートに接続されている。コンパレータ
43の正入力端子に与える参照電圧V1 をコンパレータ
43の出力の帰還によって変えるための参照電圧用抵抗
50及びダイオード51は、コンパレータ43の正入力
端子と出力端子との間に接続されている。また、コンパ
レータ43の出力を充電制御用トランジスタ46のベー
スに帰還させるための抵抗52及びダイオード53はト
ランジスタ46のベースとコンパレータ43の出力端子
との間に接続されている。もし、負荷が一定であるとす
れば、オン幅一定、オフ幅一定の一定周期で方形波パル
スが発生する。しかし、実際には負荷が変動するので、
オフ幅一定、オン幅可変のPWMパルス列が発生する。
【0009】オン幅決定回路35は、図1の直流出力端
子8、9間の電圧を一定に制御するためにPWMパルス
のオン幅を調整する機能と、過電流時にオン幅をゼロに
保持(ラッチ)する機能を有するものであって、オン幅
決定用コンパレータ54と、第1及び第2のパルス幅制
御用スイッチ又はパルス発生阻止手段としてのトランジ
スタ55、56とを備えている。第1及び第2のパルス
幅制御用トランジスタ55、56はパルス発生用コンパ
レータ43の出力端子とグランドライン21との間にそ
れぞれ接続されている。従って、第1及び第2のパルス
幅制御用トランジスタ55、56のいずれか一方がオン
になると、パルス発生用コンパレータ43からのパルス
の送出が遮断される。オン幅決定用コンパレータ54の
出力端子はトランジスタ55のベースに接続されてお
り、コンパレータ54の出力が低レベルから高レベルに
転換した時にトランジスタ55がオンになり、PWMパ
ルスのオン期間が終了する。
子8、9間の電圧を一定に制御するためにPWMパルス
のオン幅を調整する機能と、過電流時にオン幅をゼロに
保持(ラッチ)する機能を有するものであって、オン幅
決定用コンパレータ54と、第1及び第2のパルス幅制
御用スイッチ又はパルス発生阻止手段としてのトランジ
スタ55、56とを備えている。第1及び第2のパルス
幅制御用トランジスタ55、56はパルス発生用コンパ
レータ43の出力端子とグランドライン21との間にそ
れぞれ接続されている。従って、第1及び第2のパルス
幅制御用トランジスタ55、56のいずれか一方がオン
になると、パルス発生用コンパレータ43からのパルス
の送出が遮断される。オン幅決定用コンパレータ54の
出力端子はトランジスタ55のベースに接続されてお
り、コンパレータ54の出力が低レベルから高レベルに
転換した時にトランジスタ55がオンになり、PWMパ
ルスのオン期間が終了する。
【0010】コンパレータ54によるオン終了時点の決
定をスイッチ4の電流(電流検出信号)と直流出力電圧
の帰還信号(電圧制御信号)とに基づいて実行するため
に、抵抗57、58、59、60が設けられている。参
照電圧形成回路としての抵抗57と抵抗58の直列回路
は定電圧化電源ライン37とグランドライン21との間
に接続され、抵抗57、58の相互接続点がコンパレー
タ54の一方の入力端子(正入力端子)に接続されてい
る。また、電流対応電圧形成手段としての抵抗59と抵
抗60の直列回路は定電圧化電源ライン37と電流検出
端子19との間に接続されている。電流検出端子19は
図1の電流検出抵抗23の下端に接続されているので、
結局、定電圧化電源ライン37とグランドライン21と
の間に抵抗59、60と電流検出抵抗23との直列回路
が接続されていることになる。抵抗59、60の相互接
続点はコンパレータ54の他方の入力端子(負入力端
子)に接続されている。スイッチ4はインダクタンスを
有する1次巻線3に直列に接続されているので、スイッ
チ4がオンになると、ここを流れる電流は傾斜を有して
徐々に増大する。従って、電流検出抵抗23の電圧及び
コンパレータ54の正入力端子の電流対応電圧Va も傾
斜を有して変化し、この電圧Va がコンパレータ54の
正入力端子の参照電圧Vr に達した時にコンパレータ5
4の出力が低レベル(第1の状態)から高レベル(第2
の状態)に転換し、PWMパルスのオン期間が終了す
る。
定をスイッチ4の電流(電流検出信号)と直流出力電圧
の帰還信号(電圧制御信号)とに基づいて実行するため
に、抵抗57、58、59、60が設けられている。参
照電圧形成回路としての抵抗57と抵抗58の直列回路
は定電圧化電源ライン37とグランドライン21との間
に接続され、抵抗57、58の相互接続点がコンパレー
タ54の一方の入力端子(正入力端子)に接続されてい
る。また、電流対応電圧形成手段としての抵抗59と抵
抗60の直列回路は定電圧化電源ライン37と電流検出
端子19との間に接続されている。電流検出端子19は
図1の電流検出抵抗23の下端に接続されているので、
結局、定電圧化電源ライン37とグランドライン21と
の間に抵抗59、60と電流検出抵抗23との直列回路
が接続されていることになる。抵抗59、60の相互接
続点はコンパレータ54の他方の入力端子(負入力端
子)に接続されている。スイッチ4はインダクタンスを
有する1次巻線3に直列に接続されているので、スイッ
チ4がオンになると、ここを流れる電流は傾斜を有して
徐々に増大する。従って、電流検出抵抗23の電圧及び
コンパレータ54の正入力端子の電流対応電圧Va も傾
斜を有して変化し、この電圧Va がコンパレータ54の
正入力端子の参照電圧Vr に達した時にコンパレータ5
4の出力が低レベル(第1の状態)から高レベル(第2
の状態)に転換し、PWMパルスのオン期間が終了す
る。
【0011】参照電圧Vr を図1の出力端子8、9の直
流出力電圧V0 に基づいて変化させるために、3個のP
NP型トランジスタ61、62、63と1個のNPN型
トランジスタ64とが設けられている。トランジスタ6
1のエミッタは定電圧化電源ライン37に接続され、こ
のコレクタは電圧制御端子18に接続され、このベース
はこのコレクタに接続されていると共にトランジスタ6
2のベースに接続されている。ミラー回路を形成するた
めのトランジスタ62のエミッタは定電圧化電源ライン
37に接続され、このコレクタはトランジスタ64のベ
ースに接続されている。トランジスタ63は抵抗57に
並列に接続されている。即ちトランジスタ63のエミッ
タは定電圧化電源ライン37に接続され、このコレクタ
は抵抗57の下端に接続され、このベースは電圧制御端
子18に接続されている。電圧制御端子18には図1に
示すようにホトトランジスタ22が接続されているの
で、結局、ホトトランジスタ22は図2のトランジスタ
61に直列に接続されていることになる。従って、ホト
トランジスタ22がオンの時にはトランジスタ61を通
ってホトトランジスタ22に電流が流れる。また、トラ
ンジスタ63のベース電流がホトトランジスタ22を通
って流れる。これにより、ホトトランジスタ22の導通
状態の変化に応じてトランジスタ63の抵抗値が変化
し、参照電圧Vrも変化する。
流出力電圧V0 に基づいて変化させるために、3個のP
NP型トランジスタ61、62、63と1個のNPN型
トランジスタ64とが設けられている。トランジスタ6
1のエミッタは定電圧化電源ライン37に接続され、こ
のコレクタは電圧制御端子18に接続され、このベース
はこのコレクタに接続されていると共にトランジスタ6
2のベースに接続されている。ミラー回路を形成するた
めのトランジスタ62のエミッタは定電圧化電源ライン
37に接続され、このコレクタはトランジスタ64のベ
ースに接続されている。トランジスタ63は抵抗57に
並列に接続されている。即ちトランジスタ63のエミッ
タは定電圧化電源ライン37に接続され、このコレクタ
は抵抗57の下端に接続され、このベースは電圧制御端
子18に接続されている。電圧制御端子18には図1に
示すようにホトトランジスタ22が接続されているの
で、結局、ホトトランジスタ22は図2のトランジスタ
61に直列に接続されていることになる。従って、ホト
トランジスタ22がオンの時にはトランジスタ61を通
ってホトトランジスタ22に電流が流れる。また、トラ
ンジスタ63のベース電流がホトトランジスタ22を通
って流れる。これにより、ホトトランジスタ22の導通
状態の変化に応じてトランジスタ63の抵抗値が変化
し、参照電圧Vrも変化する。
【0012】放電制御手段としてのトランジスタ64は
過負荷判定用タイマのためのコンデンサ65に並列に接
続されており、コンデンサ65の放電回路として機能す
る。タイマ用コンデンサ65は定電流供給回路33のト
ランジスタ38のコレクタとグランドライン21との間
に接続されている。従って、トランジスタ64のオフの
時にコンデンサ65はトランジスタ38を通して供給さ
れる定電流によって一定速度で充電される。
過負荷判定用タイマのためのコンデンサ65に並列に接
続されており、コンデンサ65の放電回路として機能す
る。タイマ用コンデンサ65は定電流供給回路33のト
ランジスタ38のコレクタとグランドライン21との間
に接続されている。従って、トランジスタ64のオフの
時にコンデンサ65はトランジスタ38を通して供給さ
れる定電流によって一定速度で充電される。
【0013】タイマ用コンデンサ65が充電開始から所
定時間経過して一定電圧まで充電されたか否かを検出す
るための電圧検出手段又は電圧判定手段としてツエナー
ダイオード66、トランジスタ67、68、69、7
0、及び抵抗71が設けられている。NPN型トランジ
スタ67のエミッタはグランドライン21に接続され、
ツエナーダイオード66はコンデンサ65の一端とトラ
ンジスタ67のベースとの間に接続されている。従っ
て、コンデンサ65の電圧Vc が所定電圧値以上になる
とツエナーダイオード66が導通し、トランジスタ67
がオンになる。PNP型トランジスタ68のエミッタは
定電圧化電源ライン37に接続され、このコレクタはコ
ンデンサ65の一端に接続され、このベースはミラー回
路を形成するトランジスタ69のベースに接続されてい
る。トランジスタ69のエミッタは定電圧化電源ライン
37に接続され、このコレクタは抵抗71を介してNP
N型トランジスタ67のコレクタに接続され、このベー
スはこのコレクタに接続されている。トランジスタ70
のエミッタは定電圧化電源ライン37に接続され、この
ベースは抵抗71を介してトランジスタ67のコレクタ
に接続され、このコレクタはオン幅決定用トランジスタ
56のベースに接続されている。なお、駆動回路36の
電源端子は電源端子15に接続され、コンパレータ4
3、54の電源端子は定電圧化電源ライン37に接続さ
れている。
定時間経過して一定電圧まで充電されたか否かを検出す
るための電圧検出手段又は電圧判定手段としてツエナー
ダイオード66、トランジスタ67、68、69、7
0、及び抵抗71が設けられている。NPN型トランジ
スタ67のエミッタはグランドライン21に接続され、
ツエナーダイオード66はコンデンサ65の一端とトラ
ンジスタ67のベースとの間に接続されている。従っ
て、コンデンサ65の電圧Vc が所定電圧値以上になる
とツエナーダイオード66が導通し、トランジスタ67
がオンになる。PNP型トランジスタ68のエミッタは
定電圧化電源ライン37に接続され、このコレクタはコ
ンデンサ65の一端に接続され、このベースはミラー回
路を形成するトランジスタ69のベースに接続されてい
る。トランジスタ69のエミッタは定電圧化電源ライン
37に接続され、このコレクタは抵抗71を介してNP
N型トランジスタ67のコレクタに接続され、このベー
スはこのコレクタに接続されている。トランジスタ70
のエミッタは定電圧化電源ライン37に接続され、この
ベースは抵抗71を介してトランジスタ67のコレクタ
に接続され、このコレクタはオン幅決定用トランジスタ
56のベースに接続されている。なお、駆動回路36の
電源端子は電源端子15に接続され、コンパレータ4
3、54の電源端子は定電圧化電源ライン37に接続さ
れている。
【0014】
【正常時動作】次に、図3を参照して図1及び図2に示
すスイッチング電源装置の正常時動作を説明する。図3
(C)のt0 時点で図2のコンパレータ43の出力電圧
V3 が低レベルから高レベルに転換してPWMパルスが
発生し、これに対応する制御信号が駆動回路36を介し
てFETから成るスイッチ4のゲート・ソース間に印加
されると、スイッチ4がオンになり、直流電源1と1次
巻線3とスイッチ4と電流検出用抵抗23とから成る閉
回路に電流I1 が流れる。1次巻線3はインダクタンス
を有するので、電流I1 は傾斜を有して増大し、電流検
出用抵抗23の電圧が電流I1 の波形に対応して変化
し、コンパレータ54の負入力端子の電圧Va が図3
(B)に示す傾斜を有して減少し、t1 時点でコンパレ
ータ54の正入力端子の参照電圧Vr に達すると、コン
パレータ54の出力が低レベルから高レベルに転換し、
トランジスタ55がオンになり、コンパレータ43の出
力端子がトランジスタ55を介してグランドに接続され
る。これにより、PWMパルスのオン期間が終了する。
コンパレータ43の出力電圧V3 がt1 時点で低レベル
になると、ダイオード51がオンになり、コンパレータ
43の正入力端子の電圧V1 が図3(A)に示すように
6.5Vから3.5Vまで低下し、負入力端子の電圧V
2 よりも低くなる。これにより、コンパレータ43の出
力電圧V3 の低レベルが保持される。また、コンパレー
タ43の出力電圧V3 が低レベルになると、ダイオード
53がオンになり、トランジスタ46のベース電位がこ
のエミッタ電位よりも低くなり、トランジスタ46のベ
ース・エミッタ間が逆バイアス状態となり、トランジス
タ46がオフになるためコンデンサ44の充電が停止す
る。これにより、コンデンサ44の電荷は抵抗45を介
して放出され、この電圧V2 は図3(A)で破線で示す
ように一定の傾斜を有して低下する。t2 時点でコンデ
ンサ44の電圧即ちコンパレータ43の負入力端子の電
圧V2 が正入力端子の電圧V1 よりも低くなると、コン
パレータ43の出力電圧V3 は再び高レベルに戻り、次
のPWMパルスが発生する。なお、t1 〜t2 のオフ期
間にはスイッチ4の電流がゼロになり、また、コンパレ
ータ54の正入力端子の電圧Va も基準電圧Vr より低
下するので、コンパレータ54の出力は低レベルに保持
され、トランジスタ55もオフに保持されている。従っ
て、図3のt1 〜t2 のオフ期間はコンデンサ44の放
電のみに依存して決定され、一定になる。t2 時点でコ
ンパレータ43の出力電圧V3 が高レベルに戻ると、ダ
イオード51及び53はオフになる。これにより、トラ
ンジスタ46が再びオンになり、コンデンサ44が急速
に充電され、この電圧V2 は5Vになる。また、コンパ
レータ43の正入力端子の電圧V1 もt2 時点で直ちに
6.5Vになる。従って、コンパレータ43の出力電圧
V3 は高レベルに保持される。なお、出力電圧V3 の高
レベルは6.5Vよりも高く設定されている。
すスイッチング電源装置の正常時動作を説明する。図3
(C)のt0 時点で図2のコンパレータ43の出力電圧
V3 が低レベルから高レベルに転換してPWMパルスが
発生し、これに対応する制御信号が駆動回路36を介し
てFETから成るスイッチ4のゲート・ソース間に印加
されると、スイッチ4がオンになり、直流電源1と1次
巻線3とスイッチ4と電流検出用抵抗23とから成る閉
回路に電流I1 が流れる。1次巻線3はインダクタンス
を有するので、電流I1 は傾斜を有して増大し、電流検
出用抵抗23の電圧が電流I1 の波形に対応して変化
し、コンパレータ54の負入力端子の電圧Va が図3
(B)に示す傾斜を有して減少し、t1 時点でコンパレ
ータ54の正入力端子の参照電圧Vr に達すると、コン
パレータ54の出力が低レベルから高レベルに転換し、
トランジスタ55がオンになり、コンパレータ43の出
力端子がトランジスタ55を介してグランドに接続され
る。これにより、PWMパルスのオン期間が終了する。
コンパレータ43の出力電圧V3 がt1 時点で低レベル
になると、ダイオード51がオンになり、コンパレータ
43の正入力端子の電圧V1 が図3(A)に示すように
6.5Vから3.5Vまで低下し、負入力端子の電圧V
2 よりも低くなる。これにより、コンパレータ43の出
力電圧V3 の低レベルが保持される。また、コンパレー
タ43の出力電圧V3 が低レベルになると、ダイオード
53がオンになり、トランジスタ46のベース電位がこ
のエミッタ電位よりも低くなり、トランジスタ46のベ
ース・エミッタ間が逆バイアス状態となり、トランジス
タ46がオフになるためコンデンサ44の充電が停止す
る。これにより、コンデンサ44の電荷は抵抗45を介
して放出され、この電圧V2 は図3(A)で破線で示す
ように一定の傾斜を有して低下する。t2 時点でコンデ
ンサ44の電圧即ちコンパレータ43の負入力端子の電
圧V2 が正入力端子の電圧V1 よりも低くなると、コン
パレータ43の出力電圧V3 は再び高レベルに戻り、次
のPWMパルスが発生する。なお、t1 〜t2 のオフ期
間にはスイッチ4の電流がゼロになり、また、コンパレ
ータ54の正入力端子の電圧Va も基準電圧Vr より低
下するので、コンパレータ54の出力は低レベルに保持
され、トランジスタ55もオフに保持されている。従っ
て、図3のt1 〜t2 のオフ期間はコンデンサ44の放
電のみに依存して決定され、一定になる。t2 時点でコ
ンパレータ43の出力電圧V3 が高レベルに戻ると、ダ
イオード51及び53はオフになる。これにより、トラ
ンジスタ46が再びオンになり、コンデンサ44が急速
に充電され、この電圧V2 は5Vになる。また、コンパ
レータ43の正入力端子の電圧V1 もt2 時点で直ちに
6.5Vになる。従って、コンパレータ43の出力電圧
V3 は高レベルに保持される。なお、出力電圧V3 の高
レベルは6.5Vよりも高く設定されている。
【0015】
【正常負荷時の電圧制御】直流出力電圧V0 が例えば基
準値よりも高くなると、オン幅決定用コンパレータ54
の正入力端子の参照電圧Vr が図3(B)の破線で示す
ように高くなり、電流検出に基づく入力電圧Va がオン
開始点から早い時期に破線で示す参照電圧Vr に達し、
コンパレータ54の出力が高レベルに転換し、トランジ
スタ55がオンになることによりPWMパルスのオン期
間が終了し、図3(C)で点線で示すようにPWMパル
スのオン幅が狭くなる。PWMパルス列のオフ幅は一定
であるので、スイッチ4のデューティー比は小さくな
り、出力電圧V0 が基準に戻される。出力電圧V0 が基
準値よりも低くなった時には上記の高くなった時と逆の
動作になる。
準値よりも高くなると、オン幅決定用コンパレータ54
の正入力端子の参照電圧Vr が図3(B)の破線で示す
ように高くなり、電流検出に基づく入力電圧Va がオン
開始点から早い時期に破線で示す参照電圧Vr に達し、
コンパレータ54の出力が高レベルに転換し、トランジ
スタ55がオンになることによりPWMパルスのオン期
間が終了し、図3(C)で点線で示すようにPWMパル
スのオン幅が狭くなる。PWMパルス列のオフ幅は一定
であるので、スイッチ4のデューティー比は小さくな
り、出力電圧V0 が基準に戻される。出力電圧V0 が基
準値よりも低くなった時には上記の高くなった時と逆の
動作になる。
【0016】次に、電圧制御を更に詳しく説明する。出
力電圧V0 は図1の電圧制御信号形成回路26の抵抗2
7、28で検出され、この電圧制御信号形成回路26か
らは出力電圧V0 に比例的関係を有する光出力が発生
し、フォトトランジスタ22に入力する。フォトトラン
ジスタ22の抵抗値は出力電圧V0 に反比例的関係を有
して変化する。例えば、出力電圧V0 が基準値よりも高
くなると、ホトトランジスタ22の抵抗値は逆に低くな
り、図2のトランジスタ63のベース電流が増大し、こ
の抵抗値が大きくなり、参照電圧Vr が高くなる。出力
電圧V0 が基準値よりも低くなった時には上記の高くな
った時の逆の動作になる。
力電圧V0 は図1の電圧制御信号形成回路26の抵抗2
7、28で検出され、この電圧制御信号形成回路26か
らは出力電圧V0 に比例的関係を有する光出力が発生
し、フォトトランジスタ22に入力する。フォトトラン
ジスタ22の抵抗値は出力電圧V0 に反比例的関係を有
して変化する。例えば、出力電圧V0 が基準値よりも高
くなると、ホトトランジスタ22の抵抗値は逆に低くな
り、図2のトランジスタ63のベース電流が増大し、こ
の抵抗値が大きくなり、参照電圧Vr が高くなる。出力
電圧V0 が基準値よりも低くなった時には上記の高くな
った時の逆の動作になる。
【0017】正常負荷動作時には、ホトトランジスタ2
2の抵抗値がさほど大きくならない。このため、トラン
ジスタ61がオンになり、ミラー回路を構成するもう一
方のトランジスタ62もオンになり、トランジスタ64
にベース電流を供給し、このトランジスタ64も図4
(E)のt1 よりも前の区間に示すようにオンになる。
従って、出力電圧V0 が制御可能な範囲に保たれている
正常負荷時にはタイマ用コンデンサ65がトランジスタ
64で短絡され、この電圧Vc は実質的にゼロである。
このため、ツエナーダイオード66及びトランジスタ6
7が図4(G)のt1 よりも前の区間に示すようにオフ
に保たれ、また、トランジスタ68、69、70もオフ
に保たれる。トランジスタ70がオフに保たれている
と、オン幅決定用トランジスタ56もオフに保たれる。
従って、PWMパルスのオン幅はタイマ用コンデンサ6
5に無関係にコンパレータ54の出力のみで制御され
る。
2の抵抗値がさほど大きくならない。このため、トラン
ジスタ61がオンになり、ミラー回路を構成するもう一
方のトランジスタ62もオンになり、トランジスタ64
にベース電流を供給し、このトランジスタ64も図4
(E)のt1 よりも前の区間に示すようにオンになる。
従って、出力電圧V0 が制御可能な範囲に保たれている
正常負荷時にはタイマ用コンデンサ65がトランジスタ
64で短絡され、この電圧Vc は実質的にゼロである。
このため、ツエナーダイオード66及びトランジスタ6
7が図4(G)のt1 よりも前の区間に示すようにオフ
に保たれ、また、トランジスタ68、69、70もオフ
に保たれる。トランジスタ70がオフに保たれている
と、オン幅決定用トランジスタ56もオフに保たれる。
従って、PWMパルスのオン幅はタイマ用コンデンサ6
5に無関係にコンパレータ54の出力のみで制御され
る。
【0018】
【正常起動動作】図4のt1 〜ta 区間は起動時の各部
の状態を示す。起動して所定時間が経過するまでは出力
電圧V0 は比較的低い。このため、発光ダイオード31
の光出力はゼロ又は極めて低い。これにより、フォトト
ランジスタ22の抵抗値が大きくなり、トランジスタ6
1、62、63、64はオフに保たれる。この結果、タ
イマ用コンデンサ65の定電流Ic1による充電が開始
し、コンデンサ65の電圧Vc1が図4(F)のt1 〜t
a 区間に示すように徐々に高くなる。コンデンサ65の
電圧Vc1がツエナーダイオード66をオンにするレベル
まで上昇する時点t2よりも前に出力電圧V0 が所定制
御範囲まで立上り、例えば図4のta 時点で発光ダイオ
ード31から所定レベル以上の光出力が得られると、フ
ォトトランジスタ22の抵抗値が低下するためにトラン
ジスタ61、62、63、64がオンになり、コンデン
サ65の電圧Vc1が実質的にゼロになり、ツエナーダイ
オードはオンにならず、トランジスタ67も図4(G)
のt1 〜t2 区間に示すようにオフに保たれ、タイマ用
コンデンサ65に無関係に正常動作が開始する。なお、
t1 〜ta の起動期間又は過負荷時のt1 〜t2 期間に
おいてはトランジスタ63がオフに保たれるので、参照
電圧Vr が低くなり、Va がVr に達するまでコンパレ
ータ54から高レベル出力が発生しない。この結果、コ
ンパレータ43の出力電圧V3 の高レベル期間(オン
幅)の制御が行われず、コンパレータ43で決定された
最大のオン幅を有するPWMパルスが出力電圧V3 即ち
制御信号として発生する。
の状態を示す。起動して所定時間が経過するまでは出力
電圧V0 は比較的低い。このため、発光ダイオード31
の光出力はゼロ又は極めて低い。これにより、フォトト
ランジスタ22の抵抗値が大きくなり、トランジスタ6
1、62、63、64はオフに保たれる。この結果、タ
イマ用コンデンサ65の定電流Ic1による充電が開始
し、コンデンサ65の電圧Vc1が図4(F)のt1 〜t
a 区間に示すように徐々に高くなる。コンデンサ65の
電圧Vc1がツエナーダイオード66をオンにするレベル
まで上昇する時点t2よりも前に出力電圧V0 が所定制
御範囲まで立上り、例えば図4のta 時点で発光ダイオ
ード31から所定レベル以上の光出力が得られると、フ
ォトトランジスタ22の抵抗値が低下するためにトラン
ジスタ61、62、63、64がオンになり、コンデン
サ65の電圧Vc1が実質的にゼロになり、ツエナーダイ
オードはオンにならず、トランジスタ67も図4(G)
のt1 〜t2 区間に示すようにオフに保たれ、タイマ用
コンデンサ65に無関係に正常動作が開始する。なお、
t1 〜ta の起動期間又は過負荷時のt1 〜t2 期間に
おいてはトランジスタ63がオフに保たれるので、参照
電圧Vr が低くなり、Va がVr に達するまでコンパレ
ータ54から高レベル出力が発生しない。この結果、コ
ンパレータ43の出力電圧V3 の高レベル期間(オン
幅)の制御が行われず、コンパレータ43で決定された
最大のオン幅を有するPWMパルスが出力電圧V3 即ち
制御信号として発生する。
【0019】
【過負荷時動作】図1の負荷10の短絡等の過負荷状態
が生じ、出力電圧V0 の低下が生じ、例えば図4のt1
時点で発光ダイオード31から光出力が発生しない状態
となると、前述の起動時と同様にトランジスタ61、6
2、63、64がオフになり、タイマ用コンデンサ65
の充電が開始し、この電圧Vc1が徐々に上昇する。起動
等のために過負荷状態が極く短時間に限定的に発生した
か、又は過負荷状態が継続的に発生したかを区別するた
めにタイマ用コンデンサ65が使用される。過負荷状態
が例えば図4のt1 〜t2 までの所定時間継続している
と、定電流Ic1で充電されているコンデンサ65の電圧
Vc1がt2 時点でツエナーダイオード66をオンにする
レベルに達し、図4(G)に示すようにt2 でトランジ
スタ67がオンになる。これに応答してトランジスタ6
8、69、70もオンになる。トランジスタ70がオン
になると、トランジスタ56がオンになり、コンパレー
タ43の出力電圧V3 が図4(B)に示すように強制的
にゼロ(グランド)レベルに保持(ラッチ)され、スイ
ッチ4のオン・オフ動作が停止し、過負荷保護が達成さ
れる。なお、過負荷状態のためにt2 時点でトランジス
タ67がオンになり、トランジスタ68、69もオンに
なると、コンデンサ65の定電流充電とは無関係に、ト
ランジスタ68とツエナーダイオード66とトランジス
タ67との関係でコンデンサ65の電圧Vc が一定値に
クランプされる。このクランプ電圧はツエナーダイオー
ド66の電圧VZ とトランジスタ67のベース・エミッ
タ間電圧VBEとの和(VZ +VBE)である。
が生じ、出力電圧V0 の低下が生じ、例えば図4のt1
時点で発光ダイオード31から光出力が発生しない状態
となると、前述の起動時と同様にトランジスタ61、6
2、63、64がオフになり、タイマ用コンデンサ65
の充電が開始し、この電圧Vc1が徐々に上昇する。起動
等のために過負荷状態が極く短時間に限定的に発生した
か、又は過負荷状態が継続的に発生したかを区別するた
めにタイマ用コンデンサ65が使用される。過負荷状態
が例えば図4のt1 〜t2 までの所定時間継続している
と、定電流Ic1で充電されているコンデンサ65の電圧
Vc1がt2 時点でツエナーダイオード66をオンにする
レベルに達し、図4(G)に示すようにt2 でトランジ
スタ67がオンになる。これに応答してトランジスタ6
8、69、70もオンになる。トランジスタ70がオン
になると、トランジスタ56がオンになり、コンパレー
タ43の出力電圧V3 が図4(B)に示すように強制的
にゼロ(グランド)レベルに保持(ラッチ)され、スイ
ッチ4のオン・オフ動作が停止し、過負荷保護が達成さ
れる。なお、過負荷状態のためにt2 時点でトランジス
タ67がオンになり、トランジスタ68、69もオンに
なると、コンデンサ65の定電流充電とは無関係に、ト
ランジスタ68とツエナーダイオード66とトランジス
タ67との関係でコンデンサ65の電圧Vc が一定値に
クランプされる。このクランプ電圧はツエナーダイオー
ド66の電圧VZ とトランジスタ67のベース・エミッ
タ間電圧VBEとの和(VZ +VBE)である。
【0020】
【発明が解決しようとする課題】ところで、図4のt1
〜t2 期間をコンデンサ65で得るためには、コンデン
サ65の容量を大きくすることが必要になり、制御信号
形成回路11が大型且つ高コストになった。即ちコンデ
ンサ65をモノリシック集積回路(半導体集積回路)で
形成することができず、個別部品とするために大型且つ
コスト高になった。なお、コンデンサ65の容量を小さ
くし、これと同時に充電用の定電流Ic1も小さくするこ
とが考えられるが、定電流Ic1を高精度に低い値にする
ことは困難であった。
〜t2 期間をコンデンサ65で得るためには、コンデン
サ65の容量を大きくすることが必要になり、制御信号
形成回路11が大型且つ高コストになった。即ちコンデ
ンサ65をモノリシック集積回路(半導体集積回路)で
形成することができず、個別部品とするために大型且つ
コスト高になった。なお、コンデンサ65の容量を小さ
くし、これと同時に充電用の定電流Ic1も小さくするこ
とが考えられるが、定電流Ic1を高精度に低い値にする
ことは困難であった。
【0021】そこで、本発明の目的は、タイマ用コンデ
ンサの容量を小さくすることができ、且つ時間管理の精
度を比較的高く保つことができるスイッチング電源装置
を提供することにある。
ンサの容量を小さくすることができ、且つ時間管理の精
度を比較的高く保つことができるスイッチング電源装置
を提供することにある。
【0022】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、直流電源の一端と他端
との間に接続されたトランスの1次巻線とスイッチとの
直列回路と、前記1次巻線に電磁結合された2次巻線
と、前記2次巻線に接続された整流平滑回路と、前記整
流平滑回路の出力電圧を検出するための出力電圧検出回
路と、基準電圧源と、前記出力電圧検出回路と前記基準
電圧源とに接続され、前記出力電圧検出回路で検出され
た検出電圧と前記基準電圧源から得られた基準電圧との
差に対応した信号を電圧制御信号として出力する電圧制
御信号形成回路26又は26aと、前記スイッチをオン
・オフ制御するためのスイッチ制御パルスを発生するパ
ルス発生回路34、又は43a及び80と、前記出力制
御信号形成回路26又は26aの出力電圧のレベルが所
定レベルよりも高いか否かを検出するためのレベル検出
回路61及び62、又は83と、タイマ用コンデンサ6
5と、前記スイッチ制御パルスに同期してパルス状充電
電流を断続的に前記タイマ用コンデンサ65に供給する
充電用断続電流供給回路33又は33aと、前記タイマ
用コンデンサ65の電圧Vc1が所定電圧に達したか否
かを示す信号を出力すると共に前記レベル検出回路61
及び62、又は83から前記所定レベルよりも高くない
ことを示す信号が出力されている時に前記タイマ用コン
デンサ65を短絡して放電回路を形成するコンデンサ電
圧判定及び放電制御回路64、66、67、70及び7
1、又は66aと、前記コンデンサ電圧判定及び放電制
御回路64、66、67、70及び71、又は66aか
ら前記タイマ用コンデンサ65の電圧が所定電圧に達し
たことを示す信号が得られている時に前記パルス発生回
路34、又は43a及び80から前記スイッチにPWM
パルスを伝送することを阻止する手段56又は56aと
から成るスイッチング電源装置に係わるものである。な
お、請求項2に示すように、電流検出抵抗の電圧に対応
する電圧Vaと参照電圧Vrとを比較し、この出力によっ
てパルス発生回路34の出力パルスを阻止するようにス
イッチング電源装置を構成することができる。 また、請
求項3に示すようにPWMパルス形成用ののこぎり波発
生回路を設け、のこぎり波に同期してパルス状充電電流
を形成することができる。
目的を達成するための本発明は、直流電源の一端と他端
との間に接続されたトランスの1次巻線とスイッチとの
直列回路と、前記1次巻線に電磁結合された2次巻線
と、前記2次巻線に接続された整流平滑回路と、前記整
流平滑回路の出力電圧を検出するための出力電圧検出回
路と、基準電圧源と、前記出力電圧検出回路と前記基準
電圧源とに接続され、前記出力電圧検出回路で検出され
た検出電圧と前記基準電圧源から得られた基準電圧との
差に対応した信号を電圧制御信号として出力する電圧制
御信号形成回路26又は26aと、前記スイッチをオン
・オフ制御するためのスイッチ制御パルスを発生するパ
ルス発生回路34、又は43a及び80と、前記出力制
御信号形成回路26又は26aの出力電圧のレベルが所
定レベルよりも高いか否かを検出するためのレベル検出
回路61及び62、又は83と、タイマ用コンデンサ6
5と、前記スイッチ制御パルスに同期してパルス状充電
電流を断続的に前記タイマ用コンデンサ65に供給する
充電用断続電流供給回路33又は33aと、前記タイマ
用コンデンサ65の電圧Vc1が所定電圧に達したか否
かを示す信号を出力すると共に前記レベル検出回路61
及び62、又は83から前記所定レベルよりも高くない
ことを示す信号が出力されている時に前記タイマ用コン
デンサ65を短絡して放電回路を形成するコンデンサ電
圧判定及び放電制御回路64、66、67、70及び7
1、又は66aと、前記コンデンサ電圧判定及び放電制
御回路64、66、67、70及び71、又は66aか
ら前記タイマ用コンデンサ65の電圧が所定電圧に達し
たことを示す信号が得られている時に前記パルス発生回
路34、又は43a及び80から前記スイッチにPWM
パルスを伝送することを阻止する手段56又は56aと
から成るスイッチング電源装置に係わるものである。な
お、請求項2に示すように、電流検出抵抗の電圧に対応
する電圧Vaと参照電圧Vrとを比較し、この出力によっ
てパルス発生回路34の出力パルスを阻止するようにス
イッチング電源装置を構成することができる。 また、請
求項3に示すようにPWMパルス形成用ののこぎり波発
生回路を設け、のこぎり波に同期してパルス状充電電流
を形成することができる。
【0023】
【発明の作用及び効果】各請求項の発明によれば、タイ
マ用コンデンサに断続的に充電電流を供給するので、所
定の時間をコンデンサの電圧に基づいて計測する場合に
コンデンサの容量を小さくすることができる。これによ
り、タイマ用コンデンサの半導体集積化が可能になる。
また、充電電流の振幅レベルを比較的高く保つことがで
きるので、所定電流値を正確に得ることができる。ま
た、請求項2の発明ではパルス発生回路の出力パルスに
基づき、また、請求項3の発明ではのこぎり波に基づい
て充電電流を断続するので、断続を容易に達成すること
ができる。
マ用コンデンサに断続的に充電電流を供給するので、所
定の時間をコンデンサの電圧に基づいて計測する場合に
コンデンサの容量を小さくすることができる。これによ
り、タイマ用コンデンサの半導体集積化が可能になる。
また、充電電流の振幅レベルを比較的高く保つことがで
きるので、所定電流値を正確に得ることができる。ま
た、請求項2の発明ではパルス発生回路の出力パルスに
基づき、また、請求項3の発明ではのこぎり波に基づい
て充電電流を断続するので、断続を容易に達成すること
ができる。
【0024】
【第1の実施例】次に、図5及び図6を参照して本発明
の第1の実施の形態を示すスイッチング電源装置を説明
する。但し、本実施例のスイッチング電源装置の基本的
部分の構成は図1の制御信号形成回路11の内部に充電
電流断続供給制御回路を付加した他は図1と同一に構成
されているので、スイッチング電源装置の全体構成の図
示及びその説明を省略する。また、図5に示す本実施例
の制御信号形成回路11aは図2の制御信号形成回路1
1に充電電流断続制御手段を付加した他は図2と同一で
あるので、図5において図2と実質的に同一の部分には
同一の参照符号を付してその説明を省略する。また、本
実施例における各部の波形を示す図6の(A)(B)
(C)(G)(H)(I)(J)は図4の(A)(B)
(C)(E)(F)(G)に対応しているので、これ等
の詳しい説明を省略する。
の第1の実施の形態を示すスイッチング電源装置を説明
する。但し、本実施例のスイッチング電源装置の基本的
部分の構成は図1の制御信号形成回路11の内部に充電
電流断続供給制御回路を付加した他は図1と同一に構成
されているので、スイッチング電源装置の全体構成の図
示及びその説明を省略する。また、図5に示す本実施例
の制御信号形成回路11aは図2の制御信号形成回路1
1に充電電流断続制御手段を付加した他は図2と同一で
あるので、図5において図2と実質的に同一の部分には
同一の参照符号を付してその説明を省略する。また、本
実施例における各部の波形を示す図6の(A)(B)
(C)(G)(H)(I)(J)は図4の(A)(B)
(C)(E)(F)(G)に対応しているので、これ等
の詳しい説明を省略する。
【0025】図5に示す本実施例の制御信号形成回路1
1a及びスイッチ4から成る集積回路は、図2の制御信
号形成回路11及びスイッチ4から成る集積回路に、充
電電流断続制御手段として3つのNPN型トランジスタ
72、73、74と、3つの抵抗75、76、77と、
1つのコンデンサ78とを付加した他は図2と同一に構
成したものである。但し、図5のタイマ用コンデンサ6
5は図2のタイマ用コンデンサ65の容量よりも小さい
容量を有する。
1a及びスイッチ4から成る集積回路は、図2の制御信
号形成回路11及びスイッチ4から成る集積回路に、充
電電流断続制御手段として3つのNPN型トランジスタ
72、73、74と、3つの抵抗75、76、77と、
1つのコンデンサ78とを付加した他は図2と同一に構
成したものである。但し、図5のタイマ用コンデンサ6
5は図2のタイマ用コンデンサ65の容量よりも小さい
容量を有する。
【0026】スイッチとして機能するトランジスタ72
のコレクタは定電流供給回路33のトランジスタ41の
コレクタに接続され、このエミッタはグランドライン2
1に接続され、このベースは抵抗75を介してコンパレ
ータ43の出力端子に接続されている。スイッチとして
機能するトランジスタ73のコレクタは抵抗77を介し
て電源ライン37に接続され、このエミッタはグランド
ライン21に接続され、このベースは抵抗76を介して
コンパレータ43の出力端子に接続されている。コンデ
ンサ78の一端はトランジスタ73のコレクタに接続さ
れ、他端はグラドライン21に接続されている。しきい
値を有するスイッチとしてのトランジスタ74のコレク
タは定電流供給回路33のトランジスタ41のコレクタ
に接続され、このエミッタはグランドライン21に接続
され、このベースはコンデンサ78の一端に接続されて
いる。
のコレクタは定電流供給回路33のトランジスタ41の
コレクタに接続され、このエミッタはグランドライン2
1に接続され、このベースは抵抗75を介してコンパレ
ータ43の出力端子に接続されている。スイッチとして
機能するトランジスタ73のコレクタは抵抗77を介し
て電源ライン37に接続され、このエミッタはグランド
ライン21に接続され、このベースは抵抗76を介して
コンパレータ43の出力端子に接続されている。コンデ
ンサ78の一端はトランジスタ73のコレクタに接続さ
れ、他端はグラドライン21に接続されている。しきい
値を有するスイッチとしてのトランジスタ74のコレク
タは定電流供給回路33のトランジスタ41のコレクタ
に接続され、このエミッタはグランドライン21に接続
され、このベースはコンデンサ78の一端に接続されて
いる。
【0027】この実施例のスイッチング電源装置の正常
負荷時及び起動時及び過負荷時の動作は、定電流供給回
路33からタイマ用コンデンサ65に対する充電電流の
供給方法を除いて図1及び図2に示す従来のスイッチン
グ電源装置の正常負荷時及び起動時及び過負荷時の動作
と同じである。従って、図6(A)(B)(C)(H)
(I)(J)は図4(A)(B)(C)(E)(F)
(G)に対応している。図6の(D)(E)(F)
(G)はコンデンサ65の充電電流の断続的供給の動作
を説明するものである。
負荷時及び起動時及び過負荷時の動作は、定電流供給回
路33からタイマ用コンデンサ65に対する充電電流の
供給方法を除いて図1及び図2に示す従来のスイッチン
グ電源装置の正常負荷時及び起動時及び過負荷時の動作
と同じである。従って、図6(A)(B)(C)(H)
(I)(J)は図4(A)(B)(C)(E)(F)
(G)に対応している。図6の(D)(E)(F)
(G)はコンデンサ65の充電電流の断続的供給の動作
を説明するものである。
【0028】トランジスタ72は図6(D)から明らか
なように図6(B)のコンパレータ43の出力電圧V3
に応答してオン・オフする。即ち、PWMパルスのオン
期間にトランジスタ72もオンになる。トランジスタ7
2がオンになると定電流供給回路33のトランジスタ4
1がトランジスタ72で短絡されるために、トランジス
タ40、41がオフになり、更にトランジスタ38、3
9もオフになり、出力電流Ic1はゼロになる。トランジ
スタ73はコンパレータ43の出力電圧V3 に応答して
オン・オフする。このトランジスタ73のオン期間には
コンデンサ78がこのトランジスタ73で短絡され、コ
ンデンサ78の電圧はゼロになる。図6(B)に示すコ
ンパレータ43の出力電圧V3 の低レベル期間(オフ期
間)にはトランジスタ73がオフになるので、コンデン
サ78が定電圧化電源ライン37から抵抗77を介して
供給される電流で徐々に充電される。即ちコンデンサ7
8は所定のCR時定数を有して充電される。トランジス
タ74のベース・エミッタ間電圧VBEは、図6(E)に
示すようにコンパレータ73の出力電圧V3 の低レベル
期間(オフ期間)にコンデンサ78の電圧の上昇に応じ
て傾斜を有して高くなる。トランジスタ74はしきい値
を有してオンになるため、このベース・エミッタ間電圧
がしきい値以上に立上った時にオンになる。トランジス
タ74のオン期間には定電流供給回路33のトランジス
タ41がトランジスタ74で短絡され、定電流供給回路
33の出力電流Ic1はゼロになる。トランジスタ74は
コンパレータ43の出力電圧V3 の低レベル期間の全部
においてオンにならないので、トランジスタ72とトラ
ンジスタ74の両方が同時にオフになる期間がコンパレ
ータ43の出力電圧V3 の低レベル区間の初期に生じ
る。この結果、トランジスタ72、74の両方が同時に
オフになる期間即ちトランジスタ74のベース・エミッ
タ間電圧VBEの立上り期間に応答してトランジスタ40
及び41のベース・エミッタ間電圧VBEが図6(F)に
示すようにパルス的に高レベルになり、これ等のトラン
ジスタ40、41がオン状態になる。トランジスタ4
0、41がオンの期間にはトランジスタ38、39もオ
ンになり、図6(G)に示すように電流Ic1がパルス的
に流れる。従って、図6のt1 〜t2 区間に示す過負荷
時又はt1 〜ta の起動時にはコンデンサ65が図6
(G)のパルス的電流Ic1によって充電される。
なように図6(B)のコンパレータ43の出力電圧V3
に応答してオン・オフする。即ち、PWMパルスのオン
期間にトランジスタ72もオンになる。トランジスタ7
2がオンになると定電流供給回路33のトランジスタ4
1がトランジスタ72で短絡されるために、トランジス
タ40、41がオフになり、更にトランジスタ38、3
9もオフになり、出力電流Ic1はゼロになる。トランジ
スタ73はコンパレータ43の出力電圧V3 に応答して
オン・オフする。このトランジスタ73のオン期間には
コンデンサ78がこのトランジスタ73で短絡され、コ
ンデンサ78の電圧はゼロになる。図6(B)に示すコ
ンパレータ43の出力電圧V3 の低レベル期間(オフ期
間)にはトランジスタ73がオフになるので、コンデン
サ78が定電圧化電源ライン37から抵抗77を介して
供給される電流で徐々に充電される。即ちコンデンサ7
8は所定のCR時定数を有して充電される。トランジス
タ74のベース・エミッタ間電圧VBEは、図6(E)に
示すようにコンパレータ73の出力電圧V3 の低レベル
期間(オフ期間)にコンデンサ78の電圧の上昇に応じ
て傾斜を有して高くなる。トランジスタ74はしきい値
を有してオンになるため、このベース・エミッタ間電圧
がしきい値以上に立上った時にオンになる。トランジス
タ74のオン期間には定電流供給回路33のトランジス
タ41がトランジスタ74で短絡され、定電流供給回路
33の出力電流Ic1はゼロになる。トランジスタ74は
コンパレータ43の出力電圧V3 の低レベル期間の全部
においてオンにならないので、トランジスタ72とトラ
ンジスタ74の両方が同時にオフになる期間がコンパレ
ータ43の出力電圧V3 の低レベル区間の初期に生じ
る。この結果、トランジスタ72、74の両方が同時に
オフになる期間即ちトランジスタ74のベース・エミッ
タ間電圧VBEの立上り期間に応答してトランジスタ40
及び41のベース・エミッタ間電圧VBEが図6(F)に
示すようにパルス的に高レベルになり、これ等のトラン
ジスタ40、41がオン状態になる。トランジスタ4
0、41がオンの期間にはトランジスタ38、39もオ
ンになり、図6(G)に示すように電流Ic1がパルス的
に流れる。従って、図6のt1 〜t2 区間に示す過負荷
時又はt1 〜ta の起動時にはコンデンサ65が図6
(G)のパルス的電流Ic1によって充電される。
【0029】図6のt1 〜t2 の時間間隔を図4のt1
〜t2 の時間間隔と同一にするために図5のコンデンサ
65の容量が図2のコンデンサ65の容量よりも小さく
設定されている。また、コンデンサ65は小容量である
ので、本実施例ではモノリシック集積回路に含めて構成
されている。即ち、コンデンサ65はトランジスタ61
〜64、68〜70等と共に1つの半導体チップ内に設
けられたMOS型構造のコンデンサである。従って、コ
ンデンサ65の小容量化に伴なってコストの低減、小型
化が可能になる。
〜t2 の時間間隔と同一にするために図5のコンデンサ
65の容量が図2のコンデンサ65の容量よりも小さく
設定されている。また、コンデンサ65は小容量である
ので、本実施例ではモノリシック集積回路に含めて構成
されている。即ち、コンデンサ65はトランジスタ61
〜64、68〜70等と共に1つの半導体チップ内に設
けられたMOS型構造のコンデンサである。従って、コ
ンデンサ65の小容量化に伴なってコストの低減、小型
化が可能になる。
【0030】また、この実施例では、コンデンサ65に
電流を断続的に供給するための制御をPWMパルス形成
用コンパレータ43の出力電圧V3 を使用して行ってい
るので、特別な発振回路(パルス発生回路)が不要であ
り、回路構成が簡単になる。また、コンデンサ78の時
定数を有した充電とトランジスタ74のしきい値とを利
用して定電流供給回路33の出力電流Ic1の幅を決定し
ているので、この幅の決定を比較的正確且つ簡単に行う
ことができる。また、コンデンサ65の充電電圧Vc
は、図6(G)に示すように振幅が一定に制御され且つ
一定周期で発生する電流パルスの個数の関数となるの
で、比較的正確に調整することができる。なお、定電流
供給回路33の出力電流Ic1の値を小さくすることによ
ってタイマ用コンデンサ65の容量を小さくすることも
考えられる。しかし、定電流供給回路33によって微小
一定電流を高精度に供給することは困難である。これに
対して本実施例では定電流供給回路33から比較的高い
レベルの一定振幅値を有するパルスを送出するので、電
流レベルの調整を正確に達成することができる。
電流を断続的に供給するための制御をPWMパルス形成
用コンパレータ43の出力電圧V3 を使用して行ってい
るので、特別な発振回路(パルス発生回路)が不要であ
り、回路構成が簡単になる。また、コンデンサ78の時
定数を有した充電とトランジスタ74のしきい値とを利
用して定電流供給回路33の出力電流Ic1の幅を決定し
ているので、この幅の決定を比較的正確且つ簡単に行う
ことができる。また、コンデンサ65の充電電圧Vc
は、図6(G)に示すように振幅が一定に制御され且つ
一定周期で発生する電流パルスの個数の関数となるの
で、比較的正確に調整することができる。なお、定電流
供給回路33の出力電流Ic1の値を小さくすることによ
ってタイマ用コンデンサ65の容量を小さくすることも
考えられる。しかし、定電流供給回路33によって微小
一定電流を高精度に供給することは困難である。これに
対して本実施例では定電流供給回路33から比較的高い
レベルの一定振幅値を有するパルスを送出するので、電
流レベルの調整を正確に達成することができる。
【0031】
【第2の実施例】次に、図7を参照して第2の実施例の
スイッチング電源装置の制御信号形成回路を説明する。
図7の制御信号形成回路11bは図5の制御信号形成回
路11aを変形したものであり、図5と同様な原理に従
って構成されている。従って、図7において図5と共通
する部分には同一の符号を付してその説明を省略する。
図7の電圧制御信号形成回路26aは図1の電圧制御信
号形成回路26と同様に出力電圧V0 の検出値と基準電
圧との誤差信号を形成する回路である。のこぎり波発生
回路80は一定周期でのこぎり波(三角波)を発生する
回路である。コンパレータ43aは電圧制御信号形成回
路26aの誤差信号又は基準電圧源81の基準電圧との
こぎり波とを比較してPWMパルスを形成するものであ
る。なお、コンパレータ43aの負入力端子はスイッチ
82の接点aを介して電圧制御信号形成回路26aに接
続され、スイッチ82の接点bを介して基準電圧源81
に接続される。スイッチ82はレベル検出回路83の出
力電圧V0 の大小を電圧制御信号形成回路26aの出力
に基づいて過負荷及び起動を判定する。即ち、レベル検
出回路83は負荷電圧即ち直流出力電圧V0 が所定レベ
ルよりも低い時に負荷短絡等の過負荷又は起動時である
ことを示す出力を発生し、スイッチ82の接点aを接点
bに切り換える。これにより、過負荷又は起動時にコン
パレータ43aに基準電圧が入力し、PWMパルスのオ
ン幅制限が実行される。コンパレータ43aから得られ
たPWMパルスは図1のスイッチ4のオン・オフ制御に
使用される。断続電流供給回路33aはのこぎり波発生
回路80の三角波の発生に同期して一定振幅且つ一定パ
ルス幅のパルス状電流Ic1を一定周期で発生する回路で
ある。コンデンサ65はパルス状電流Ic1で充電される
タイマ用コンデンサである。電圧判定及びコンデンサ放
電制御回路66aは、コンデンサ65の電圧Vc1が所定
電圧に達したか否かを判定すると共に正常負荷時にはコ
ンデンサ65を短絡する回路である。この電圧判定及び
コンデンサ放電制御回路66aにおいてコンデンサ65
の電圧Vc1が所定電圧値に達したことが検出された時に
これを示す信号を過負荷判定回路84に送る。過負荷判
定回路84は電圧判定及びコンデンサ放電制御回路66
aから得られたコンデンサ65の電圧Vc1が所定電圧に
達したことを示す信号とレベル検出回路83から得られ
た過負荷又は起動時を示す信号との両方が同時に得られ
た時に過負荷を示す判定出力を送出し、スイッチとして
のトランジスタ56aをオンにする。トランジスタ56
aはコンパレータ43aの出力端子とグランドとの間に
接続されているので、このオンの期間にはPWMパルス
の伝送を阻止し、図1のスイッチ4をオフに保つ。ま
た、過負荷判定回路84の出力は電圧判定及びコンデン
サ放電制御回路66aに送られ、過負荷が判定されてい
ない時即ち正常負荷時にコンデンサ65の短絡回路(放
電回路)を形成するために使用される。
スイッチング電源装置の制御信号形成回路を説明する。
図7の制御信号形成回路11bは図5の制御信号形成回
路11aを変形したものであり、図5と同様な原理に従
って構成されている。従って、図7において図5と共通
する部分には同一の符号を付してその説明を省略する。
図7の電圧制御信号形成回路26aは図1の電圧制御信
号形成回路26と同様に出力電圧V0 の検出値と基準電
圧との誤差信号を形成する回路である。のこぎり波発生
回路80は一定周期でのこぎり波(三角波)を発生する
回路である。コンパレータ43aは電圧制御信号形成回
路26aの誤差信号又は基準電圧源81の基準電圧との
こぎり波とを比較してPWMパルスを形成するものであ
る。なお、コンパレータ43aの負入力端子はスイッチ
82の接点aを介して電圧制御信号形成回路26aに接
続され、スイッチ82の接点bを介して基準電圧源81
に接続される。スイッチ82はレベル検出回路83の出
力電圧V0 の大小を電圧制御信号形成回路26aの出力
に基づいて過負荷及び起動を判定する。即ち、レベル検
出回路83は負荷電圧即ち直流出力電圧V0 が所定レベ
ルよりも低い時に負荷短絡等の過負荷又は起動時である
ことを示す出力を発生し、スイッチ82の接点aを接点
bに切り換える。これにより、過負荷又は起動時にコン
パレータ43aに基準電圧が入力し、PWMパルスのオ
ン幅制限が実行される。コンパレータ43aから得られ
たPWMパルスは図1のスイッチ4のオン・オフ制御に
使用される。断続電流供給回路33aはのこぎり波発生
回路80の三角波の発生に同期して一定振幅且つ一定パ
ルス幅のパルス状電流Ic1を一定周期で発生する回路で
ある。コンデンサ65はパルス状電流Ic1で充電される
タイマ用コンデンサである。電圧判定及びコンデンサ放
電制御回路66aは、コンデンサ65の電圧Vc1が所定
電圧に達したか否かを判定すると共に正常負荷時にはコ
ンデンサ65を短絡する回路である。この電圧判定及び
コンデンサ放電制御回路66aにおいてコンデンサ65
の電圧Vc1が所定電圧値に達したことが検出された時に
これを示す信号を過負荷判定回路84に送る。過負荷判
定回路84は電圧判定及びコンデンサ放電制御回路66
aから得られたコンデンサ65の電圧Vc1が所定電圧に
達したことを示す信号とレベル検出回路83から得られ
た過負荷又は起動時を示す信号との両方が同時に得られ
た時に過負荷を示す判定出力を送出し、スイッチとして
のトランジスタ56aをオンにする。トランジスタ56
aはコンパレータ43aの出力端子とグランドとの間に
接続されているので、このオンの期間にはPWMパルス
の伝送を阻止し、図1のスイッチ4をオフに保つ。ま
た、過負荷判定回路84の出力は電圧判定及びコンデン
サ放電制御回路66aに送られ、過負荷が判定されてい
ない時即ち正常負荷時にコンデンサ65の短絡回路(放
電回路)を形成するために使用される。
【0032】図7の第2の実施例においてもタイマ用コ
ンデンサ65が断続電流によって充電されるので、小さ
な容量で長い時間を計測することが可能になり、第1の
実施例と同様な作用効果が得られる。
ンデンサ65が断続電流によって充電されるので、小さ
な容量で長い時間を計測することが可能になり、第1の
実施例と同様な作用効果が得られる。
【0033】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 出力電圧V0 を直接に検出する代りに、3次巻
線12の電圧に基づいて出力電圧V0 を間接的に検出す
ることができる。なお、図1ではフライバック型に構成
されているので、コンデンサ7の電圧に対応した電圧が
3次巻線12に得られる。 (2) 図1に示すスイッチング電源装置に限ることな
く、DC−ACインバータ電源装置、又は図1と異なる
形式のDCコンバータにも本発明を適用することができ
る。 (3) スイッチ4をバイポーラトランジスタ等の別の
半導体スイッチにすることができる。 (4) 図6(G)に示すパルス状電流Ic1の時間幅を
決定するために微分回路又はモノマルチバイブレ−タを
設け、これによりトランジスタ38〜41を制御するこ
とができる。
く、例えば次の変形が可能なものである。 (1) 出力電圧V0 を直接に検出する代りに、3次巻
線12の電圧に基づいて出力電圧V0 を間接的に検出す
ることができる。なお、図1ではフライバック型に構成
されているので、コンデンサ7の電圧に対応した電圧が
3次巻線12に得られる。 (2) 図1に示すスイッチング電源装置に限ることな
く、DC−ACインバータ電源装置、又は図1と異なる
形式のDCコンバータにも本発明を適用することができ
る。 (3) スイッチ4をバイポーラトランジスタ等の別の
半導体スイッチにすることができる。 (4) 図6(G)に示すパルス状電流Ic1の時間幅を
決定するために微分回路又はモノマルチバイブレ−タを
設け、これによりトランジスタ38〜41を制御するこ
とができる。
【図1】従来のスイッチング電源装置を示す回路図であ
る。
る。
【図2】図1の制御信号形成回路とスイッチの部分を示
す回路図である。
す回路図である。
【図3】正常負荷時の図2の各部の状態を示す波形図で
ある。
ある。
【図4】正常負荷時及び過負荷時の図2の各部の状態を
示す波形図である。
示す波形図である。
【図5】本発明に従う第1の実施例の制御信号形成回路
とスイッチを示す回路図である。
とスイッチを示す回路図である。
【図6】図5の各部の状態を示す波形図である。
【図7】第2の実施例の制御信号形成回路を示す回路図
である。
である。
4 スイッチ 33 定電流供給回路 43、54 コンパレータ 65 タイマ用コンデンサ 72、73、74 電流断続制御用トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 3/335
Claims (3)
- 【請求項1】 直流電源の一端と他端との間に接続され
たトランスの1次巻線とスイッチとの直列回路と、 前記1次巻線に電磁結合された2次巻線と、 前記2次巻線に接続された整流平滑回路と、 前記整流平滑回路の出力電圧を検出するための出力電圧
検出回路と、 基準電圧源と、 前記出力電圧検出回路と前記基準電圧源とに接続され、
前記出力電圧検出回路で検出された検出電圧と前記基準
電圧源から得られた基準電圧との差に対応した信号を電
圧制御信号として出力する電圧制御信号形成回路(26
又は26a)と、 前記スイッチをオン・オフ制御するためのスイッチ制御
パルスを発生するパルス発生回路(34、又は43a及
び80)と、 前記出力制御信号形成回路(26又は26a)の出力電
圧のレベルが所定レベルよりも高いか否かを検出するた
めのレベル検出回路(61及び62、又は83)と、 タイマ用コンデンサ(65)と、 前記スイッチ制御パルスに同期してパルス状充電電流を
断続的に前記タイマ用コンデンサ(65)に供給する充
電用断続電流供給回路(33又は33a)と、 前記タイマ用コンデンサ(65)の電圧(Vc1)が所
定電圧に達したか否かを示す信号を出力すると共に前記
レベル検出回路(61及び62、又は83)から前記所
定レベルよりも高くないことを示す信号が出力されてい
る時に前記タイマ用コンデンサ(65)を短絡して放電
回路を形成するコンデンサ電圧判定及び放電制御回路
(64、66、67、70及び71、又は66a)と、 前記コンデンサ電圧判定及び放電制御回路(64、6
6、67、70及び71、又は66a)から前記タイマ
用コンデンサ(65)の電圧が所定電圧に達したことを
示す信号が得られている時に前記パルス発生回路(3
4、又は43a及び80)から前記スイッチにPWMパ
ルスを伝送することを阻止する手段(56又は56a)
と から成るスイッチング電源装置。 - 【請求項2】 直流電源の一端と他端との間に接続され
たトランスの1次巻線とスイッチとの直列回路と、 前記1次巻線に電磁結合された2次巻線と、 前記2次巻線に接続された整流平滑回路と、 前記整流平滑回路の出力電圧を検出するための出力電圧
検出回路と、 基準電圧源と、 前記出力電圧検出回路と前記基準電圧源とに接続され、
前記出力電圧検出回路で検出された検出電圧と前記基準
電圧源から得られた基準電圧との差に対応した信号を電
圧制御信号として出力する電圧制御信号形成回路(2
6)と、 前記スイッチに直列に接続された電流検出抵抗と、 参照電圧(Vr)を形成するものであって、前記電圧制
御信号の電圧値が高くなった時に前記参照電圧(Vr)
も高くなるように構成されている参照電圧形成回路と、 前記電流検出抵抗の電圧に対応している電流対応電圧
(Va )と前記参照電圧(Vr )とを比較し、前記電流
対応電圧(Va )が前記参照電圧(Vr )に達した時に
第1の出力状態から第2の出力状態に転換するように構
成されたコンパレータ(54)と、 前記コンパレータ(54)の出力が前記第1の出力状態
から前記第2の出力状態に転換したことに応答して前記
スイッチをオン制御するためのパルスの発生を終了し、
この終了時点から一定時間後にオン制御のためのパルス
を再び発生するパルス発生回路(34)と、 定電流供給回路(33)と、 前記定電流供給回路(33)に接続されたタイマ用コン
デンサ(65)と、 前記タイマ用コンデンサ(65)が所定電圧まで充電さ
れたか否かを判定する電圧判定手段(66及び67)
と、 前記タイマ用コンデンサ(65)が前記所定電圧まで充
電されたことを示す出力が前記電圧判定手段から得られ
た時に、この出力に応答して前記パルス発生回路(3
4)からのパルスの発生を阻止する手段(56)と、 前記電圧制御信号に基づいて前記整流平滑回路の出力電
圧が正常範囲にあるか否かを検出し、前記正常範囲の時
には前記タイマ用コンデンサを放電状態に短絡し、前記
正常範囲から外れた時には前記タイマ用コンデンサの短
絡を解除して前記タイマ用コンデンサの充電を開始させ
るコンデンサ放電制御手段(62及び64)と、 前記パルス発生回路(34)の出力パルスに応答して前
記タイマ用コンデンサに供給する充電電流を断続させる
ように前記定電流供給回路(33)を制御する充電電流
断続制御手段(72、73、74及び78)と から成る
スイッチング電源装置。 - 【請求項3】 直流電源の一端と他端との間に接続され
たトランスの1次巻線とスイッチとの直列回路と、 前記1次巻線に電磁結合された2次巻線と、 前記2次巻線に接続された整流平滑回路と、 前記整流平滑回路の出力電圧を検出するための出力電圧
検出回路と、 基準電圧源と、 前記出力電圧検出回路と前記基準電圧源とに接続され、
前記出力電圧検出回路で検出された検出電圧と前記基準
電圧源から得られた基準電圧との差に対応した信号を電
圧制御信号として出力する電圧制御信号形成回路と、 前記電圧制御信号形成回路の出力レベルが所定レベルよ
りも高いか否かを検出するレベル検出回路(83)と、 のこぎり波発生回路(80)と、 前記のこぎり波発生回路(80)から出力されたのこぎ
り波と前記電圧制御信号形成回路の出力とを比較してP
WMパルスを形成し、このPWMパルスで前記スイッチ
をオン・オフ制御するコンパレ−タ(43a)と、 タイマ用コンデンサ(65)と、 前記のこぎり波に同期してパルス状電流(Ic1)を断続的
に前記タイマ用コンデンサ(65)に供給する断続電流
供給回路(33a)と、 前記タイマ用コンデンサ(65)の電圧(Vc1)が所定電
圧に達したか否かを示す信号を出力すると共に前記レベ
ル検出回路(83)から前記所定レベルよりも 高くない
ことを示す信号が出力されている時に前記タイマ用コン
デンサ(65)を短絡して放電回路を形成するコンデン
サ電圧判定及び放電制御回路(66a)と、 前記レベル検出回路(83)から、前記所定レベルより
も高いことを示す出力が得られていると同時に前記コン
デンサ電圧判定及び放電制御回路(66a)から前記タ
イマ用コンデンサ(65)の電圧が所定電圧に達したこ
とを示す信号が得られている時に前記コンパレ−タ(4
3a)から前記スイッチにPWMパルスを伝送すること
を阻止する手段(56a及び84)と から成るスイッチン
グ電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9160436A JP3019804B2 (ja) | 1997-06-02 | 1997-06-02 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9160436A JP3019804B2 (ja) | 1997-06-02 | 1997-06-02 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10337022A JPH10337022A (ja) | 1998-12-18 |
JP3019804B2 true JP3019804B2 (ja) | 2000-03-13 |
Family
ID=15714903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9160436A Expired - Fee Related JP3019804B2 (ja) | 1997-06-02 | 1997-06-02 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3019804B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9134499B2 (en) | 2010-09-22 | 2015-09-15 | Konica Minolta, Inc. | Image pickup lens unit manufacturing method and image pickup lens unit |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5313421B2 (ja) * | 2001-07-16 | 2013-10-09 | ノリタケ伊勢電子株式会社 | 蛍光表示装置 |
JPWO2004019473A1 (ja) * | 2002-08-21 | 2005-12-15 | サンケン電気株式会社 | 時間付与回路を有する電源装置 |
KR100620083B1 (ko) | 2004-12-09 | 2006-09-08 | 학교법인 청석학원 | 정전류 제어 기능을 갖는 스위칭 전원장치 |
JP4575224B2 (ja) * | 2005-04-20 | 2010-11-04 | 新電元工業株式会社 | スイッチング電源 |
JP4789768B2 (ja) * | 2006-09-29 | 2011-10-12 | パナソニック株式会社 | 電源装置 |
WO2010125751A1 (ja) * | 2009-04-27 | 2010-11-04 | パナソニック株式会社 | スイッチング電源装置 |
JP5640830B2 (ja) * | 2011-03-10 | 2014-12-17 | サンケン電気株式会社 | スイッチング電源装置 |
JP6398773B2 (ja) * | 2015-02-16 | 2018-10-03 | Tdk株式会社 | 制御回路およびスイッチング電源装置 |
CN113419183B (zh) * | 2021-07-20 | 2022-05-17 | 无锡市晶源微电子有限公司 | 开关电源系统及用于多节锂电池的充电检测装置 |
-
1997
- 1997-06-02 JP JP9160436A patent/JP3019804B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9134499B2 (en) | 2010-09-22 | 2015-09-15 | Konica Minolta, Inc. | Image pickup lens unit manufacturing method and image pickup lens unit |
Also Published As
Publication number | Publication date |
---|---|
JPH10337022A (ja) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4058758A (en) | Cooperative primary and secondary current limiting to selectively limit aggregate and individual current outputs of a multi output converter | |
US6826063B2 (en) | DC voltage converting circuit | |
JP3019804B2 (ja) | スイッチング電源装置 | |
JP3369134B2 (ja) | Dc−dcコンバータ | |
JP5293016B2 (ja) | Dc−dcコンバータ | |
JP3219145B2 (ja) | スイッチング電源 | |
JPH11168883A (ja) | Dc/dcコンバータ | |
USRE29788E (en) | Inverter having forced turn-off | |
JP3019093B1 (ja) | スイッチング電源装置 | |
JPH02254969A (ja) | スイッチトモード電源回路 | |
CN100459431C (zh) | 优化齐纳二极管偏置电流的电路 | |
JP4973916B2 (ja) | 保護回路およびスイッチング電源装置 | |
JP2004015993A (ja) | 無負荷時省電力電源装置 | |
JP2008283742A (ja) | 充電回路 | |
JP3641351B2 (ja) | リンギングチョークコンバータ | |
EP0824781B1 (en) | Power-supply circuit | |
JP2589820Y2 (ja) | スイッチング電源装置 | |
JPH01148064A (ja) | 電源装置の保護回路 | |
JP4623252B2 (ja) | スイッチング電源装置 | |
JP4275971B2 (ja) | 同期整流型dc−dcコンバータ | |
JP3063825B2 (ja) | スイッチング電源装置 | |
KR910007048Y1 (ko) | 주스위칭 트랜지스터의 베이스 드라이버회로 | |
JP2001112249A (ja) | スイッチング電源装置 | |
JP4905776B2 (ja) | 保護回路およびスイッチング電源装置 | |
JPH0833332A (ja) | リンギングチョークコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |