JP4905776B2 - 保護回路およびスイッチング電源装置 - Google Patents
保護回路およびスイッチング電源装置 Download PDFInfo
- Publication number
- JP4905776B2 JP4905776B2 JP2006211347A JP2006211347A JP4905776B2 JP 4905776 B2 JP4905776 B2 JP 4905776B2 JP 2006211347 A JP2006211347 A JP 2006211347A JP 2006211347 A JP2006211347 A JP 2006211347A JP 4905776 B2 JP4905776 B2 JP 4905776B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- control signal
- signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
図8にスイッチング電源装置の間欠動作中の負荷電流波形を示す。間欠動作の周期が短い時は、平均電流は小さいが、出力容量にも関係するが、過渡電流が定格電流の3〜4倍セット側に流れる場合がある。そのため最悪の場合、過渡電流によりセットが破壊されることもある。
特許文献1には、補助巻線の直流検出部と1次側の制御回路の電流検出端子間に抵抗を接続して、垂下特性の開始電圧の変動を小さくする技術が開示されている。
スイッチング電源装置100は、フライバックタイプ(ON−OFF回路)で、ドライブ回路を含め回路が簡単なことが特徴で、リップル電流があるが、チョークコイルを不要とし、スイッチング素子を改良することにより使用範囲が広がっている。
起動回路102の一端は、1次制御回路104とダイオード111のカソードとコンデンサ113の一端に接続される。1次制御回路104の入力にホトカプラー(ホトトランジスタ)114が接続され、電源供給端子(VCC)はコンデンサ113とダイオード111のカソードに接続される。
トランス130の1次側の補助巻線131の一端は、抵抗112の一端に接続され、抵抗112の他端はダイオード111のアノードに接続される。ダイオード111のカソードは起動回路102、コンデンサ113と1次制御回路104に接続される。
端子T3とグランド間に抵抗157とR158が直列接続され、またT3はホトカプラー153、2次制御回路142、CC,CV制御部143に接続される。
2次制御回路142の内蔵のトランジスタQ1のベースに制御信号が供給され、トランジスタQ1のエミッタはCC,CV制御部143のCC制御部に接続される。トランジスタQ1のコレクタは、抵抗155を介してホトカプラー(ホトダイオードの他端のカソード)153に接続される。また、ホトカプラー153の出力は抵抗156の一端に接続され、他端はCC,CV制御部143のCV制御部に接続される。
また起動回路102に内臓のダイオード(不図示)のカソードがダイオード111のカソードに接続され、ダイオード111のアノードは抵抗112を介して補助巻線131の端子に接続される。
起動回路102は、電源投入直後に上述の電源供給用トランジスタが起動し、1次制御回路104に電源を供給する。1次制御回路104の電圧が、所定電圧以上になると電源供給用トランジスタの出力に接続された不図示のダイオードが逆バイアスされてOFFし、起動回路102から1次制御回路104の電源を供給することを停止する。
補助巻線131から抵抗R1に供給される電圧によりダイオード111がONすると、補助巻線131で発生した電圧が、抵抗112、ダイオード111を介してコンデンサ113に充電される。その結果、起動回路102は、起動直後から所定の電圧になるまで1次制御回路104に電源を供給し、その後OFFする。
スイッチング素子がON/OFF制御されることにより、ON期間にトランス130の1次巻線に所定の電流を流す。
ラッチ信号発生回路105は後述するように、CC制御動作して任意の時間経過後に所望の制御電圧を生成し、しき値位置以上の電圧になるとトランジスタをONしてラッチ信号を発生する。また、このONするまでの時間を任意に調整できるようにしている。
2次制御回路142は、出力特性が、垂下特性に入り、出力電圧が設定値以下になるとホトカプラー153をオフにして発光を停止する。
AC電圧がダイオードブリッジ回路101に入力されると、整流されて全波整流された電圧が起動回路102、コンデンサ110とトランス130の1次側に供給される。
起動時、ダイオードブリッジ回路101の出力電圧は、起動回路102に供給され、起動回路102から電圧(電源)が1次制御回路104に供給される。1次制御回路104から出力された制御パルスは制御SW103に供給されて、スイッチング動作を開始する。補助巻線131から導出された電圧が抵抗112とダイオード111を介してコンデンサ113で充電され、1次制御回路104に電源を供給する。1次制御回路104の電圧が一定値以上になると、起動回路102の動作は停止する。そして、1次制御回路104で生成された制御パルス(PWM)により制御SW103のスイッチング素子(例えばバイポーラトランジスタ、MOSFET)が制御される。
スイッチング素子がOFF状態になると、トランス130の1次巻線に流れていた電流と同一のアンペア・ターンを保つように、2次巻線にも巻き始めから巻き終わりの方向に電流が流れ、その結果ダイオード151は導通する。
トランス130の2次巻線のインダクタンスをLs、2次巻線の誘起電圧をVs、2次ピーク電流をIsp、ダイオード151のOFF期間をToffとすると、ダイオード151に流れる電流はIsp−(Vs/Ls)Toffのスピードで低下しながら、トランス130のインダクタンスに蓄積したエネルギーを2次巻線からコンデンサ152へ出力する。
また、所定期間過ぎると1次制御回路104から供給された、パルス状の制御電圧(または電流)により、制御SW103のスイッチング素子の動作が切り替えられて、ON動作状態になり、トランス130の1次側に電流が流れる。以後このような動作を繰り返す。
端子T3の出力電圧に応じて、ホトカプラー(ホトダイオード)153の光照射期間が制御され、その照射された光がホトカプラー114で受光され、受光期間に応じた直流電圧が発生し、制御信号として1次制御回路104に供給される。この結果、PWMのパルス幅が制御され、制御SW103のスイッチング素子のスイッチング期間が制御されて、出力電圧が一定になるようにフィードバック制御される。
出力特性が、垂下特性に入り、出力電圧が設定値以下になるとホトカプラー153をオフにして発光を一時停止する。その結果、間欠発振が起こる。
間欠発振になると、1次制御回路104からパルス波形のFB(フィードバック)信号が生成され、ラッチ信号発生回路105に出力される。ラッチ信号発生回路105で、FB信号が積分されて、所定電圧以上になるとトランジスタがONし、パルス信号を発生する。
ラッチ信号発生回路105から出力されたパルスはラッチ回路106に供給され、ラッチ動作が行われ、スイッチング電源装置の制御SWをOFFする(一次制御回路104の出力パルスを停止する)。
ラッチ信号発生回路200は、FB電圧検出回路210、タイマー(作成)回路220、ラッチ動作部230の3つのブロックで構成される。
FB電圧検出回路210において、FB端子にコンデンサC1(211)の一端が接続され、他端が抵抗R1(212)の一端とNチャネルFETQ1(213)のゲートに接続される。抵抗212の他端はGNDに接続され、NチャネルFET213のドレインは抵抗R2(223)の一端に接続され、ソースがGNDに接続される。
タイマー回路220において、抵抗223の他端はPNPトランジスタQ2(221)のベースと抵抗R3(222)の一端に接続され、PNPトランジスタ221のエミッタと抵抗222の他端はFB端子に接続される。
PNPトランジスタ221のコレクタはダイオードD1(224)のアノードに接続され、このカソードは抵抗R4(225)の一端に接続される、抵抗225の他端はコンデンサC2(226)の一端に接続され、コンデンサ226の他端はGNDに接続される。
ラッチ動作部230において、抵抗225の他端とコンデンサ226の一端は共通接続されて、NチャネルFETQ3(231)のゲートに接続され、ソースはGNDに接続され、ドレインはラッチ回路106に接続される。
まず、起動状態及び通常状態におけるラッチ信号発生回路200の動作について説明する。
1次制御回路104のFB端子は、通常動作においてDC(直流)である。そのため、FB電圧検出回路210の抵抗212に発生する電圧は0[V]となり、NチャネルFET213のゲート電圧は0[V]で、常にOFF状態を維持する。抵抗222と抵抗223に電流は流れないので、PNPトランジスタ221のベース−エミッタ間に電圧は発生しないので、PNPトランジスタ221はOFFし、積分回路を構成するコンデンサ226にFB信号は供給されない。
したがって、NチャネルFET231のゲートは0[V]であるから、OFF動作状態となり、ドレインから制御パルスは出力されない。
ラッチ回路106にラッチ信号が供給されないので、ラッチ動作は解除された状態を維持する。
PNPトランジスタ221がOFFしているので、コンデンサ226に電圧は供給されず、充電電圧は0[V]である。その結果、ゲート電圧は閾値電圧以下であるので、NチャネルFET231はOFFし、ドレインはラッチ回路106の接続された電位で、所定電位となる(図3(e))。
NチャネルFET213がONすると、D−S(ドレイン−ソース)間の電圧は小さくなり、時刻t1aまで維持される。その電圧波形を図3(c)に示す。
NチャネルFET213がONし、飽和してD−S間の電圧が減少すると、抵抗222と抵抗223に電流が流れ、抵抗222に発生する電圧が0.7[V]以上になると、PNPトランジスタ221がONする。PNPトランジスタ221がONすると、FB信号は、ダイオード224と抵抗225を介してコンデンサ226に供給され、充電されて電圧が上昇する。その波形を図3(d)に示す。しかし、このコンデンサ226に蓄積された電圧はまだ、NチャネルFET231の閾値電圧以下であるので、OFFを維持し、ドレインの電圧は高電位に保たれる(図3(e))。
PNPトランジスタ221がOFFするとFB端子からFB信号がコンデンサ226に充電されなくなり、OFF直前の電位が維持される。またこのとき、ダイオード224が逆方向接続(逆バイアス)されているので、コンデンサに充電された電圧は放電されず、一定電圧を維持する。
時刻t2〜t3の期間においては、FB電圧は0[V]であるから、抵抗212とゲートの共通接続点で発生する電圧は0[V]であるので、NチャネルFET213はOFFし、ドレイン電圧はVpeakとなる。
2回目の間欠動作が始まる時刻t3のFB電圧は時刻t1のFB電圧の振幅と異なり、時刻t1の通常動作時のFB端子で発生するDC電圧の振幅より大きい。そのため、2回目の間欠動作期間2(時刻t3〜t5)のNチャネルFET213のVth(閾値電圧)以上の期間は、通常動作期間(時刻t3〜t5)後の1回目の間欠動作期間1(時刻t1〜t3)と比較して長くなり、それに伴いNチャネルFET213が動作する期間も長くなる。この結果、コンデンサ226に充電される電圧は、1回目の充電電圧の上昇と比較して高くなる(図3(d))。
以下同様に、間欠周期3,4,5において充電動作が繰り返される。
この結果、ラッチ動作部230のNチャネルFET231のドレインから、たとえば0[V]の電圧のラッチ制御信号がラッチ回路106へ出力される。
また、スイッチング電源装置の負荷に単発的に過電流が流れたとしても、タイマー回路220でラッチ動作部230を駆動するには時定数回路により所定期間充電期間がかかるので、ラッチ動作が急激に作動することはなく、安定した動作ができる。
FB電圧検出回路310は、ツェナーダイオードD2(311)で構成され、タイマー回路320は、ダイオードD1(324)、抵抗R4(325)、コンデンサC2(326)で構成され、ラッチ動作部330はNチャネルFETQ3(331)で構成される。
1次制御回路104のFB端子に、ツェナーダイオード311のカソードが接続され、アノードがダイオード324のアノードに接続される。ダイオード324のカソードは抵抗325の一端に接続され、他端はコンデンサ326の一端とNチャネルFET331のゲートに接続される。コンデンサ326の他端はGNDに接続され、NチャネルFET331のソースはGNDに接続され、ドレインはラッチ回路106に接続される。
1次制御回路104のFB端子から出力されたFB信号がFB電圧検出回路310のツェナーダイオード311に供給される。FB信号の電圧がツェナーダイオード311のツェナー電圧とコンデンサ326に充電された電圧と(抵抗325、)ダイオード324の順方向電圧Vfとを加えた電圧になると導通して、コンデンサ326を充電する。
すなわち、FB電圧検出回路210で、FB端子から出力されるFB信号からツェナーダイオード311のツェナー電圧だけ降下した電圧とコンデンサ326の充電電圧の差が検出され、(その差電圧)/R4の電流で充電する。
FB電圧検出回路310で検出された差電圧が階段状にコンデンサ326に充電され、その充電された電圧がNチャネルFET331の閾値電圧以上になると、ON動作し、ドレインから0[V]のラッチ制御信号がラッチ回路106に出力される。
ラッチ動作部330から出力されたラッチ制御信号により、ラッチ回路106の動作がラッチされ、スイッチング電源の動作が遮断される。
また、スイッチング電源装置の負荷に単発的に過電流が流れたとしても、タイマー回路320でラッチ動作部330を駆動するには時定数回路により所定期間充電期間がかかるので、ラッチ動作が急激に作動することはなく、安定した動作ができる。
ここで、図2と同じ回路ブロックとそれを構成する素子は同じ番号を付与する。ラッチ信号発生回路400は、図2と同様にFB電圧検出回路410、タイマー回路220、ラッチ動作部230の3つのブロックで構成される。
FB電圧検出回路410において、FB端子に抵抗R5(411)の一端が接続され、他端が抵抗R1(412)の一端とNチャネルFETQ1(413)のゲートに接続される。抵抗412の他端はGNDに接続され、NチャネルFET413のドレインはタイマー回路220の抵抗R2(223)の一端に接続され、ソースがGNDに接続される。
タイマー回路220とラッチ動作部230の回路構成は図2と同じであるので、ここでの記載は省略する。
1次制御回路104のFB端子は、通常動作においてDC(直流)である。そのため、FB電圧検出回路410の抵抗411と抵抗412の共通接続点に発生する電圧は抵抗411と抵抗412で分圧した電圧となる。通常動作時において、抵抗411と抵抗412で分割される分割電圧はNチャネルFET413の閾値Vth以下になるように設定し、OFF動作とする。通常動作期間はNチャネルFET413がOFFであるので、タイマー回路220のPNPトランジスタ221はOFFし、コンデンサ226にはFB信号(電圧)が充電されず、その電圧はNチャネルFET231の閾値電圧以下である。
その結果、NチャネルFET231はOFF動作状態となり、ラッチ動作部230からラッチ回路106へラッチ制御信号は出力されない。
FB信号の振幅値がたとえば3[V]のときと5[V]のときでは、それぞれの場合に応じてVth電圧以上になるように抵抗411と抵抗412の分圧比を設定する。
この間欠動作を繰り返し、タイマー回路220のコンデンサ226に充電される電圧がNチャネルFET231のVth電圧以上になると、ONし、ドレインから0[V]のラッチ制御信号が出力される。
また、図2と図4のラッチ信号発生回路と同様に、タイマー回路320を構成する抵抗225とコンデンサ226の値を可変することにより、時定数を替えてコンデンサ226に充電される時間をコントロールすることが出来る。
さらに、スイッチング電源装置の負荷に単発的に過電流が流れたとしても、タイマー回路320でラッチ動作部330を駆動するには時定数回路により所定期間充電期間がかかるので、ラッチ動作が急激に作動することはなく、安定した動作ができる。
ラッチ回路510は、VCCにPNPトランジスタQ3(511)のエミッタが接続され、コレクタは抵抗R5(512)の一端に接続される。抵抗512の他端は抵抗R6(513)の一端とNPNトランジスタQ2(516)のベースに接続され、抵抗513の他端はGNDに接続される。NPNトランジスタ516のエミッタはGNDに接続され、コレクタは抵抗R2(515)の一端に接続される。抵抗515の他端はPNPトランジスタ511のベースと抵抗R1(514)の一端に接続され、抵抗514の他端は電源VCCに接続される。またNPNトランジスタ516のベースとGND間にコンデンサ517が接続される。
NPNトランジスタ557のコレクタは抵抗R13(556)の一端に接続され、抵抗556の他端は電源VCCに接続される。またNPNトランジスタ557のエミッタはNPNトランジスタQ4(558)のベースに接続され、このNPNトランジスタ558のエミッタはGNDに接続され、コレクタは抵抗R3(518)を介してラッチ回路の抵抗514と抵抗515の共通接続点に接続される。
ここで、NPNトランジスタ557とNPNトランジスタ558でダーリントン接続の増幅回路を構成している。
ここで、信号源V4から出力される信号(電圧)は、例えば図2におけるタイマー回路220のPNPトランジスタQ2のコレクタ出力に対応する。
まず、通常動作のときの動作について説明する。通常動作期間、FB電圧はDC電圧であるので、FB信号は発生しない。
このとき、NPNトランジスタ558はOFFして、コレクタはオープン状態であり、ラッチ信号は発生せず、ラッチ回路510の抵抗514と抵抗515の共通接続点の電位は変化しない。
ラッチ回路510にラッチ制御信号が供給されないと、PNPトランジスタ511のベースは電源VCCから供給される電源電圧Vcc[V]で、ベース−エミッタに電位は発生しないので、OFF動作状態であり、またPNPトランジスタ511にコレクタ電流が流れないので、抵抗512と抵抗513の共通接続点の電圧は0[V]となり、NPNトランジスタ516のベースは0[V]であるから、OFF状態となる。その結果、このラッチ回路510の動作は停止している。
FB信号が検出され、矩形波(パルス)が信号源V4から出力されると、ダイオード553と抵抗554を介してコンデンサ555にFB信号が所定期間、充電される。
間欠動作が繰り返されて、コンデンサ555に階段状に充電された電圧が、2*Vbe[V]以上になると、ダーリントン構成のNPNトランジスタ557,558が共にONする。NPNトランジスタ558がONすると、コレクタからラッチ制御信号が出力される。
このNPNトランジスタ558のコレクタは抵抗R3(518)を介してラッチ回路510の抵抗514と抵抗515の共通接続点に接続されているので、抵抗514の両端にコレクタ電流Icと抵抗514の抵抗値を乗算した値の電圧差が発生する。抵抗514の両端に発生する電圧差が、PNPトランジスタ511のVbe[V]以上になると、ON動作し、コレクタ電流が抵抗512、513を介してGNDに流れる。
その結果、抵抗513で発生する電圧がNPNトランジスタ516のVbe[V]以上になると、ON動作し、コレクタ電流が流れ、抵抗514と抵抗515の共通接続点の電位が下がり、PNPトランジスタ511のベース電位が下がり、正帰還動作が行われる。その結果、ラッチ回路はラッチ動作モードに移行する。
過負荷時のFB信号を検出しているため、入力電圧との依存性がなく、同じ検出時間でラッチすることができる。
ラッチ制御信号発生用トランジスタの入力信号を積分回路を用いて生成し、この積分回路の抵抗と容量の時定数により、容量の充電電圧を任意に設定することができる。ラッチ制御信号を出力するトランジスタの閾値に達する時間をコントロールすることができるため、ラッチまでの時間を任意に設定することができる。
また、任意時間後のラッチ動作のため、瞬間短絡等では自己復帰することができる。
Claims (12)
- 電源装置の出力端子に流れる過電流を防止するための保護回路であって、
上記電源装置の出力の過電流に応じて第1の制御信号を発生する制御信号発生回路と、
上記第1の制御信号のレベルを検出し、検出した信号が所定レベル以上になると第2の制御信号を出力する信号検出回路と、
上記信号検出回路から出力された第2の制御信号で駆動され、動作中に上記第1の制御信号が転送され、該第1の制御信号が所定の時定数で充電され、所定の時間で基準電圧に達するタイマー回路と、
上記第1の制御信号が上記タイマー回路で充電されて上記基準電圧以上になったとき、上記電源装置の出力に流れる過電流を防止するための第3の制御信号を発生するラッチ動作部と
を有する保護回路。 - 上記タイマー回路は積分回路を有し、該積分回路の少なくともコンデンサを含み、該コンデンサの容量値は時定数により規定される
請求項1記載の保護回路。 - 上記信号検出回路は、微分回路とスイッチングトランジスタを有し、上記微分回路の抵抗に発生する電圧を検出して上記スイッチングトランジスタを制御する
請求項1記載の保護回路。 - 上記信号検出回路は、ツェナーダイオードを有し、該ツェナーダイオードの降伏電圧を越えたとき上記第1の制御信号を検出して上記タイマー回路に供給する
請求項1記載の保護回路。 - 上記信号検出回路は、分圧回路とスイッチングトランジスタを有し、上記分圧回路から出力された電圧を検出して上記スイッチングトランジスタを制御する
請求項1記載の保護回路。 - 上記ラッチ動作部はダーリントン回路を有する
請求項1記載の保護回路。 - 入力電圧をトランスを介してスイッチングしたのち整流し、整流した電圧と電流を検出し、過電流のとき制御信号を上記トランスの1次側の制御回路にフィードバックして電流を制御するスイッチング電源装置において、
上記トランスの1次側の制御回路は、
上記トランスの2次側の出力の過電流に応じて第1の制御信号を発生する制御信号発生回路と、
上記第1の制御信号のレベルを検出し、検出した信号が所定レベル以上になると第2の制御信号出力する信号検出回路と、
上記信号検出回路から出力された第2の制御信号で駆動され、動作中に上記第1の制御信号が転送され、該第1の制御信号が所定の時定数で充電されるタイマー回路と、
上記第1の制御信号が上記タイマー回路で充電されて所定値以上になったとき、上記過電流を防止するための第3の制御信号を発生するラッチ動作部と
を有するスイッチング電源装置。 - 上記タイマー回路は積分回路を有し、該積分回路のコンデンサの値により時定数が可変される
請求項7記載のスイッチング電源装置。 - 上記信号検出回路は、微分回路とスイッチングトランジスタを有し、上記微分回路の抵抗に発生する電圧を検出して上記スイッチングトランジスタを制御する
請求項7記載のスイッチング電源装置。 - 上記信号検出回路は、ツェナーダイオードを有し、上記第1の制御信号を検出して上記タイマー回路に供給する
請求項7記載のスイッチング電源装置。 - 上記信号検出回路は、分圧回路とスイッチングトランジスタを有し、上記分圧回路から出力された電圧を検出して上記スイッチングトランジスタを制御する
請求項7記載のスイッチング電源装置。 - 上記ラッチ動作部はダーリントン回路を有する
請求項7記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006211347A JP4905776B2 (ja) | 2006-08-02 | 2006-08-02 | 保護回路およびスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006211347A JP4905776B2 (ja) | 2006-08-02 | 2006-08-02 | 保護回路およびスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008042997A JP2008042997A (ja) | 2008-02-21 |
JP4905776B2 true JP4905776B2 (ja) | 2012-03-28 |
Family
ID=39177411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006211347A Active JP4905776B2 (ja) | 2006-08-02 | 2006-08-02 | 保護回路およびスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4905776B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01166432A (ja) * | 1987-12-23 | 1989-06-30 | Nec Corp | サーキツトブレーカ |
JP3129036B2 (ja) * | 1993-06-15 | 2001-01-29 | 株式会社村田製作所 | スイッチング電源装置 |
JP3405539B2 (ja) * | 2001-06-14 | 2003-05-12 | 株式会社タムラ製作所 | 他励式コンバータの過電流保護回路 |
JP3712064B2 (ja) * | 2002-05-08 | 2005-11-02 | セイコーエプソン株式会社 | 出力過電流保護回路、及び該出力過電流保護回路を備えた定電圧スイッチング電源回路 |
-
2006
- 2006-08-02 JP JP2006211347A patent/JP4905776B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008042997A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4126558B2 (ja) | スイッチング電源装置 | |
JP2002359974A (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
JP4775441B2 (ja) | スイッチング電源装置 | |
US5838556A (en) | Switching power supply circuit | |
JP5293016B2 (ja) | Dc−dcコンバータ | |
JPH11235036A (ja) | 自励発振型スイッチング電源装置 | |
JP3381769B2 (ja) | 自励発振型スイッチング電源装置 | |
JP3981114B2 (ja) | スイッチング電源装置 | |
JP2001145344A (ja) | Dc−dcコンバータ | |
JP5042536B2 (ja) | 電源装置及びこれを備えた電気機器 | |
US6912140B2 (en) | Switching power supply | |
JPH11206126A (ja) | 自励発振型スイッチング電源装置 | |
JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
JP4973916B2 (ja) | 保護回路およびスイッチング電源装置 | |
JP2004194387A (ja) | スイッチング電源装置 | |
JP3273598B2 (ja) | スイッチング電源装置 | |
EP1124319A2 (en) | Power source apparatus and pulse generating apparatus | |
JP4905776B2 (ja) | 保護回路およびスイッチング電源装置 | |
JP5129208B2 (ja) | スイッチング電源装置 | |
JP2004208379A (ja) | 多出力スイッチング電源装置 | |
JP2003333841A (ja) | スイッチング電源装置 | |
JP2004015993A (ja) | 無負荷時省電力電源装置 | |
JP4950254B2 (ja) | スイッチング電源装置 | |
JP2003111399A (ja) | Dc−dcコンバータ | |
EP0824781B1 (en) | Power-supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4905776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |