JP2003111399A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 ＤＣ−ＤＣコンバータの出力電圧が低いとき
に流れる過電流に対して素子の破壊を防止する。 【解決手段】 本発明によるＤＣ−ＤＣコンバータは、
出力電圧検出回路(26)の検出信号がゼロとなってから一
定時間が経過した後に出力信号を発生するタイマ回路(1
00)と、タイマ回路(100)の出力信号により補助整流平滑
回路(18)から制御回路(7)への駆動用電力を遮断するド
ロッパ回路(200)とを備えている。負荷に過電流が流
れ、出力電圧検出回路(26)の検出信号がゼロとなってか
ら一定時間が経過した後、ドロッパ回路(200)により補
助整流平滑回路(18)から制御回路(7)への駆動用電力が
遮断され、制御回路(7)の電源電圧(V_CC)が作動電圧以下
に低下する。これにより、制御回路(7)の動作が停止
し、制御回路(7)のオン・オフ動作の繰り返しが可能と
なるので、ＦＥＴ(5)及び主整流平滑回路(6)を過電流か
ら保護し、電気的ストレスを軽減して素子の破壊を防止
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータ、特に出力電圧が低いときに流れる過電流に対して
素子の破壊を防止するＤＣ−ＤＣコンバータに属する。

【０００２】

【従来の技術】従来のＤＣ−ＤＣコンバータの回路図を
図５に示す。図５に示す従来のＤＣ−ＤＣコンバータ
は、直流電源(1)に直列に接続されたトランス(2)の１次
巻線(3)及びスイッチング素子としてのＦＥＴ(5)と、ト
ランス(2)の２次巻線(4)に接続された主整流平滑回路
(6)と、パルス幅が制御された駆動信号をＦＥＴ(5)のゲ
ート端子（制御端子）に付与する制御回路(7)と、ＦＥ
Ｔ(5)に直列に接続された電流検出抵抗(8)とを備えてい
る。制御回路(7)の電源端子(9)は、起動抵抗(20)を介し
て直流電源(1)の陽極(+)端子に接続されると共に、トラ
ンス(2)に設けられた補助巻線(21)の一端に補助整流平
滑回路(18)を構成する整流ダイオード(22)を介して接続
される。補助巻線(21)の他端は直流電源(1)の陰極(-)端
子に接続され、補助整流平滑回路(18)を構成する整流ダ
イオード(22)及び平滑コンデンサ(23)は補助巻線(21)と
並列に接続される。主整流平滑回路(6)は、２次巻線(4)
の一端に接続された整流ダイオード(50)と、２次巻線
(4)及び整流ダイオード(50)に並列に接続された平滑コ
ンデンサ(51)とを備えている。

【０００３】トランス(2)の２次巻線(4)は主整流平滑回
路(6)を介して出力端子(24,25)に接続され、出力端子(2
4,25)は出力電圧検出回路(26)に接続される。出力電圧
検出回路(26)は、図示しない誤差検出回路を含み、誤差
検出回路は出力電圧と所定の基準電圧との誤差電圧によ
り発光ダイオード(27)を発光させる。受光トランジスタ
(28)は発光ダイオード(27)の光出力を受光し、その受光
出力が制御回路(7)のフィードバック端子(FB)に入力さ
れてパルス幅変調（ＰＷＭ）制御による定電圧制御が行
なわれる。

【０００４】図６に示すように、制御回路(7)は、起動
抵抗(20)を通じて直流電源(1)から又は補助巻線(21)か
ら電力が供給される定電圧制御回路(30)及び駆動回路(1
5)を備えている。定電圧制御回路(30)の出力は、分圧抵
抗(31,32)と、低電圧コンパレータ(33)に接続される。
駆動回路(15)のゲート回路(34)は、低電圧コンパレータ
(33)、発振器(13)及びＲＳフリップフロップ(35)の出力
を入力とし、ＦＥＴ(5)をオン・オフさせるオン用トラ
ンジスタ(36)とオフ用トランジスタ(37)とが直列に接続
された各ベース端子に接続される。オン用トランジスタ
(36)のエミッタ端子及びオフ用トランジスタ(37)のコレ
クタ端子は、ＦＥＴ(5)のゲート端子に接続される。発
振器(13)の発振周波数は外付けの抵抗(40)の抵抗値及び
コンデンサ(41)の静電容量により調整される。例えば、
ユニトロード社のＵＣ３８４２等をＰＷＭ制御の制御回
路(7)として用いることができる。

【０００５】誤差増幅器(42)の非反転入力端子(+)は分
圧抵抗(31,32)の間に接続され、反転入力端子(-)は接地
端子(GND)に接続され、受光トランジスタ(28)はフィー
ドバック端子(FB)に接続される。誤差増幅器(42)の出力
は、レベル調整回路(43)を介して比較器(44)の反転入力
端子(-)に付与され、比較器(44)の非反転入力端子(+)は
電流検出抵抗(8)に接続される。比較器(44)は、電流検
出抵抗(8)を流れる電流が一定レベルを超えたときに、
出力を発生してＲＳフリップフロップ(35)をリセット状
態にする過電流検出回路(14)を構成する。

【０００６】図５に示す従来のＤＣ−ＤＣコンバータの
動作は以下の通りである。直流電源(1)から起動抵抗(2
0)及び補助整流平滑回路(18)の平滑コンデンサ(23)を介
して電流が流れ、平滑コンデンサ(23)の電圧が制御回路
(7)の起動電圧Ｖ_thonに到達すると、制御回路(7)内の発
振器(13)が周期的なパルスを発生し、ゲート回路(34)を
通じてオン用トランジスタ(36)とオフ用トランジスタ(3
7)が定期的にオン・オフを行うため、ＦＥＴ(5)がオン
・オフ動作される。ＦＥＴ(5)のオン時は、直流電源(1)
からトランス(2)の１次巻線(3)、ＦＥＴ(5)及び電流検
出抵抗(8)を通じて直流電源(1)に電流が流れ、トランス
(2)にエネルギが蓄積される。ＦＥＴ(5)のオフ時に、２
次巻線(4)から主整流平滑回路(6)を介して出力端子(24,
25)からトランス(2)に蓄積されたエネルギを取り出すこ
とができる。また、トランス(2)に蓄積されたエネルギ
の一部は、補助巻線(21)から補助整流平滑回路(18)を構
成する整流ダイオード(22)及び平滑コンデンサ(23)を介
して制御回路(7)の電源端子(9)に駆動用電力として供給
される。このように、ＦＥＴ(5)をオン・オフ動作させ
ることにより、主整流平滑回路(6)から直流出力が発生
する。

【０００７】出力電圧検出回路(26)は、出力電圧Ｖ_Oを
検出してその出力電圧Ｖ_Oのレベルに対応する検出出力
を発生する。即ち、出力電圧検出回路(26)は、出力電圧
Ｖ_Oのレベルと所定の基準電圧のレベルとの誤差が大き
いときは発光ダイオード(27)の光出力を増加させる検出
出力を発生し、出力電圧Ｖ_Oのレベルと所定の基準電圧
のレベルとの誤差が小さいときは発光ダイオード(27)の
光出力を減少させる検出出力を発生する。受光トランジ
スタ(28)は、発光ダイオード(27)の光出力を受光してそ
の光出力のレベルに対応する誤差電圧信号を誤差増幅器
(42)の出力端子に付与する。この誤差電圧信号はレベル
調整回路(43)を介して比較器(44)の反転入力端子(-)に
出力を付与する。比較器(44)は、反転入力端子(-)の電
圧レベルと電流検出抵抗(8)に印加される電圧レベルと
を比較し、電流検出抵抗(8)に印加される電圧レベルの
方が高いときに出力を発生してＲＳフリップフロップ(3
5)をセット状態からリセット状態に切り換える。このた
め、ＲＳフリップフロップ(35)の反転出力端子の出力に
よりオン用トランジスタ(36)がオフとなり、オフ用トラ
ンジスタ(37)がオンに切り換わるので、ＦＥＴ(5)がオ
フに切り換わる。発振器(13)から次のパルスが出力され
るまでＲＳフリップフロップ(35)はリセット状態に保持
されるので、オフ用トランジスタ(37)はオン状態に維持
され、ＦＥＴ(5)がオフに保持される。このように、制
御回路(7)は出力電圧検出回路(26)の検出出力のレベル
及び電流検出抵抗(8)に印加される電圧レベルに対応し
てパルス幅が変化するパルス幅変調信号（ＰＷＭ信号）
をＦＥＴ(5)のゲート端子に付与して、出力電圧Ｖ_Oを一
定値に保持することができる。

【０００８】制御回路(30)の電源電圧Ｖ_CCが一定レベル
以下に低下すると、ＵＶＬＯ（低電圧ロックアウト）コ
ンパレータ(39)により定電圧制御回路(30)がオフとな
り、ゲート回路(34)がオン状態からオフ状態に切り換え
られるので、ＦＥＴ(5)のオン・オフ動作が停止する。

【０００９】図５に示す従来のＤＣ−ＤＣコンバータで
は、出力が過負荷状態になると、スイッチング電流が一
定値（ＯＣＰ）を超えないようにＦＥＴ(5)のオン・オ
フを制御するため、直流電源(1)の入力電圧が一定の場
合は出力特性が図７に示すような定電力特性となる。し
たがって、負荷インピーダンスが減少して出力電圧Ｖ ₀
が低下すると出力電流Ｉ₀が増加する。このため、更に
出力電圧Ｖ₀が低下して出力電流Ｉ₀が大きくなると、出
力端子(24,25)に接続された整流ダイオード(50)にかか
る負担（ストレス）が大きくなり破壊する恐れがある。
この場合、補助巻線(21)から発生する電圧が出力電圧Ｖ
₀に比例するので、出力電圧Ｖ₀がある程度低下した時点
でＵＶＬＯコンパレータ(39)の出力により制御回路(7)
を停止させるのが一般的である。即ち、図７に示すよう
に、Ａ点を超えて過電流検出回路(14)が作動を開始して
出力電圧Ｖ₀が低下し、Ｂ点で制御回路(7)の電源電圧Ｖ
_CCが停止電圧Ｖ_thoffに到達して制御回路(7)がオフす
る。その後、直流電源(1)から起動抵抗(20)及び補助整
流平滑回路(18)の平滑コンデンサ(23)を介して平滑コン
デンサ(23)が起動電圧Ｖ_thonまで充電されて制御回路
(7)がオンし、制御回路(7)のオン・オフ動作を繰り返
す。これにより、整流ダイオード(50)にかかる連続的な
ストレスを軽減でき、素子の破壊を防止することができ
る。

【００１０】

【発明が解決しようとする課題】従来のこの種の装置で
は、出力電圧Ｖ_Oが低下すると出力電流Ｉ₀が増加し、Ｆ
ＥＴ(5)のオン・オフ動作によりトランス(2)の１次巻線
(3)に発生するサージ電圧が増大する。このサージ電圧
は補助巻線(21)にも発生するため、補助整流平滑回路(1
8)を介して制御回路(7)の電源端子(9)に印加される電圧
Ｖ_CCが停止電圧Ｖ _thoffまで低下せず、制御回路(7)をオ
フできなくなる。これにより、制御回路(7)のオン・オ
フ動作ができなくなるため、主整流平滑回路(6)を構成
する整流ダイオード(50)にかかる連続的なストレスが大
きくなり、ＦＥＴ(5)及び整流ダイオード(50)等の素子
が過電流により破壊される問題点が生じた。

【００１１】そこで、本発明は出力電圧が低いときに流
れる過電流に対して素子の破壊を防止できるＤＣ−ＤＣ
コンバータを提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明によるＤＣ−ＤＣ
コンバータは、直流電源(1)に直列に接続されたトラン
ス(2)の１次巻線(3)及びスイッチング素子(5)と、トラ
ンス(2)の２次巻線(4)に接続され且つ直流出力を発生す
る主整流平滑回路(6)と、主整流平滑回路(6)の出力電圧
を検出してその出力電圧のレベルに対応する検出出力を
発生する出力電圧検出回路(26)と、トランス(2)に設け
られた補助巻線(21)と、補助巻線(21)に接続された補助
整流平滑回路(18)と、補助整流平滑回路(18)から駆動用
電力が供給され且つ出力電圧検出回路(26)の検出信号レ
ベルに対応してスイッチング素子(5)の制御端子にオン
・オフ信号を付与する制御回路(7)とを備え、出力電圧
検出回路(26)の検出信号が略ゼロとなったことを検知し
て検知信号を発生する検知手段(28)と、検知手段(28)が
検知信号を発生した後に補助整流平滑回路(18)から制御
回路(7)への駆動用電力を遮断する補助電源遮断手段(20
0)とを備えている。負荷に過電流が流れ、出力電圧検出
回路(26)の検出信号が略ゼロになると、検知手段(28)か
ら検知信号が発生し、補助電源遮断手段(200)により補
助整流平滑回路(18)から制御回路(7)への駆動用電力が
遮断されるため、制御回路(7)の電源電圧(V_CC)が作動電
圧以下に低下する。これにより、制御回路(7)の動作が
停止し、制御回路(7)のオン・オフ動作の繰り返しが可
能となるので、スイッチング素子(5)及び主整流平滑回
路(6)を過電流から保護し、電気的ストレスを軽減して
素子の破壊を防止できる。

【００１３】本発明の一実施の形態では、検知手段(28)
が検知信号を発生してから一定時間が経過した後に出力
信号を発生するタイマ回路(100)を備え、補助電源遮断
手段(200)はタイマ回路(100)が出力信号を発生したとき
に補助整流平滑回路(18)から制御回路(7)への駆動用電
力を遮断する。これにより、装置起動時に出力電圧検出
回路(26)の検出信号が略ゼロであっても制御回路(7)が
起動するのに必要な電圧レベルに達するまでの一定時間
内は補助電源遮断手段(200)が動作しないため、補助整
流平滑回路(18)から制御回路(7)への駆動用電力の供給
が継続され、制御回路(7)が起動される。このため、補
助電源遮断手段(200)の誤動作による起動不良を防止す
ることができる。

【００１４】本発明の変更実施の形態での制御回路(7)
は、駆動及び停止動作にヒステリシス特性を有する。即
ち、制御回路(7)の電源電圧(V_CC)が起動電圧レベル(V
_ES1)に達したときに制御回路(7)の駆動信号を出力し且
つ制御回路(7)の電源電圧(V_CC)が起動電圧レベル(V_ES1)
より低い停止電圧レベル(V_ES2)に低下するときに制御回
路(7)の停止信号を出力する第２のタイマ回路(300)を備
えている。更に、第２のタイマ回路(300)は、直流電源
(1)の一方の端子と制御回路(7)の電源端子(9)との間に
接続された起動手段(301)と、制御回路(7)の電源端子
(9)と接地端子との間に接続された制御電源用コンデン
サ(19)とを備え、起動時に起動手段(301)を介して流れ
る起動電流により制御電源用コンデンサ(19)が充電さ
れ、制御電源用コンデンサ(19)の充電電圧が起動電圧レ
ベル(V_ES1)に達したときに制御回路(7)を駆動し且つ制
御電源用コンデンサ(19)の充電電圧が停止電圧レベル(V
_ES2)に低下するときに制御回路(7)を停止する。これに
より、制御回路(7)のオン・オフ動作を確実に行なうこ
とができる。

【００１５】

【発明の実施の形態】以下、本発明によるＤＣ−ＤＣコ
ンバータの一実施の形態を図１に基いて説明する。但
し、図１では図５に示す部分と同一の箇所には同一の符
号を付し、その説明を省略する。本実施の形態のＤＣ−
ＤＣコンバータは、図１に示すように、出力電圧検出回
路(26)の検出信号がゼロとなり検知手段としての受光ト
ランジスタ(28)が検知信号としての電圧を発生してから
一定時間が経過した後に出力信号を発生するタイマ回路
(100)と、タイマ回路(100)が出力信号を発生したときに
補助整流平滑回路(18)から制御回路(7)への駆動用電力
を遮断する補助電源遮断手段としてのドロッパ回路(20
0)とを設けた点に特徴がある。タイマ回路(100)は、制
御回路(7)のフィードバック端子(FB)と接地端子(GND)と
の間に直列に接続された逆流防止用ダイオード(61)及び
抵抗(62)及び時定数を設定するタイマコンデンサ(63)
と、タイマコンデンサ(63)と並列に接続された放電用抵
抗(64)と、放電用抵抗(64)の両端に直列に接続されたツ
ェナダイオード(65)及び抵抗(66)とを備えている。タイ
マコンデンサ(63)の静電容量は、制御回路(7)の電源端
子(9)の電圧が起動するのに必要な電圧レベルに達する
までの一定の時間が経過した後にタイマコンデンサ(63)
の充電電圧がツェナダイオード(65)のツェナ電圧を超え
るような値に設定される。ドロッパ回路(200)は、補助
整流平滑回路(18)の平滑コンデンサ(23)の両端に直列に
接続されたバイアス用抵抗(67)及びツェナダイオード(6
8)と、コレクタ端子が平滑コンデンサ(23)とバイアス用
抵抗(67)との接続点に接続され且つエミッタ端子が制御
回路(7)の電源端子(9)に接続されると共にベース端子が
ツェナダイオード(68)のカソード端子に接続された遮断
用トランジスタ(69)と、コレクタ端子が遮断用トランジ
スタ(69)のベース端子に接続され且つエミッタ端子が接
地されると共にベース端子がタイマ回路(100)のツェナ
ダイオード(65)のアノード端子に接続された制御用トラ
ンジスタ(70)とを備えている。また、制御回路(7)の電
源端子(9)と接地端子(GND)との間には制御電源用コンデ
ンサ(19)が接続されている。その他の構成は、図５に示
す従来のＤＣ−ＤＣコンバータと略同様である。

【００１６】上記の構成において、出力電圧Ｖ₀が低
く、出力端子(24,25)に接続される図示しない負荷に流
れる電流Ｉ₀が大きい場合、過電流状態になると、ＦＥ
Ｔ(5)のオン・オフ動作によりトランス(2)の補助巻線(2
1)に発生するサージ電圧により補助整流平滑回路(18)の
平滑コンデンサ(23)の電圧が上昇したり、制御回路(7)
内の過電流検出回路(14)が作動して出力電圧Ｖ₀が低下
したにも拘わらず補助整流平滑回路(18)の平滑コンデン
サ(23)の電圧が低下しない場合がある。このため、補助
整流平滑回路(18)の平滑コンデンサ(23)の電圧をドロッ
パ回路(200)内のツェナダイオード(68)のツェナ電圧に
より制御回路(7)の電源電圧を安定化している。また、
図示しない負荷に過電流が流れると、出力電圧Ｖ₀が低
下して出力電圧検出回路(26)の検出信号がゼロとなり、
発光ダイオード(27)の光出力もゼロとなるため、受光ト
ランジスタ(28)がオフ状態となり、受光トランジスタ(2
8)の両端に電圧が発生する。これにより、制御回路(7)
のフィードバック端子(FB)の電圧が上昇し、タイマ回路
(100)内のタイマコンデンサ(63)が充電される。一定の
時間が経過し、タイマコンデンサ(63)の充電電圧がツェ
ナダイオード(65)のツェナ電圧を超えると、ドロッパ回
路(200)内の制御用トランジスタ(70)のベース端子に高
い電圧(Ｈ)レベルの出力信号が付与され、制御用トラン
ジスタ(70)がオン状態となる。このとき、遮断用トラン
ジスタ(69)のベース端子が接地電位となり、遮断用トラ
ンジスタ(69)がオフ状態となるので、補助整流平滑回路
(18)から制御回路(7)への駆動用電力が遮断される。こ
れにより、制御回路(7)の電源端子(9)の電圧Ｖ_CCが停止
電圧Ｖ_thoffに到達して制御回路(7)がオフ状態となる。
その後、直流電源(1)から起動抵抗(20)を介して制御電
源用コンデンサ(19)に起動電流が流れ、制御電源用コン
デンサ(19)が起動電圧Ｖ_thonまで充電されて制御回路
(7)がオン状態となる。一方、タイマコンデンサ(63)は
放電用抵抗(64)を介して放電され、タイマコンデンサ(6
3)の充電電圧がツェナダイオード(65)のツェナ電圧以下
になると、ドロッパ回路(200)内の制御用トランジスタ
(70)がオフ状態となり、遮断用トランジスタ(69)がオン
状態に復帰するので、補助整流平滑回路(18)からドロッ
パ回路(200)を介して制御回路(7)の電源端子(9)に駆動
用電力が再び供給される。以上により、制御回路(7)の
オン・オフ動作が繰り返されるので、整流ダイオード(5
0)にかかる連続的なストレスを軽減でき、素子の破壊を
防止することができる。また、装置起動時（電源オン
時）において出力電圧検出回路(26)の検出信号がゼロの
場合でも、タイマ回路(100)により制御回路(7)の電源端
子(9)の電圧Ｖ_CCが起動するのに必要な電圧レベル、即
ち起動電圧Ｖ_thonに達するまでの一定の時間内はドロッ
パ回路(200)内の制御用トランジスタ(70)が動作しない
ため、補助整流平滑回路(18)から制御回路(7)への駆動
用電力の供給が継続され、制御回路(7)が起動される。
このため、ドロッパ回路(200)の誤動作による起動不良
を防止することができる。なお、通常時の動作は先述し
た図５に示す従来のＤＣ−ＤＣコンバータと同様である
ので、詳細な説明は省略する。

【００１７】図１に示す実施の形態は変更が可能であ
る。例えば、図２に示す実施の形態のＤＣ−ＤＣコンバ
ータは、図１に示す回路に第１〜第３の基準電源(71),
(72),(73)と第１〜第３の比較器(74),(75),(76)と第１
及び第２のＲＳフリップフロップ(77),(78)を追加し、
図１に示す起動抵抗(20)を定電流源(79)と起動用トラン
ジスタ(80)との直列回路から成る起動手段(301)に変更
したものである。第１〜第３の基準電源(71),(72),(7
3)、第１〜第３の比較器(74),(75),(76)、第１及び第２
のＲＳフリップフロップ(77),(78)、定電流源(79)、起
動用トランジスタ(80)及び制御電源用コンデンサ(19)は
第２のタイマ回路(300)を構成する。また、制御回路(7)
は、駆動／停止信号入力端子(ON/OFF)を有し、第１のＲ
Ｓフリップフロップ(77)の出力信号Ｖ₁により駆動又は
停止される。

【００１８】第１の基準電源(71)は、制御回路(7)の起
動電圧Ｖ_thonを規定する起動基準電圧Ｖ_ES1を出力す
る。第２の基準電源(72)は、制御回路(7)の停止電圧Ｖ
_thoffを規定する停止基準電圧Ｖ_ES2を出力する。第３の
基準電源(73)は、起動用トランジスタ(80)がオンする基
準電圧Ｖ_ES3を出力する。但し、起動基準電圧Ｖ_ES1と停
止基準電圧Ｖ_ES2と基準電圧Ｖ_ES3との間には、Ｖ_ES1＞
Ｖ_ES2＞Ｖ_ES3の関係がある。第１の比較器(74)は、制御
回路(7)の電源端子(9)の電圧Ｖ_CCが第１の基準電源(71)
の起動基準電圧Ｖ_ES1のレベルに達したときに第１及び
第２のＲＳフリップフロップ(77),(78)の各セット端子
(S)に高い電圧(Ｈ)レベルの出力信号を付与する。第２
の比較器(75)は、制御回路(7)の電源端子(9)の電圧Ｖ_CC
が第２の基準電源(72)の停止基準電圧Ｖ_ES2のレベルに
低下したときに第１のＲＳフリップフロップ(77)のリセ
ット端子(R)に高い電圧(Ｈ)レベルの出力信号を付与す
る。第３の比較器(76)は、制御回路(7)の電源端子(9)の
電圧Ｖ_CCが第３の基準電源(73)の基準電圧Ｖ_ES3のレベ
ルに低下したときに第２のＲＳフリップフロップ(78)の
リセット端子(R)に高い電圧(Ｈ)レベルの出力信号を付
与する。第１のＲＳフリップフロップ(77)は、セット端
子(S)に第１の比較器(74)の高い電圧(Ｈ)レベルの出力
信号が入力されたときに制御回路(7)の駆動／停止信号
入力端子(ON/OFF)に高い電圧(Ｈ)レベルの駆動信号Ｖ₁
を付与し、リセット端子(R)に第２の比較器(72)の高い
電圧(Ｈ)レベルの出力信号が入力されたときに制御回路
(7)の駆動／停止信号入力端子(ON/OFF)に低い電圧(Ｌ)
レベルの停止信号Ｖ₁を付与する。第２のＲＳフリップ
フロップ(78)は、セット端子(S)に第１の比較器(74)の
高い電圧(Ｈ)レベルの出力信号が入力されたときに起動
手段(301)の起動用トランジスタ(80)のベース端子に低
い電圧(Ｌ)レベルの出力信号Ｖ₂を付与し、リセット端
子(R)に第３の比較器(73)の高い電圧(Ｈ)レベルの出力
信号が入力されたときに起動用トランジスタ(80)のベー
ス端子に高い電圧(Ｈ)レベルの出力信号Ｖ₂を付与す
る。

【００１９】図２に示す構成において、装置起動時に起
動手段(301)の起動用トランジスタ(80)がオン状態とな
り、定電流源(79)からの起動電流Ｉ_Cにより制御電源用
コンデンサ(19)が充電されると、制御電源用コンデンサ
(19)の電圧、即ち制御回路(7)の電源端子(9)の電圧Ｖ_CC
が図４(Ｃ)に示すように直線的に上昇する。制御回路
(7)の電源端子(9)の電圧Ｖ_CCが第１の基準電源(71)の起
動基準電圧Ｖ_ES1のレベルに達すると、第１の比較器(7
4)から第１及び第２のＲＳフリップフロップ(77),(78)
の各セット端子(S)に高い電圧(Ｈ)レベルの出力信号が
付与され、第１及び第２のＲＳフリップフロップ(77),
(78)がセット状態となる。これにより、図４(Ｄ)に示す
ように第１のＲＳフリップフロップ(77)から制御回路
(7)の駆動／停止信号入力端子(ON/OFF)に高い電圧(Ｈ)
レベルの駆動信号Ｖ₁が付与され、制御回路(7)がオン状
態となる。これと同時に、図４(Ｅ)に示すように第２の
ＲＳフリップフロップ(78)から起動手段(301)の起動用
トランジスタ(80)のベース端子に低い電圧(Ｌ)レベルの
出力信号Ｖ₂が付与されて起動用トランジスタ(80)がオ
フ状態となり、定電流源(79)から制御電源用コンデンサ
(19)に起動電流Ｉ_Cが流れなくなる。

【００２０】制御回路(7)がオン状態となりＰＷＭ制御
動作を開始すると、図４(Ａ)及び(Ｂ)に示すように出力
電圧Ｖ_Oが直線的に上昇すると共に出力電流Ｉ_Oも直線的
に増加する。これと共に、図４(Ｃ)に示すように制御回
路(7)の電源端子(9)の電圧Ｖ _CCが指数関数的に減少して
行く。制御回路(7)が定電圧制御動作に移行して図４
(Ａ)に示すように出力電圧Ｖ_Oが一定になると、図４
(Ｂ)に示すように出力電流Ｉ _Oも一定となる。その後、
出力が徐々に過負荷状態となると、図４(Ａ)及び(Ｂ)に
示すように出力電圧Ｖ_Oを一定のレベルに保持したまま
出力電流Ｉ_Oが徐々に増加する。そして、図４(Ｂ)に示
すように出力電流Ｉ_Oが制限電流レベル(OCP)に達する
と、出力電圧検出回路(26)の検出信号がゼロとなり、発
光ダイオード(27)の光出力もゼロとなるため、受光トラ
ンジスタ(28)がオフ状態となる。このため、制御回路
(7)のフィードバック端子(FB)の電圧が上昇し、タイマ
回路(100)内のタイマコンデンサ(63)が所定の時定数で
充電される。所定の時間が経過し、タイマコンデンサ(6
3)の充電電圧がツェナダイオード(65)のツェナ電圧を超
えると、ドロッパ回路(200)内の制御用トランジスタ(7
0)のベース端子に高い電圧(Ｈ)レベルの出力信号が付与
され、制御用トランジスタ(70)がオン状態となる。この
とき、遮断用トランジスタ(69)がオフ状態となるので、
補助整流平滑回路(18)から制御回路(7)への駆動用電力
が遮断される。これにより、図４(Ｃ)に示すように制御
回路(7)の電源端子(9)の電圧Ｖ_CCが急速に減少し、第２
の基準電源(72)の停止基準電圧Ｖ_ES2のレベルに低下す
ると、第２の比較器(75)から第１のＲＳフリップフロッ
プ(77)のリセット端子(R)に高い電圧(Ｈ)レベルの出力
信号が付与され、第１のＲＳフリップフロップ(77)がリ
セット状態となる。これにより、図４(Ｄ)に示すように
第１のＲＳフリップフロップ(77)から制御回路(7)の駆
動／停止信号入力端子(ON/OFF)に低い電圧(Ｌ)レベルの
停止信号Ｖ₁が付与され、制御回路(7)がオフ状態とな
る。

【００２１】制御回路(7)がオフ状態となりＰＷＭ制御
動作を停止すると、図４(Ａ)及び(Ｂ)に示すように出力
電圧Ｖ_Oが直線的に０[Ｖ]まで減少して行くと共に出力
電流Ｉ _Oも直線的にゼロまで減少して行く。一方、制御
回路(7)の電源端子(9)の電圧Ｖ_{C C}は、図４(Ｃ)に示すよ
うに第２の基準電源(72)の停止基準電圧Ｖ_ES2から更に
緩やかに減少し続け、第３の基準電源(73)の基準電圧Ｖ
_ES3のレベルに低下すると、第３の比較器(76)から第２
のＲＳフリップフロップ(78)のリセット端子(R)に高い
電圧(Ｈ)レベルの出力信号が付与され、第２のＲＳフリ
ップフロップ(78)がリセット状態となる。このとき、図
４(Ｅ)に示すように第２のＲＳフリップフロップ(78)か
ら起動手段(301)の起動用トランジスタ(80)のベース端
子に高い電圧(Ｈ)レベルの出力信号Ｖ₂が付与され、起
動用トランジスタ(80)がオン状態となる。これにより、
定電流源(79)から制御電源用コンデンサ(19)に起動電流
Ｉ_Cが流れ、制御回路(7)の電源端子(9)の電圧Ｖ_CCが第
３の基準電源(73)の基準電圧Ｖ_{ES 3}から再び直線的に上
昇する。そして、制御回路(7)の電源端子(9)の電圧Ｖ_CC
が第１の基準電源(71)の起動基準電圧Ｖ_ES1のレベルに
達すると、制御回路(7)が再びオン状態となる。

【００２２】以上のように、図２に示す実施の形態にお
いても制御回路(7)のオン・オフ動作の繰り返しが可能
となるので、図１に示す実施の形態と同様に整流ダイオ
ード(50)にかかる連続的なストレスを軽減でき、素子の
破壊を防止することができる。また、図２に示す実施の
形態では第２のタイマ回路(300)により制御回路(7)の駆
動及び停止動作にヒステリシス特性を持たせたので、制
御回路(7)のオン・オフ動作を確実に行なうことができ
る。なお、図３に示すように、起動手段(301)の接続位
置と制御回路(7)の電源電圧Ｖ_CCの検出位置を変更した
場合でも、図２に示す実施の形態と略同様の作用及び効
果が得られる。

【００２３】本発明の実施態様は前記の各実施の形態に
限定されず、更に種々の変更が可能である。例えば、上
記の各実施の形態でのタイマ回路(100)を構成するツェ
ナダイオード(65)及び抵抗(66)と、ドロッパ回路(200)
を構成する制御用トランジスタ(70)との代わりに、ツェ
ナダイオード(65)のツェナ電圧に相当する基準電圧を発
生する基準電源と、タイマコンデンサ(63)の充電電圧の
レベルと前記の基準電源の基準電圧のレベルとを比較す
るコンパレータとを使用してもよい。また、図２及び図
３に示す実施の形態での第２のタイマ回路(300)を構成
する第１及び第２の比較器(74),(75)と第１のＲＳフリ
ップフロップ(77)とをヒステリシス特性を有するヒステ
リシスコンパレータに置き換えてもよい。

【００２４】

【発明の効果】本発明によれば、出力電圧が低く且つ出
力電流が大きい場合にトランスの補助巻線に大きなサー
ジ電圧が発生して制御回路の電源電圧が急激に上昇する
場合でも、制御回路の電源を遮断して制御回路を確実に
停止させることができる。このため、スイッチング素子
及び整流素子等を過電流から保護すると共に、電気的ス
トレスを軽減して素子の破壊を防止し、ＤＣ−ＤＣコン
バータを安全且つ確実に駆動することが可能となる。ま
た、装置起動時に出力電圧検出回路の検出信号がゼロで
あっても制御回路が起動するのに必要な電圧レベルに達
するまでの一定の時間内はタイマ回路により補助整流平
滑回路から制御回路への駆動用電力の供給が継続される
ため、確実に制御回路が起動され、ＤＣ−ＤＣコンバー
タの起動不良を防止できる。

【図面の簡単な説明】

【図１】 本発明によるＤＣ−ＤＣコンバータの一実施
の形態を示す電気回路図

【図２】 本発明の変更実施の形態を示す電気回路図

【図３】 図２の変更実施の形態を示す電気回路図

【図４】 図２及び図３の回路の各部の電圧及び電流を
示す波形図

【図５】 従来のＤＣ―ＤＣコンバータを示す電気回路
図

【図６】 図５のＤＣ−ＤＣコンバータで使用する制御
回路の詳細を示す電気回路図

【図７】 図５のＤＣ―ＤＣコンバータの出力特性を示
すグラフ

【符号の説明】 (1)・・直流電源、 (2)・・トランス、 (3)・・１次
巻線、 (4)・・２次巻線、 (5)・・ＦＥＴ（スイッチ
ング素子）、 (6)・・主整流平滑回路、 (7)・・制御
回路、 (8)・・電流検出抵抗、 (9)・・電源端子、
(13)・・発振器、 (14)・・過電流検出回路、 (15)・
・駆動回路、 (18)・・補助整流平滑回路、 (19)・・
制御電源用コンデンサ、 (20)・・起動抵抗、 (21)・
・補助巻線、 (22)・・整流ダイオード、 (23)・・平
滑コンデンサ、 (24,25)・・出力端子、 (26)・・出
力電圧検出回路、 (27)・・発光ダイオード、 (28)・
・受光トランジスタ、 (30)・・定電圧制御回路、 (3
1,32)・・分圧抵抗、 (33)・・低電圧コンパレータ、
(34)・・ゲート回路、 (35)・・ＲＳフリップフロッ
プ、 (36)・・オン用トランジスタ、 (37)・・オフ用
トランジスタ、 (39)・・ＵＶＬＯコンパレータ、 (4
0)・・抵抗、 (41)・・コンデンサ、 (42)・・誤差増
幅器、 (43)・・レベル調整回路、 (44)・・比較器、
(50)・・整流ダイオード、 (51)・・平滑コンデン
サ、 (61)・・逆流防止用ダイオード、(62)・・抵抗、
(63)・・タイマコンデンサ、 (64)・・放電用抵抗、
(65)・・ツェナダイオード、 (66)・・抵抗、 (67)
・・バイアス用抵抗、 (68)・・ツェナダイオード、
(69)・・遮断用トランジスタ、 (70)・・制御用トラン
ジスタ、 (71)・・第１の基準電源、 (72)・・第２の
基準電源、 (73)・・第３の基準電源、 (74)・・第１
の比較器、 (75)・・第２の比較器、 (76)・・第３の
比較器、 (77)・・第１のＲＳフリップフロップ、 (7
8)・・第２のＲＳフリップフロップ、 (79)・・定電流
源、 (80)・・起動用トランジスタ、 (100)・・タイ
マ回路、 (200)・・ドロッパ回路（補助電源遮断手
段）、 (300)・・第２のタイマ回路、 (301)・・起動
手段

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年１０月１日（２００１．１０．
１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】制御回路(7)の電源電圧Ｖ_CCが一定レベル
以下に低下すると、ＵＶＬＯ（低電圧ロックアウト）コ
ンパレータ(39)により定電圧制御回路(30)がオフとな
り、ゲート回路(34)がオン状態からオフ状態に切り換え
られるので、ＦＥＴ(5)のオン・オフ動作が停止する。

フロントページの続き Ｆターム(参考） 5G053 AA01 AA02 BA04 CA02 EA03 EB02 EC03 5H730 AA20 BB43 BB57 DD04 EE02 EE07 EE59 FD01 FF19 FG05 VV03 XX03 XX13 XX15 XX23 XX35 XX45

Claims (5)

【特許請求の範囲】
1. 【請求項１】 直流電源に直列に接続されたトランスの
   １次巻線及びスイッチング素子と、前記トランスの２次
   巻線に接続され且つ直流出力を発生する主整流平滑回路
   と、該主整流平滑回路の出力電圧を検出して該出力電圧
   のレベルに対応する検出出力を発生する出力電圧検出回
   路と、前記トランスに設けられた補助巻線と、該補助巻
   線に接続された補助整流平滑回路と、該補助整流平滑回
   路から駆動用電力が供給され且つ前記出力電圧検出回路
   の検出信号レベルに対応して前記スイッチング素子の制
   御端子にオン・オフ信号を付与する制御回路とを備えた
   ＤＣ−ＤＣコンバータにおいて、 前記出力電圧検出回路の検出信号が略ゼロとなったこと
   を検知して検知信号を発生する検知手段と、該検知手段
   が検知信号を発生した後に前記補助整流平滑回路から前
   記制御回路への駆動用電力を遮断する補助電源遮断手段
   とを備えたことを特徴とするＤＣ−ＤＣコンバータ。
2. 【請求項２】 前記検知手段が検知信号を発生してから
   一定時間が経過した後に出力信号を発生するタイマ回路
   を備え、 前記補助電源遮断手段は、前記タイマ回路が出力信号を
   発生したときに前記補助整流平滑回路から前記制御回路
   への駆動用電力を遮断する請求項１に記載のＤＣ−ＤＣ
   コンバータ。
3. 【請求項３】 前記制御回路は、駆動及び停止動作にヒ
   ステリシス特性を有する請求項１又は２に記載のＤＣ−
   ＤＣコンバータ。
4. 【請求項４】 前記制御回路の電源電圧が起動電圧レベ
   ルに達したときに前記制御回路の駆動信号を出力し且つ
   前記制御回路の電源電圧が前記起動電圧レベルより低い
   停止電圧レベルに低下するときに前記制御回路の停止信
   号を出力する第２のタイマ回路を備えた請求項３に記載
   のＤＣ−ＤＣコンバータ。
5. 【請求項５】 前記第２のタイマ回路は、前記直流電源
   の一方の端子と前記制御回路の電源端子との間に接続さ
   れた起動手段と、前記制御回路の電源端子と接地端子と
   の間に接続された制御電源用コンデンサとを備え、起動
   時に前記起動手段を介して流れる起動電流により前記制
   御電源用コンデンサが充電され、前記制御電源用コンデ
   ンサの充電電圧が前記起動電圧レベルに達したときに前
   記制御回路を駆動し且つ前記制御電源用コンデンサの充
   電電圧が前記停止電圧レベルに低下するときに前記制御
   回路を停止する請求項４に記載のＤＣ−ＤＣコンバー
   タ。