JP2007164270A - 電源装置及びこれを備えた電気機器 - Google Patents
電源装置及びこれを備えた電気機器 Download PDFInfo
- Publication number
- JP2007164270A JP2007164270A JP2005356382A JP2005356382A JP2007164270A JP 2007164270 A JP2007164270 A JP 2007164270A JP 2005356382 A JP2005356382 A JP 2005356382A JP 2005356382 A JP2005356382 A JP 2005356382A JP 2007164270 A JP2007164270 A JP 2007164270A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- generating
- power supply
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】本発明は、不要な電力損失を抑えつつ、安全な過電流保護動作を実現することが可能な電源装置を提供することを目的とする。
【解決手段】本発明に係る電源装置は、入力電圧Viから出力電圧Voを生成する出力電圧生成手段(P1)と、出力電流Ioに応じたモニタ電圧Vimを生成するモニタ電圧生成手段(P2、R3)と、所定の第1閾値電圧Vth1を生成する第1閾値電圧生成手段(E2)と、出力電圧Voに応じた第2閾値電圧Vth2を生成する第2閾値電圧生成手段(BUF)と、Vth1、Vth2の何れか低い方とVimとの高低に応じてその論理が変遷される比較信号Scを生成する比較信号生成手段(CMP)と、比較信号Scの論理に応じて出力電圧生成手段(P1)の駆動可否を制御する駆動可否制御手段(ERR)と、を有して成る構成とされている。
【選択図】図2
【解決手段】本発明に係る電源装置は、入力電圧Viから出力電圧Voを生成する出力電圧生成手段(P1)と、出力電流Ioに応じたモニタ電圧Vimを生成するモニタ電圧生成手段(P2、R3)と、所定の第1閾値電圧Vth1を生成する第1閾値電圧生成手段(E2)と、出力電圧Voに応じた第2閾値電圧Vth2を生成する第2閾値電圧生成手段(BUF)と、Vth1、Vth2の何れか低い方とVimとの高低に応じてその論理が変遷される比較信号Scを生成する比較信号生成手段(CMP)と、比較信号Scの論理に応じて出力電圧生成手段(P1)の駆動可否を制御する駆動可否制御手段(ERR)と、を有して成る構成とされている。
【選択図】図2
Description
本発明は、出力電流を監視してその過電流保護を行う電源装置、及び、これを備えた電気機器に関するものである。
従来より、出力電流を監視してその過電流保護を行う直流安定化電源装置が種々開示・提案されている(例えば、特許文献1、2を参照)。
なお、従来の直流安定化電源装置の多くは、出力電流Ioと出力電圧Voとの相関特性が、いわゆる「変形フの字型垂下特性」を示すように、その過電流保護を行う回路構成とされていた(例えば、特許文献1の第3図や第5図、或いは、特許文献2の第1図(B)を参照)。
より具体的に述べると、従来の過電流保護挙動は、図6に示したように、出力電流Ioが何ら制限されることなく、出力電圧Voが規定出力電圧Vregに維持される第1保護期間(水平期間)aと、出力電流Ioが所定の上限値Ilmtにクランプされて、出力電圧Voがその上限値Vlmtまで低減される第2保護期間(垂直期間)bと、出力電流Io及び出力電圧Voがいずれも漸化的に低減される第3保護期間c(フの字期間)とを含むものとなっていた。
確かに、上記従来の直流安定化電源装置であれば、出力電流の過電流を防止することができるので、出力短絡等に対する装置の安全性や信頼性を高めることが可能となる。
しかしながら、上記従来の直流安定化電源装置では、出力電流Ioが上限値Ilmtに達した後、出力電圧Voが上限値Vlmtに低減されるまでの期間(すなわち、第2保護期間b)に過大な出力電流Io(上限値Ilmt)が流れ続けるため、大きな電力損失が生じる上、最悪の場合には、当該期間中に素子が破壊されるおそれもあった。
なお、従来より、上記の第2期間bを含まない「フの字型垂下特性」を示す過電流保護回路も種々開示・提案されてはいる(例えば、特許文献1の第1B図、或いは、特許文献2の第3図(B)を参照。なお、特許文献1では、この特性には不具合もあるとの記載がされている)。
しかしながら、特許文献1の従来回路では、ツェナーダイオードを用いていたため、任意の電圧に設定することができず、所望の過電流保護特性を実現することが難しかった。また、特許文献2の従来回路では、入出力間に不要な抵抗成分が必要であった。
本発明は、上記の問題点に鑑み、不要な電力損失を抑えつつ、安全な過電流保護動作を実現することが可能な電源装置及びこれを備えた電気機器を提供することを目的とする。
上記目的を達成するために、本発明に係る電源装置は、入力電圧から所望の出力電圧を生成して負荷に供給する出力電圧生成手段と、前記負荷への出力電流が大きいほどその電圧レベルが高くなるモニタ電圧を生成するモニタ電圧生成手段と、所定の第1閾値電圧を生成する第1閾値電圧生成手段と、前記出力電圧が高いほどその電圧レベルが高くなる第2閾値電圧を生成する第2閾値電圧生成手段と、第1〜第2閾値電圧の何れか低い方と前記モニタ電圧との高低に応じてその論理が変遷される比較信号を生成する比較信号生成手段と、前記比較信号の論理に応じて前記出力電圧生成手段の駆動可否を制御する駆動可否制御手段と、を有して成る構成(第1の構成)とされている。
具体的に述べると、本発明に係る電源装置は、入力電圧印加端と出力電圧引出端との間に直列に接続された出力トランジスタと;出力電圧を分圧することで、これと同等の挙動を示す帰還電圧を生成する抵抗分割回路と;前記帰還電圧と所定の目標電圧との差電圧を増幅することで、誤差電圧を生成する誤差増幅器と;を有して成り、前記誤差電圧に応じて前記出力トランジスタの駆動制御を行うことで、入力電圧から所望の出力電圧を生成して負荷に供給する電源装置であって、前記入力電圧印加端に対して前記出力トランジスタと並列に接続され、前記入力電圧印加端から前記負荷への出力電流と同等の挙動を示すミラー電流を引き込むダミートランジスタと;前記ミラー電流を電圧変換することで、前記出力電流が大きいほどその電圧レベルが高くなるモニタ電圧を生成するセンス抵抗と;所定の第1閾値電圧を生成する直流電圧源と;前記出力電圧が高いほどその電圧レベルが高くなる第2閾値電圧を生成するバッファ回路と;第1〜第2閾値電圧の何れか低い方と前記モニタ電圧との高低に応じてその論理が変遷される比較信号を生成する比較器と;を有して成り、前記比較信号の論理に応じて前記出力トランジスタの駆動可否を制御する構成(第2の構成)とされている。
なお、上記第2の構成から成る電源装置において、前記バッファ回路は、非反転入力端に前記出力電圧の分圧電圧が入力され、反転入力端に第2閾値電圧が帰還入力される緩衝増幅段と;前記緩衝増幅段の出力を受けて第2閾値電圧を出力するソースフォロワ形式或いはエミッタフォロワ形式の出力段と;を有して成り、かつ、前記出力段は、これを構成するトランジスタのドレイン或いはコレクタと、第2閾値電圧引出端との間に、第2閾値電圧の下限値をゼロよりも高く設定するための抵抗を有して成る構成(第3の構成)とされている。
また、本発明に係る電源装置は、複数のレギュレータ回路を有して成る電源装置であって、全てのレギュレータ回路についてではなく、要求される電流供給能力が所定値よりも大きいレギュレータ回路についてのみ、入力電圧から所望の出力電圧を生成して負荷に供給する出力電圧生成手段と、前記負荷への出力電流が大きいほどその電圧レベルが高くなるモニタ電圧を生成するモニタ電圧生成手段と、所定の第1閾値電圧を生成する第1閾値電圧生成手段と、前記出力電圧が高いほどその電圧レベルが高くなる第2閾値電圧を生成する第2閾値電圧生成手段と、第1〜第2閾値電圧の何れか低い方と前記モニタ電圧との高低に応じてその論理が変遷される比較信号を生成する比較信号生成手段と、前記比較信号の論理に応じて前記出力電圧生成手段の駆動可否を制御する駆動可否制御手段と、を有して成るもの構成(第4の構成)とされている。
また、本発明に係る電気機器は、機器電源と、前記機器電源の出力変換手段である電源装置と、を有して成る電気機器であって、前記電源装置として、上記第1〜第4いずれかの構成から成る電源装置を備えて成る構成(第5の構成)とされている。
本発明によれば、不要な電力損失を抑えつつ、安全な過電流保護動作を実現することが可能な電源装置及びこれを備えた電気機器を提供することが可能となる。
以下では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部(特に、CCDカメラ)の駆動電圧を生成するDC/DCコンバータに本発明を適用した場合を例に挙げて説明を行う。
図1は、本発明に係る携帯電話端末の一実施形態を示すブロック図(特に、CCDカメラへの電源系部分)である。本図に示すように、本実施形態の携帯電話端末は、装置電源であるバッテリ1と、バッテリ1の出力変換手段であるシステムレギュレータIC2と、携帯電話端末の撮像手段であるCCDカメラモジュール3と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能(通信機能など)を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。
CCDカメラモジュール3は、それを構成するCCD素子やDSP[Digital Signal Processor]、或いは、そのI/O[Input/Output]回路の駆動に際して、複数の駆動電圧(例えば、+15.0[V]、+3.0[V]、+1.8[V]、−8.0[V])を必要とする。そのため、システムレギュレータIC2は、バッテリ電圧Vbat(例えば3.0[V])を所定の正昇圧電圧VP(例えば+18[V])まで正昇圧する正昇圧回路2Pと、同じくバッテリ電圧Vbatを所定の負昇圧電圧VM(例えば−8[V])まで負昇圧する負昇圧回路2Mと、を有するほか、バッテリ電圧Vbat或いは正昇圧電圧VPから複数の正電圧VP1〜VPnを生成する手段として、第1〜第nレギュレータ回路(シリーズレギュレータ回路)21〜2nを有して成る。なお、正電圧VP1〜VPn及び負昇圧電圧VMは、いずれもCCDカメラモジュール3に供給される。
なお、第1〜第nレギュレータ回路21〜2nは、各々の電力供給先に応じて、互いに異なる電流供給能力(例えば、最大出力電流Iomax=50〜500[mA])を求められるものである。
以下では、第nレギュレータ回路2nの電流供給能力が最大であると仮定した上で、その過電流保護回路の詳細な説明を行うことにする。
図2は、第nレギュレータ回路2nの一構成例を示す回路図(一部ブロック図を含む)である。
本図に示す通り、本実施形態の第nレギュレータ回路2nは、Pチャネル型電界効果トランジスタP1〜P2と、抵抗R1〜R3と、誤差増幅器ERRと、直流電圧源E1〜E2と、バッファ回路BUFと、比較器CMPと、を有して成る。
トランジスタP1のソースは、入力電圧Vi(バッテリ電圧Vbat)の印加端に接続されている。トランジスタP1のドレインは、抵抗R1〜R2を介して接地される一方、出力電圧Vo(=VPn)の引出端とバッファ回路BUFの入力端にも接続されている。トランジスタP1のゲートは、誤差増幅器ERRの出力端に接続されている。
トランジスタP2のソースは、入力電圧Vi(バッテリ電圧Vbat)の印加端に接続されている。トランジスタP2のドレインは、抵抗R3を介して接地されている。トランジスタP2のゲートは、誤差増幅器ERRの出力端に接続されている。
誤差増幅器ERRの非反転入力端(+)は、抵抗R1と抵抗R2との接続ノードに接続されている。誤差増幅器ERRの反転入力端(−)は、直流電圧源E1の正極端に接続されている。なお、直流電圧源E1の負極端は接地されている。
比較器CMPの反転入力端(−)は、トランジスタP2のドレインと抵抗R3との接続ノードに接続されている。比較器CMPの第1非反転入力端(+)は、直流電圧源E2の正極端に接続されている。なお、直流電圧源E2の負極端は接地されている。比較器CMPの第2非反転入力端(+)は、バッファ回路BUFの出力端に接続されている。比較器CMPの出力端は、誤差増幅器ERRの出力動作制御端に接続されている。
まず、上記構成から成る第nレギュレータ回路2nの基本動作(シリーズレギュレータ方式による降圧動作)について説明する。
誤差増幅器ERRは、反転入力端(−)に印加される目標電圧Vtg(直流電圧源E1の起電圧)と、非反転入力端(+)に印加される帰還電圧Vfb(抵抗分割回路R1〜R2にて生成され、出力電圧Voと同等の挙動を示す分圧電圧)との差電圧を増幅することで、誤差電圧Verrを生成する。すなわち、誤差電圧Verrは、帰還電圧Vfbと目標電圧Vtgとの誤差が大きいほど、延いては、出力電圧Voとその目標値との誤差が大きいほど、電圧レベルがローレベルとなる。
一方、トランジスタP1のゲートには、上記の誤差電圧Verrが印加されており、その電圧レベルに応じて各々の開閉制御が行われる。
従って、第nレギュレータ回路2nでは、帰還電圧Vfbが目標電圧Vtgと一致するように、延いては、出力電圧Voがその目標値と一致するように、トランジスタP1の開閉制御が行われる。
次に、第nレギュレータ回路2nの過電流保護動作について説明する。
図2に示すように、第nレギュレータ回路2nは、入力電圧印加端と出力電圧引出端との間に直列に接続された出力トランジスタP1を有するほか、入力電圧印加端に対して出力トランジスタP1と並列に接続され、入力電圧印加端から負荷への出力電流Ioと同等の挙動を示すミラー電流Imを引き込むダミートランジスタP2を有している。
なお、トランジスタP1のゲート面積は、トランジスタP2のゲート面積のm倍(例えば1万倍)に設計されている。従って、トランジスタP1に出力電流Ioが流れるときには、トランジスタP2にその1万分の1のミラー電流Imが流れることになる。
センス抵抗R3では、ミラー電流Imが電圧変換され、ミラー電流Imが大きいほど、延いては、出力電流Ioが大きいほどその電圧レベルが高くなるモニタ電圧Vimが生成される。
直流電圧源E1では、所定の第1閾値電圧Vth1が生成される。なお、第1閾値電圧Vth1は、出力電流Ioの最大上限値Ilmtを設定するための閾値電圧に相当する。
バッファ回路BUFでは、出力電圧Voが高いほどその電圧レベルが高くなる第2閾値電圧Vth2が生成される。なお、バッファ回路BUFの回路構成については、後ほど詳細に説明する。
比較器CMPでは、第1〜第2閾値電圧Vth1〜Vth2の何れか低い方とモニタ電圧Vimとの高低に応じてその論理が変遷される比較信号Scが生成される。
すなわち、比較器CMPでは、第1閾値電圧Vth1よりも第2閾値電圧Vth2が低い期間T1には、第2閾値電圧Vth2がモニタ電圧Vimと比較参照され、逆に、第1閾値電圧よりも第2閾値電圧Vth2が高い期間T2には、第1閾値電圧Vth1がモニタ電圧Vimと比較参照される(図3を参照)。
従って、期間T1には、出力電圧Voが高いほど出力電流Ioの上限値が高くなり、逆に、出力電圧Voが低いほど出力電流Ioの上限値が低くなる。一方、期間T2には、出力電圧Voの高低に依ることなく、出力電流Ioの上限値が固定される。
なお、上記の比較動作によって生成される比較信号Scの論理は、モニタ電圧Vimが上記の閾値電圧よりも低ければハイレベルとなり、高ければローレベルとなる。
誤差増幅器ERRでは、比較信号Scの論理がハイレベルからローレベルに遷移された時点、すなわち、過電流状態が検出された時点で、先述した出力帰還動作に基づく誤差電圧Verrの生成を停止し、その出力電圧レベルをハイレベルに固定する。これにより、トランジスタP1はオフとされ、出力電圧Vo及び出力電流Ioの供給が停止される。
上記した通り、本実施形態の第nレギュレータ回路2nは、入力電圧Viから所望の出力電圧Voを生成して負荷に供給する出力電圧生成手段(P1)と、負荷への出力電流Ioが大きいほどその電圧レベルが高くなるモニタ電圧Vimを生成するモニタ電圧生成手段(P2、R3)と、所定の第1閾値電圧Vth1を生成する第1閾値電圧生成手段(E2)と、出力電圧Voが高いほどその電圧レベルが高くなる第2閾値電圧Vth2を生成する第2閾値電圧生成手段(BUF)と、第1〜第2閾値電圧Vth1〜Vth2の何れか低い方とモニタ電圧Vimとの高低に応じてその論理が変遷される比較信号Scを生成する比較信号生成手段(CMP)と、比較信号Scの論理に応じて出力電圧生成手段(P1)の駆動可否を制御する駆動可否制御手段(ERR)と、を有して成る。
このような構成とすることにより、本実施形態の第nレギュレータ回路2nでは、出力電流Ioと出力電圧Voとの相関特性が、「フの字型垂下特性」を示すように、その過電流保護が行われることになる。
すなわち、本実施形態の過電流保護挙動は、図4中の実線A(本発明の挙動)で示したように、出力電流Ioが何ら制限されることなく、出力電圧Voが規定出力電圧Vregに維持される第1保護期間(水平期間)aと、出力電流Io及び出力電圧Voがいずれも漸化的に低減される第3保護期間c(フの字期間)のみを含むものとなっている。別の言い方をすれば、本実施形態の過電流保護挙動は、図4中の一点鎖線B(従来の挙動)と異なり、出力電流Ioが所定の上限値Ilmtにクランプされて、出力電圧Voがその上限値Vlmtまで低減される第2保護期間(垂直期間)bを含まないものとなっている。
従って、本実施形態の第nレギュレータ回路2nであれば、出力電流Ioが最大上限値Ilmtに達した後、遅滞なく出力電圧Voの低減が開始されるので、不要な電力損失を抑えつつ、安全な過電流保護動作を実現することができ、延いては、出力短絡等に対する装置の安全性や信頼性を高めることが可能となる。
次に、バッファ回路BUFの内部構成及びその機能について、図5を参照しながら、詳細に説明する。
図5は、バッファ回路BUFの一構成例を示す回路図である。
本図に示すように、本実施形態のバッファ回路BUFは、Pチャネル型電界効果トランジスタPa〜Pbと、Nチャネル型電界効果トランジスタNa〜Ncと、抵抗Ra〜Rdと、定電流源Iaと、を有して成る。
トランジスタPaのゲートは、抵抗Raを介して出力電圧Vo(=VPn)の引出端に接続される一方、抵抗Rbを介して接地もされている。トランジスタPaのソースは、トランジスタPbのソースに接続される一方、定電流源Iaを介してバッテリ電圧Vbatの印加端にも接続されている。トランジスタPaのドレインは、トランジスタNaのドレインとトランジスタNcのゲートに接続されている。トランジスタPbのドレインは、トランジスタNbのドレインに接続されている。トランジスタNa〜Nbのゲートは、互いに接続されており、その接続ノードは、トランジスタNbのドレインに接続されている。トランジスタNa〜Nbのソースは、いずれも接地されている。トランジスタPbのゲートは、第2閾値電圧Vth2の引出端に接続される一方、抵抗Rcを介してリファレンス電圧Vref(例えばバンドギャップ電圧)の印加端にも接続されている。また、トランジスタPbのゲートは、抵抗Rdを介してトランジスタNcのドレインにも接続されている。トランジスタNcのソースは、接地されている。
すなわち、本実施形態のバッファ回路BUFは、非反転入力端(トランジスタPaのゲート)に出力電圧Voの分圧電圧(抵抗Ra〜Rbの接続ノードから引き出される分圧電圧)が入力され、反転入力端(トランジスタPbのゲート)に第2閾値電圧Vth2が帰還入力される緩衝増幅段(トランジスタPa〜Pb、トランジスタNa〜Nb、及び、定電流源Ia)と;前記緩衝増幅段の出力を受けて第2閾値電圧Vth2を出力するソースフォロワ形式の出力段(トランジスタNc及び抵抗Rc)と;を有して成り、かつ、前記出力段は、これを構成するトランジスタNcのドレインと、第2閾値電圧Vth2の引出端との間に、第2閾値電圧Vth2の下限値をゼロよりも高く設定するための抵抗Rdを有して成る構成とされている。
このような構成とすることにより、出力電圧Voがゼロである場合にも、第2閾値電圧Vth2にはゼロから所定のオフセット値が与えられることになる。従って、第nレギュレータ回路2nの起動時に、意図しない出力電流制限によって装置が全く立ち上がらないといった不具合が生じるおそれを低減することが可能となる。
なお、先述したように、本実施形態のシステムレギュレータIC2には、第1〜第nレギュレータ回路21〜2nが設けられているが、上記の「フの字型垂下特性」を示す過電流保護については、要求される電流供給能力が大きく、過電流保護動作時の電力損失が無視できないレギュレータ回路(別言すれば、本発明の効果がより顕著に表われるレギュレータ回路、例えば、最大出力電流Iomax=500[mA]以上のレギュレータ回路)にのみ選択的に設けるとよい。このような構成であれば、比較器CMPやバッファ回路BUFの付加を必要最小限として、不要な回路規模の増大を抑制することが可能となる。
また、上記の実施形態では、本発明をシリーズレギュレータ回路に適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、入力電圧から所望の出力電圧を生成する直流安定化電源装置全般に広く適用することが可能である。
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
例えば、上記の実施形態では、出力トランジスタやダミートランジスタ、或いは、バッファ回路BUFを構成する各トランジスタとして、いずれも、Pチャネル型或いはNチャネル型の電界効果トランジスタを用いた場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、上記のトランジスタに代えて、pnp型或いはnpn型のバイポーラトランジスタを用いても構わない。なお、この場合には、電界効果トランジスタのソース、ドレイン、及び、ゲートが各々接続されていたノードにつき、バイポーラトランジスタのエミッタ、コレクタ、及び、ベースを各々対応させて接続すればよい。
本発明は、入力電圧から所望の出力電圧を生成する直流安定化電源装置の電力損失の低減と過電流保護の両立を図る上で有用な技術である。
1 バッテリ
2 システムレギュレータIC
2P 正昇圧回路
2M 負昇圧回路
21〜2n 第1〜第nレギュレータ回路
3 CCDカメラモジュール
P1 Pチャネル型電界効果トランジスタ(出力トランジスタ)
P2 Pチャネル型電界効果トランジスタ(ダミートランジスタ)
R1〜R3 抵抗
ERR 誤差増幅器
E1〜E2 直流電圧源
BUF バッファ回路
CMP 比較器
Pa〜Pb Pチャネル型電界効果トランジスタ
Na〜Nc Nチャネル型電界効果トランジスタ
Ra〜Rd 抵抗
Ia 定電流源
2 システムレギュレータIC
2P 正昇圧回路
2M 負昇圧回路
21〜2n 第1〜第nレギュレータ回路
3 CCDカメラモジュール
P1 Pチャネル型電界効果トランジスタ(出力トランジスタ)
P2 Pチャネル型電界効果トランジスタ(ダミートランジスタ)
R1〜R3 抵抗
ERR 誤差増幅器
E1〜E2 直流電圧源
BUF バッファ回路
CMP 比較器
Pa〜Pb Pチャネル型電界効果トランジスタ
Na〜Nc Nチャネル型電界効果トランジスタ
Ra〜Rd 抵抗
Ia 定電流源
Claims (5)
- 入力電圧から所望の出力電圧を生成して負荷に供給する出力電圧生成手段と、前記負荷への出力電流が大きいほどその電圧レベルが高くなるモニタ電圧を生成するモニタ電圧生成手段と、所定の第1閾値電圧を生成する第1閾値電圧生成手段と、前記出力電圧が高いほどその電圧レベルが高くなる第2閾値電圧を生成する第2閾値電圧生成手段と、第1〜第2閾値電圧の何れか低い方と前記モニタ電圧との高低に応じてその論理が変遷される比較信号を生成する比較信号生成手段と、前記比較信号の論理に応じて前記出力電圧生成手段の駆動可否を制御する駆動可否制御手段と、を有して成ることを特徴とする電源装置。
- 入力電圧印加端と出力電圧引出端との間に直列に接続された出力トランジスタと;出力電圧を分圧することで、これと同等の挙動を示す帰還電圧を生成する抵抗分割回路と;前記帰還電圧と所定の目標電圧との差電圧を増幅することで、誤差電圧を生成する誤差増幅器と;を有して成り、前記誤差電圧に応じて前記出力トランジスタの駆動制御を行うことで、入力電圧から所望の出力電圧を生成して負荷に供給する電源装置であって、
前記入力電圧印加端に対して前記出力トランジスタと並列に接続され、前記入力電圧印加端から前記負荷への出力電流と同等の挙動を示すミラー電流を引き込むダミートランジスタと;前記ミラー電流を電圧変換することで、前記出力電流が大きいほどその電圧レベルが高くなるモニタ電圧を生成するセンス抵抗と;所定の第1閾値電圧を生成する直流電圧源と;前記出力電圧が高いほどその電圧レベルが高くなる第2閾値電圧を生成するバッファ回路と;第1〜第2閾値電圧の何れか低い方と前記モニタ電圧との高低に応じてその論理が変遷される比較信号を生成する比較器と;を有して成り、
前記比較信号の論理に応じて前記出力トランジスタの駆動可否を制御することを特徴とする電源装置。 - 前記バッファ回路は、非反転入力端に前記出力電圧の分圧電圧が入力され、反転入力端に第2閾値電圧が帰還入力される緩衝増幅段と;前記緩衝増幅段の出力を受けて第2閾値電圧を出力するソースフォロワ形式或いはエミッタフォロワ形式の出力段と;を有して成り、かつ、前記出力段は、これを構成するトランジスタのドレイン或いはコレクタと、第2閾値電圧引出端との間に、第2閾値電圧の下限値をゼロよりも高く設定するための抵抗を有して成ることを特徴とする請求項2に記載の電源装置。
- 複数のレギュレータ回路を有して成る電源装置であって、全てのレギュレータ回路についてではなく、要求される電流供給能力が所定値よりも大きいレギュレータ回路についてのみ、入力電圧から所望の出力電圧を生成して負荷に供給する出力電圧生成手段と、前記負荷への出力電流が大きいほどその電圧レベルが高くなるモニタ電圧を生成するモニタ電圧生成手段と、所定の第1閾値電圧を生成する第1閾値電圧生成手段と、前記出力電圧が高いほどその電圧レベルが高くなる第2閾値電圧を生成する第2閾値電圧生成手段と、第1〜第2閾値電圧の何れか低い方と前記モニタ電圧との高低に応じてその論理が変遷される比較信号を生成する比較信号生成手段と、前記比較信号の論理に応じて前記出力電圧生成手段の駆動可否を制御する駆動可否制御手段と、を有して成るものとしたことを特徴とする電源装置。
- 機器電源と、前記機器電源の出力変換手段である電源装置と、を有して成る電気機器であって、前記電源装置として、請求項1〜請求項4のいずれかに記載の電源装置を備えて成ることを特徴とする電気機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356382A JP2007164270A (ja) | 2005-12-09 | 2005-12-09 | 電源装置及びこれを備えた電気機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356382A JP2007164270A (ja) | 2005-12-09 | 2005-12-09 | 電源装置及びこれを備えた電気機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007164270A true JP2007164270A (ja) | 2007-06-28 |
Family
ID=38247119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005356382A Pending JP2007164270A (ja) | 2005-12-09 | 2005-12-09 | 電源装置及びこれを備えた電気機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007164270A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009193414A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Instruments Inc | ボルテージレギュレータ |
CN104536507A (zh) * | 2014-12-05 | 2015-04-22 | 芯原微电子(上海)有限公司 | 折返式限流电路及具有该折返式限流电路的线性稳压源 |
JP2022021066A (ja) * | 2020-07-21 | 2022-02-02 | ニチコン株式会社 | 電源装置 |
-
2005
- 2005-12-09 JP JP2005356382A patent/JP2007164270A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009193414A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Instruments Inc | ボルテージレギュレータ |
CN101567628A (zh) * | 2008-02-15 | 2009-10-28 | 精工电子有限公司 | 稳压器 |
KR101415428B1 (ko) * | 2008-02-15 | 2014-07-04 | 세이코 인스트루 가부시키가이샤 | 전압 조정기 |
CN104536507A (zh) * | 2014-12-05 | 2015-04-22 | 芯原微电子(上海)有限公司 | 折返式限流电路及具有该折返式限流电路的线性稳压源 |
CN104536507B (zh) * | 2014-12-05 | 2016-08-24 | 芯原微电子(上海)有限公司 | 折返式限流电路及具有该折返式限流电路的线性稳压源 |
JP2022021066A (ja) * | 2020-07-21 | 2022-02-02 | ニチコン株式会社 | 電源装置 |
JP7449802B2 (ja) | 2020-07-21 | 2024-03-14 | ニチコン株式会社 | 電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823604B2 (ja) | ソフトスタート回路、電源装置、電気機器 | |
JP4887841B2 (ja) | Dc−dcコンバータ制御回路、dc−dcコンバータ、半導体装置およびdc−dcコンバータ制御方法 | |
JP2007043861A (ja) | 電源装置及びこれを用いた電気機器 | |
US20060132240A1 (en) | Source follower and current feedback circuit thereof | |
US9148052B2 (en) | Switching regulator with reduced EMI | |
KR102538433B1 (ko) | 스위칭 레귤레이터 | |
JP2006280018A (ja) | スイッチングレギュレータ及びこれを備えた電子機器 | |
US20150194888A1 (en) | Power source circuit | |
JP2008219955A (ja) | 昇圧型スイッチング電源装置及びこれを備えた電子機器 | |
JP4845549B2 (ja) | 電源装置及びこれを備えた電気機器 | |
KR100793678B1 (ko) | Dc-dc 컨버터 제어 회로, dc-dc 컨버터 및dc-dc 컨버터 제어 방법 | |
KR102096171B1 (ko) | Dc-dc 컨버터용 소프트 스타트 장치 및 방법 | |
JP5778688B2 (ja) | 高耐圧反転型チャージポンプ | |
JP2007164270A (ja) | 電源装置及びこれを備えた電気機器 | |
JP2008099481A (ja) | チャージポンプ回路 | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
KR101207254B1 (ko) | 스위칭 레귤레이터 | |
JP5009669B2 (ja) | 電源装置及びこれを用いた電気機器 | |
JP4827858B2 (ja) | 負出力レギュレータ回路及びこれを用いた電気機器 | |
JP4552569B2 (ja) | 定電圧電源回路 | |
JP5423060B2 (ja) | 昇圧型スイッチングレギュレータ | |
JP5082872B2 (ja) | ソフトスタート回路 | |
JP5369703B2 (ja) | レギュレータ用半導体集積回路 | |
KR102403285B1 (ko) | 역전류 방지 장치 및 이를 구비하는 공급 전원 안정화 장치 | |
JP5294690B2 (ja) | 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路 |