JP4827858B2 - 負出力レギュレータ回路及びこれを用いた電気機器 - Google Patents

Description

本発明は、入力電圧から所望の負電圧を生成する負出力レギュレータ回路及びこれを用いた電気機器に関するものである。

従来より、入力電圧から所望の負電圧を生成する負出力レギュレータ回路は、広く一般に用いられており、これに関連する技術についても、種々の開示・提案がなされている。

例えば、特許文献１には、負の電源ラインに直列にパワートランジスタを介在し、誤差増幅回路によって作成された実出力電圧と基準電圧との差に対応した誤差信号に応答して駆動回路が前記パワートランジスタのベース電流を制御することにより、所望とする負の出力電圧を得るようにした負出力レギュレータ回路において、正電位でのオン／オフ制御を可能とする技術が開示・提案されている。
特開平１１−３２７６６９号公報

確かに、上記従来の負出力レギュレータ回路であれば、入力電圧から所望の負電圧を生成することが可能である。

ところで、負荷には、ＣＣＤ［Charge Coupled device］カメラモジュールなど、その駆動電圧として正負両電圧を必要とするものがあり、通常、その正負各電圧は、個別にオン／オフ制御が可能な構成とされている。

なお、一般的な従来の負出力レギュレータ回路では、上記のオン／オフ制御に際して、その出力停止時にパワートランジスタがオフとされ、これを介する電流経路がハイインピーダンスとなる。その結果、負出力レギュレータ回路の出力端子は、帰還抵抗を介して、接地端子とショートされる形となり、その電位は、通常、接地電位（０［Ｖ］）となる。

しかしながら、上記従来の負出力レギュレータ回路では、負荷の正負入力端子間に電流経路が形成されている状態で負電圧の出力動作のみが停止された場合（すなわち、負出力レギュレータ回路の出力端子が負荷を介して接地電位よりも高い電位点に吊られた場合）のように、負荷側からその出力端子に向けた電流経路が生じると、上記の帰還抵抗に電流が流れ込んで、出力端子に大きな正電圧を発生するおそれがあった。

そのため、上記従来の負出力レギュレータ回路では、負荷の負電圧入力端子に設定されている入力電圧範囲について、その要求を満たすことができなくなり、負荷の破壊や誤動作等を招くおそれがあった。

なお、上記正電圧の一抑制策としては、出力端子と接地端子との間に保護ダイオードを設ける方法が考えられるが、この方法では、保護ダイオードにおいて、その順方向降下電圧分（１Ｖｆ分）の正電圧を発生し続けることになるため、必ずしも最適な抑制策とは言えなかった。

また、上記正電圧の別の抑制策としては、図８Ａ、図８Ｂに示すように、出力端子と接地端子との間にディスチャージ用のトランジスタＴｒ１〜Ｔｒ２を設ける方法が考えられるが、この方法では、トランジスタＴｒ１〜Ｔｒ２のオン抵抗を下げるべく、その素子サイズを大きくする必要があり、チップ面積の拡大を招くことになるため、必ずしも最適な抑制策とは言えなかった。また、図８Ｂに示すように、ディスチャージ用のトランジスタＴｒ２として、バイポーラ素子を使用した場合には、そのベース電流によって回路の消費電流増大が招かれるというデメリットもあった。

また、上記正電圧の別の抑制策としては、負出力オン→正出力オン、正出力オフ→負出力オフというように、正負出力のオン／オフ順序を制御する方法が考えられるが、この方法では、シーケンスが複雑となる上、セット側での制約も大きいため、必ずしも最適な抑制策とは言えなかった。

本発明は、上記の問題点に鑑み、チップサイズの拡大やシーケンスの複雑化を招くことなく、出力端子における正電圧の発生を抑制することが可能な負出力レギュレータ回路及びこれを用いた電気機器を提供することを目的とする。

上記の目的を達成するために、本発明に係る負出力レギュレータ回路は、入力端に印加される入力電圧から所望の負電圧を生成し、これを出力端から負荷に対して供給する負出力レギュレータ回路において、前記出力端に接続され、負電圧の出力停止時に生じる電流を検出し、前記出力端子の電圧を所定値に固定するクランプ回路を有する構成（第１の構成）とされている。

なお、上記第１の構成から成る負出力レギュレータ回路にて、前記クランプ回路は、負電圧の出力停止時に所定のバイアス電流を生成するバイアス電流生成部と；負電圧の出力停止時における前記負荷から前記出力端への流入電流を引き込み、これに応じた検出電流を生成する流入電流検出部と；負電圧の出力停止時には前記バイアス電流が流され、接地端に印加される接地電圧よりもそのベース・エミッタ降下電圧分或いはそのゲート・ソース降下電圧分だけ低い第１電圧を生成するダイオード接続された第１トランジスタ、若しくは、前記接地電圧よりもその順方向降下電圧分だけ低い第１電圧を生成するダイオードと；負電圧の出力停止時には前記検出電流が流され、前記出力端のクランプ電圧として、第１電圧よりもそのベース・エミッタ降下電圧分或いはそのゲート・ソース降下電圧分だけ高い第２電圧を生成する第２トランジスタと；を有して成る構成（第２の構成）にするとよい。

また、上記第２の構成から成る負出力レギュレータ回路において、前記流入電流検出部は、コレクタが前記出力端に接続され、エミッタが前記入力端に接続され、ベースが第２トランジスタのコレクタ或いはドレインに接続されるとともに、抵抗を介して前記入力端にも接続されているｎｐｎ型バイポーラトランジスタを有して成る構成（第３の構成）にするとよい。

また、上記第３の構成から成る負出力レギュレータ回路において、前記ｎｐｎ型バイポーラトランジスタは、出力用パワートランジスタとしても併用されるものである構成（第４の構成）にするとよい。

また、上記第２の構成から成る負出力レギュレータ回路において、前記流入電流検出部は、前記流入電流に応じたミラー電流を生成し、これを前記検出電流として出力するカレントミラー回路を有して成る構成（第５の構成）としてもよい。

また、上記第１〜第５いずれかの構成から成る負出力レギュレータ回路は、前記出力端と前記接地端との間に直列接続され、負電圧の出力停止時にオン状態とされるディスチャージ用のトランジスタを有して成る構成（第６の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成る負出力レギュレータ回路は、前記入力端と前記出力端との間に直列接続された出力用のパワートランジスタと、前記出力電圧に応じた帰還電圧と所定の基準電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、を有して成り、前記誤差電圧に応じて前記パワートランジスタの駆動制御を行う構成（第７の構成）にするとよい。

また、本発明に係る電気機器は、上記第１〜第７いずれかの構成から成る負出力レギュレータ回路を備えて成る構成（第８の構成）とされている。

本発明に係る負出力レギュレータ回路及びこれを用いた電気機器であれば、チップサイズの拡大やシーケンスの複雑化を招くことなく、出力端子における正電圧の発生を抑制することが可能となる。

は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。 は、負出力レギュレータ回路２４の第１実施形態を示す回路図である。 は、誤差増幅器ＡＭＰの出力段を示す回路図である。 は、出力クランプ動作を説明するための図である。 は、バイアス電流生成部Ｘ１の一構成例を示す回路図である。 は、バイアス電流生成部Ｘ１の別の一構成例を示す回路図である。 は、流入電流検出部Ｘ２の一構成例を示す回路図である。 は、流入電流検出部Ｘ２の別の一構成例を示す回路図である。 は、負出力レギュレータ回路２４の第２実施形態を示す回路図である。 は、負出力レギュレータ回路の一従来例を示す回路図である。 は、負出力レギュレータ回路の別の一従来例を示す回路図である。

符号の説明

１ バッテリ
２ システムレギュレータＩＣ
２１ 正昇圧回路
２２ 負昇圧回路
２３−１〜２３−ｎ 第１〜第ｎの正出力レギュレータ回路
２４ 負出力レギュレータ回路
３ ＣＣＤカメラモジュール
Ｔ１〜Ｔ３ 外部端子
Ｑｏ ｎｐｎ型バイポーラトランジスタ（パワートランジスタ）
Ｃｏ 出力コンデンサ
ＡＭＰ 誤差増幅器
Ｒ１〜Ｒ２ 抵抗
Ｔｒ１ Ｐチャネル型電界効果トランジスタ（ディスチャージ用トランジスタ）
ＣＬＰ クランプ回路部
Ｑ１〜Ｑ２ ｐｎｐ型バイポーラトランジスタ
Ｘ１ バイアス電流生成部
Ｘ２ 流入電流検出部
ＩＮＶａ〜ＩＮＶｂ インバータ
Ｒａ〜Ｒｅ 抵抗
Ｑａ〜Ｑｉ ｎｐｎ型バイポーラトランジスタ
Ｉａ 定電流源
Ｍａ Ｎチャネル型電界効果トランジスタ

以下では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部（特に、ＣＣＤカメラモジュール）の駆動電圧を生成するシステムレギュレータＩＣに本発明を適用した場合を例に挙げて説明を行う。

図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図（特に、ＣＣＤカメラモジュールへの電源系部分）である。本図に示す通り、本実施形態の携帯電話端末は、装置電源であるバッテリ１と、バッテリ１の出力変換手段であるシステムレギュレータＩＣ２と、携帯電話端末の撮像手段であるＣＣＤカメラモジュール３と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。

ＣＣＤカメラモジュール３は、それを構成するＣＣＤ素子やＤＳＰ［Digital Signal Processor］、或いは、そのＩ／Ｏ［Input/Output］回路の駆動に際して、複数の駆動電圧（例えば、＋１５［Ｖ］、＋５［Ｖ］、＋３［Ｖ］、−５［Ｖ］）を必要とする。そのため、システムレギュレータＩＣ２は、バッテリ電圧Ｖｂａｔ（例えば＋３［Ｖ］）を所定の正昇圧電圧ＶＤＤ（例えば＋１８［Ｖ］）まで正昇圧する正昇圧回路２１と、同じくバッテリ電圧Ｖｂａｔを所定の負昇圧電圧ＶＥＥ（例えば−９［Ｖ］）まで負昇圧する負昇圧回路２２と、を有するほか、バッテリ電圧Ｖｂａｔ或いは正昇圧電圧ＶＤＤから複数の正電圧ＶＰ１〜ＶＰｎを生成する手段として、第１〜第ｎの正出力レギュレータ回路２３−１〜２３−ｎを有して成り、また、負昇圧電圧ＶＥＥから所望の負電圧ＶＭを生成する手段として、負出力レギュレータ回路２４を有して成る。なお、正電圧ＶＰ１〜ＶＰｎ及び負電圧ＶＭは、いずれもＣＣＤカメラモジュール３に供給される。

図２は、負出力レギュレータ回路２４の第１実施形態を示す回路図（一部にブロック図を含む）である。本図に示すように、本実施形態の負出力レギュレータ回路２４は、ｎｐｎ型バイポーラトランジスタＱｏと、出力コンデンサＣｏと、抵抗Ｒ１〜Ｒ２と、誤差増幅器ＡＭＰと、Ｐチャネル型電界効果トランジスタＴｒ１と、を有するほか、本発明の特徴部分であるクランプ回路部ＣＬＰを有して成る。

トランジスタＱｏは、入力電圧（負昇圧電圧ＶＥＥ）が印加される入力端と負電圧ＶＭが引き出される外部端子Ｔ１（出力端子）との間に直列接続された出力用パワートランジスタである。

出力コンデンサＣｏは、システムレギュレータＩＣ２の外部において、外部端子Ｔ１と外部端子Ｔ２（接地端子）との間に直列接続され、負電圧ＶＭを平滑する手段である。

抵抗Ｒ１〜Ｒ２は、外部端子Ｔ１と外部端子Ｔ２との間に直列接続され、互いの接続ノードから負電圧ＶＭに応じた帰還電圧Ｖｆｂが引き出される抵抗分割回路を構成する。

誤差増幅器ＡＭＰは、帰還電圧Ｖｆｂと所定の基準電圧Ｖｔｈとの差分を増幅して誤差電圧を生成し、これをトランジスタＱｏのベース電圧として供給する手段である。

すなわち、本実施形態の負出力レギュレータ回路２４は、上記の誤差電圧に応じてトランジスタＱｏの駆動制御を行うことにより、入力電圧ＶＥＥから所望の負電圧ＶＭを生成し、これを外部端子Ｔ１からＣＣＤモジュール３に対して供給する構成とされている。

なお、先述した通り、ＣＣＤモジュール３には、負電圧ＶＭ以外にも、システムレギュレータＩＣ２から種々の正電圧ＶＰ１〜ＶＰｎが印加されており、これらの正電圧ＶＰ１〜ＶＰｎを出力する外部端子（本図では、正電圧ＶＰ１を出力する外部端子Ｔ３のみを描写）と負電圧ＶＭを出力する外部端子Ｔ１との間には、ＣＣＤモジュール３を介した電流経路が形成されている。

一方、誤差増幅器ＡＭＰは、システムレギュレータＩＣ２のロジック部（不図示）から与えられる制御信号Ｓ１に応じて、その駆動可否が制御されている。すなわち、誤差増幅器ＡＭＰの出力段（ドライブ段）は、図３に示す構成から成り、Ｎチャネル型電界効果トランジスタＭａがオフのときに駆動が許可され、逆に、トランジスタＭａがオンのときに駆動が禁止される構成とされている。なお、本実施形態の場合、制御信号Ｓ１の論理がハイレベルであれば、誤差増幅器ＡＭＰの駆動（延いては負電圧ＶＭの出力動作）が許可され、逆に、制御信号Ｓ１の論理がローレベルであれば、誤差増幅器ＡＭＰの駆動（延いては負電圧ＶＭの出力動作）が禁止される。なお、正電圧ＶＰ１〜ＶＰｎの出力動作についても、同様の制御がなされている。

このように、本実施形態の携帯電話端末では、負荷であるＣＣＤモジュール３の駆動電圧として正負両電圧が必要とされる一方、その正負各電圧は、個別にオン／オフ制御が可能な構成とされている。

従って、正電圧ＶＰ１〜ＶＰｎの出力動作が継続された状態で、負電圧ＶＭの出力動作のみが停止された場合、すなわち、外部端子Ｔ１がＣＣＤモジュール３を介して接地電圧ＧＮＤよりも高い電位点に吊られた場合、ＣＣＤモジュール３側から抵抗Ｒ１〜Ｒ２に流入電流Ｉｉｎが流れ込み、外部端子Ｔ１に大きな正電圧を発生するおそれがある。

そこで、本実施形態の負出力レギュレータ回路２４は、上記正電圧の抑制手段として、トランジスタＴｒ１と、クランプ回路部ＣＬＰと、を有して成る。

トランジスタＴｒ１は、外部端子Ｔ１と外部端子Ｔ２との間に直列接続され、制御信号Ｓ１に応じて、負電圧ＶＭの出力停止時にオン状態とされるディスチャージ用のトランジスタである。本実施形態の場合、制御信号Ｓ１の論理がハイレベルであれば、トランジスタＴｒ１がオフ状態とされ、逆に、制御信号Ｓ１の論理がローレベルであれば、トランジスタＴｒ１がオン状態とされる。このようなトランジスタＴｒ１を設けたことにより、流入電流Ｉｉｎを外部端子Ｔ２に引き抜くことができるので、上記正電圧の発生を抑制することが可能となる。

一方、クランプ回路部ＣＬＰは、負電圧ＶＭの出力停止時に外部端子Ｔ１の電圧レベルを所定値にクランプする手段であり、図２に示すように、ｐｎｐ型バイポーラトランジスタＱ１〜Ｑ２と、バイアス電流生成部Ｘ１と、流入電流検出部Ｘ２と、を有して成る。

バイアス電流生成部Ｘ１は、ノードａに与えられる制御信号Ｓ１に応じて、負電圧ＶＭの出力停止時に所定のバイアス電流Ｉ１を生成し、ノードｂから出力する手段である。

流入電流検出部Ｘ２は、負電圧ＶＭの出力停止時における流入電流Ｉ１をノードｃから引き込み、これに応じた検出電流Ｉ２を生成して、ノードｄから出力する手段である。

トランジスタＱ１は、負電圧ＶＭの出力停止時にバイアス電流Ｉ１が流され、接地電圧ＧＮＤよりもそのベース・エミッタ降下電圧Ｖｆ１だけ低い第１電圧Ｖ１（＝−Ｖｆ１）をコレクタ端に生成する手段である。なお、トランジスタＱ１のエミッタは、外部端子Ｔ２に接続されている。トランジスタＱ１のコレクタは、バイアス電流生成部Ｘ１の出力端（ノードｂ）に接続されている。トランジスタＱ１のベースは、自身のコレクタに接続されている。すなわち、トランジスタＱ１は、ダイオード接続とされている。ただし、トランジスタＱ２との特性整合を考慮しないのであれば、トランジスタＱ１に代えてダイオードを用いても構わない。

トランジスタＱ２は、負電圧ＶＭの出力停止時に検出電流Ｉ２が流され、外部端子Ｔ１のクランプ電圧として、第１電圧Ｖ１よりもそのベース・エミッタ降下電圧Ｖｆ２だけ高い第２電圧Ｖ２（＝Ｖｆ２−Ｖｆ１）をエミッタ端に生成する手段である。なお、トランジスタＱ２のエミッタは、外部端子Ｔ１に接続されている。トランジスタＱ２のコレクタは、流入電流検出部Ｘ２の出力端（ノードｄ）に接続されている。トランジスタＱ２のベースは、トランジスタＱ１のコレクタに接続されている。

本実施形態の負出力レギュレータ回路２４では、上記構成から成るクランプ回路部ＣＬＰを設けたことにより、先述したトランジスタＴｒ１のオン抵抗を過度に低減したり、正負出力のオン／オフ順序を制御したりすることなく、負電圧ＶＭの出力停止時には、外部端子Ｔ１の電圧レベルを第２電圧Ｖ２（ほぼゼロ値）にクランプすることができる（図４を参照）。すなわち、本実施形態の負出力レギュレータ回路２４であれば、チップサイズの拡大やシーケンスの複雑化を招くことなく、外部端子Ｔ１における正電圧の発生を効果的に抑制することが可能となる。

なお、上記構成から成るクランプ回路部ＣＬＰは、負電圧ＶＭの出力停止時にのみ機能するものであり、負電圧ＶＭの出力動作には何ら影響を及ぼさない。

次に、バイアス電流生成部Ｘ１の構成例について、図５Ａ及び図５Ｂを参照しながら、詳細に説明する。

図５Ａ、図５Ｂは、バイアス電流生成部Ｘ１の一構成例を示す回路図である。

図５Ａのバイアス電流生成部Ｘ１は、ｎｐｎ型バイポーラトランジスタＱｃと、抵抗Ｒｂ〜Ｒｃと、インバータＩＮＶｂと、を有して成る。トランジスタＱｃのコレクタは抵抗Ｒｂの一端に接続されている。トランジスタＱｃのエミッタは、負昇圧電圧ＶＥＥが印加される入力端に接続されている。トランジスタＱｃのベースは、抵抗Ｒｃを介して、インバータＩＮＶｂの出力端に接続されている。なお、インバータＩＮＶｂの入力端はノードａに相当し、抵抗Ｒｂの他端はノードｂに相当する。

上記構成から成るバイアス電流生成部Ｘ１において、ノードａに印加される制御信号Ｓ１の論理レベルがハイレベルである場合（すなわち負電圧ＶＭの出力動作が許可されている場合）には、トランジスタＱｃがオフ状態とされ、バイアス電流Ｉ１の出力が禁止される。一方、制御信号Ｓ１の論理レベルがローレベルである場合（すなわち負電圧ＶＭの出力動作が禁止されている場合）には、トランジスタＱｃがオン状態とされ、バイアス電流Ｉ１の出力が許可される。

このような構成とすることにより、簡易な構成でバイアス電流生成部Ｘ１を構成することが可能となる。

また、図５Ｂのバイアス電流生成部Ｘ１は、ｎｐｎ型バイポーラトランジスタＱｄ〜Ｑｆと、温度依存性のない定電流源Ｉａと、抵抗Ｒｄと、を有して成る。トランジスタＱｄ〜Ｑｅのコレクタは、いずれも定電流源Ｉａを介して接地端（外部端子Ｔ２）に接続されている。トランジスタＱｄ〜Ｑｆのエミッタは、いずれも負昇圧電圧ＶＥＥが印加される入力端に接続されている。トランジスタＱｄのベースは、抵抗Ｒｄの一端に接続されている。トランジスタＱｅ〜Ｑｆのベースは、いずれもトランジスタＱｅのコレクタに接続されている。なお、抵抗Ｒｄの他端はノードａに相当し、トランジスタＱｆのコレクタはノードｂに相当する。すなわち、トランジスタＱｅ〜Ｑｆは、定電流源Ｉａからの定電流に応じたミラー電流を生成し、これをバイアス電流Ｉ１としてノードｂから出力するカレントミラー回路を構成している。

上記構成から成るバイアス電流生成部Ｘ１において、ノードａに印加される制御信号Ｓ１の論理レベルがハイレベルである場合（すなわち負電圧ＶＭの出力動作が許可されている場合）には、トランジスタＱｄがオン状態とされるので、カレントミラー回路がショートされる形となり、バイアス電流Ｉ１の出力が禁止される。一方、制御信号Ｓ１の論理レベルがローレベルである場合（すなわち負電圧ＶＭの出力動作が禁止されている場合）には、トランジスタＱｄがオフ状態とされるので、カレントミラー回路が駆動状態となり、バイアス電流Ｉ１の出力が許可される。

このような構成とすることにより、図５Ａの構成と異なり、トランジスタの直流電流増幅率ｈ_FEが周囲温度に応じて変動する影響を受けることなく、一定のバイアス電流Ｉ１を生成することが可能となる。

次に、流入電流検出部Ｘ２の構成例について、図６Ａ及び図６Ｂを参照しながら、詳細に説明する。

図６Ａ、図６Ｂは、流入電流検出部Ｘ２の一構成例を示す回路図である。

図６Ａの流入電流検出部Ｘ２は、ｎｐｎ型バイポーラトランジスタＱｇと、抵抗Ｒｅとを有して成る。トランジスタＱｇのエミッタ（マルチエミッタ形式）は、負昇圧電圧ＶＥＥが印加される入力端に接続されている。トランジスタＱｇのベースは、抵抗Ｒｅを介して、前記入力端に接続されている。なお、トランジスタＱｇのコレクタはノードｃに相当し、トランジスタＱｇのベースはノードｄに相当する。

上記構成から成る流入電流検出部Ｘ２において、ノードｃに流入電流Ｉｉｎが引き込まれると、トランジスタＱｇのベースには、流入電流Ｉｉｎの１／ｈ_FE（ｈ_FEはトランジスタＱｇの直流電流増幅率を指す）に相当するベース電流が流れることになり、また、抵抗Ｒｅには、Ｖｆ／Ｒｅ（ＶｆはトランジスタＱｇのベース・エミッタ降下電圧を指し、Ｒｅは抵抗Ｒｅの抵抗値を指す）だけの電流が流れることになる。従って、ノードｄからは、上記両電流を足し合わせた検出電流Ｉ２が出力される。

このような構成とすることにより、簡易な構成で流入電流検出部Ｘ２を構成することが可能となる。

また、図６Ｂの流入電流検出部Ｘ２は、ｎｐｎ型バイポーラトランジスタＱｈ〜Ｑｉを有して成る。トランジスタＱｈ〜Ｑｉのエミッタ（トランジスタＱｉはマルチエミッタ形式）は、いずれも負昇圧電圧ＶＥＥが印加される入力端に接続されている。トランジスタＱｈ〜Ｑｉのベースは、いずれもトランジスタＱｈのコレクタに接続されている。なお、トランジスタＱｉのコレクタはノードｃに相当し、トランジスタＱｈのコレクタはノードｄに相当する。また、トランジスタＱｉのｐｎ接合面積は、トランジスタＱｈのそれに対してＮ（≧１）倍とされている。すなわち、トランジスタＱｈ〜Ｑｉは、ノードｃに引き込まれる流入電流Ｉｉｎに応じたミラー電流（Ｉｉｎ／Ｎ）を生成し、これを検出電流Ｉ２として出力するカレントミラー回路を構成している。

このような構成とすることにより、図６Ａの構成と異なり、トランジスタの直流電流増幅率ｈ_FEが周囲温度に応じて変動する影響を受けることなく、流入電流Ｉｉｎに応じた検出電流Ｉ２を生成することが可能となる。

なお、上記の実施形態では、携帯電話端末に搭載されたシステムレギュレータＩＣに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、入力電圧から所望の負電圧を生成する負出力レギュレータ回路全般に広く適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上記実施形態では、クランプ回路部ＣＬＰを他の回路部から完全に独立させた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、図７に示すように、クランプ回路部ＣＬＰの流入電流検出部Ｘ２を構成するｎｐｎ型バイポーラトランジスタ（図６Ａ、図６ＢのトランジスタＱｇ、Ｑｉに相当）として、出力用のパワートランジスタＱｏを流用する構成としてもよい。このような構成とすることにより、チップサイズの不要な拡大を抑えつつ、上記と同様の効果を享受することが可能となる。なお、本構成は、図３に示した誤差増幅器ＡＭＰの出力段（ドライバ段）が制御信号Ｓ１に応じてオフ状態とされていることが前提となる。すなわち、制御信号Ｓ１がローレベルとされ、トランジスタＭａがオン状態に遷移されると、増幅段からトランジスタＱａへのベース電流が引き抜かれ、トランジスタＱａ〜Ｑｂがオフとなるので、通常であれば出力トランジスタＱｏもオフとなるが、本発明の構成では、クランプ回路部ＣＬＰが動作するので、出力トランジスタＱｏも動作可能となる。

また、上記実施形態では、トランジスタＱ１、Ｑ２としてバイポーラトランジスタを用いた構成を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、電界効果トランジスタを用いても構わない。なお、その際には、ｐｎｐ型バイポーラトランジスタに代えてＰチャネル型電界効果トランジスタを用いればよく、また、ｎｐｎ型バイポーラトランジスタに代えてＮチャネル型電界効果トランジスタを用いればよい。また、各端子の接続に際しては、エミッタがソースに相当し、コレクタがドレインに相当し、ベースがゲートに相当するように、適宜接続すればよい。

同様に、上記実施形態では、バイアス電流生成部Ｘ１及び流入電流検出部Ｘ２を構成する素子として、バイポーラトランジスタを用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、電界効果トランジスタを用いても構わない。その際には、図５Ａ、図５Ｂで示した抵抗Ｒｃ〜Ｒｄ（バイポーラトランジスタの特性上必要となる制限抵抗）は不要となる。

本発明は、入力電圧から所望の負電圧を生成する負出力レギュレータ回路の信頼性向上を図る上で有用な技術である。

Claims (13)

1. 入力端に印加される負昇圧電圧から所望の負電圧を生成し、これを出力端から負荷に対して供給する負出力レギュレータ回路において、
   前記出力端に接続され、負電圧の出力停止時に生じる電流を検出し、前記出力端子の電圧を所定値に固定するクランプ回路を有するものであって、
   前記クランプ回路は、前記入力端に接続され、前記負電圧の出力停止時に前記負昇圧電圧によって駆動されることを特徴とする負出力レギュレータ回路。
2. 前記クランプ回路は、負電圧の出力停止時に所定のバイアス電流を生成するバイアス電流生成部と；負電圧の出力停止時における前記負荷から前記出力端への流入電流を引き込み、これに応じた検出電流を生成する流入電流検出部と；負電圧の出力停止時には前記バイアス電流が流され、接地端に印加される接地電圧よりもそのベース・エミッタ降下電圧分或いはそのゲート・ソース降下電圧分だけ低い第１電圧を生成するダイオード接続された第１トランジスタ、若しくは、前記接地電圧よりもその順方向降下電圧分だけ低い第１電圧を生成するダイオードと；負電圧の出力停止時には前記検出電流が流され、前記出力端のクランプ電圧として、第１電圧よりもそのベース・エミッタ降下電圧分或いはそのゲート・ソース降下電圧分だけ高い第２電圧を生成する第２トランジスタと；を有して成ることを特徴とする請求項１に記載の負出力レギュレータ回路。
3. 前記流入電流検出部は、コレクタが前記出力端に接続され、エミッタが前記入力端に接続され、ベースが第２トランジスタのコレクタ或いはドレインに接続されるとともに、抵抗を介して前記入力端にも接続されているｎｐｎ型バイポーラトランジスタを有して成ることを特徴とする請求項２に記載の負出力レギュレータ回路。
4. 前記ｎｐｎ型バイポーラトランジスタは、出力用のパワートランジスタとしても併用されるものであることを特徴とする請求項３に記載の負出力レギュレータ回路。
5. 前記流入電流検出部は、前記流入電流に応じたミラー電流を生成し、これを前記検出電流として出力するカレントミラー回路を有して成ることを特徴とする請求項２に記載の負出力レギュレータ回路。
6. 前記出力端と前記接地端との間に直列接続され、負電圧の出力停止時にオン状態とされるディスチャージ用のトランジスタを有して成ることを特徴とする請求項１に記載の負出力レギュレータ回路。
7. 前記入力端と前記出力端との間に直列接続された出力用のパワートランジスタと、負電圧に応じた帰還電圧と所定の基準電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、を有して成り、前記誤差電圧に応じて前記パワートランジスタの駆動制御を行うことを特徴とする請求項１に記載の負出力レギュレータ回路。
8. 請求項１に記載の負出力レギュレータ回路を備えて成ることを特徴とする電気機器。
9. 入力端に印加される入力電圧から所望の負電圧を生成し、これを出力端から負荷に対して供給する負出力レギュレータ回路において、
   前記出力端に接続され、負電圧の出力停止時に生じる電流を検出し、前記出力端子の電圧を所定値に固定するクランプ回路を有するものであって、
   前記クランプ回路は、負電圧の出力停止時に所定のバイアス電流を生成するバイアス電流生成部と；負電圧の出力停止時における前記負荷から前記出力端への流入電流を引き込み、これに応じた検出電流を生成する流入電流検出部と；負電圧の出力停止時には前記バイアス電流が流され、接地端に印加される接地電圧よりもそのベース・エミッタ降下電圧分或いはそのゲート・ソース降下電圧分だけ低い第１電圧を生成するダイオード接続された第１トランジスタ、若しくは、前記接地電圧よりもその順方向降下電圧分だけ低い第１電圧を生成するダイオードと；負電圧の出力停止時には前記検出電流が流され、前記出力端のクランプ電圧として、第１電圧よりもそのベース・エミッタ降下電圧分或いはそのゲート・ソース降下電圧分だけ高い第２電圧を生成する第２トランジスタと；を有して成ることを特徴とする負出力レギュレータ回路。
10. 前記流入電流検出部は、コレクタが前記出力端に接続され、エミッタが前記入力端に接続され、ベースが第２トランジスタのコレクタ或いはドレインに接続されるとともに、抵抗を介して前記入力端にも接続されているｎｐｎ型バイポーラトランジスタを有して成ることを特徴とする請求項９に記載の負出力レギュレータ回路。
11. 前記ｎｐｎ型バイポーラトランジスタは、出力用のパワートランジスタとしても併用されるものであることを特徴とする請求項１０に記載の負出力レギュレータ回路。
12. 前記流入電流検出部は、前記流入電流に応じたミラー電流を生成し、これを前記検出電流として出力するカレントミラー回路を有して成ることを特徴とする請求項９に記載の負出力レギュレータ回路。
13. 入力端に印加される入力電圧から所望の負電圧を生成し、これを出力端から負荷に対して供給する負出力レギュレータ回路において、
    前記出力端に接続され、負電圧の出力停止時に生じる電流を検出し、前記出力端子の電圧を所定値に固定するクランプ回路と、
    前記出力端と前記接地端との間に直列接続され、負電圧の出力停止時にオン状態とされるディスチャージ用のトランジスタと、
    を有して成ることを特徴とする負出力レギュレータ回路。

Images