CN102130682B

CN102130682B - 一种鉴相电路

Info

Publication number: CN102130682B
Application number: CN2011100225054A
Authority: CN
Inventors: 叶树亮; 侯德鑫; 王晓娜; 陈才; 岩君芳
Original assignee: China Jiliang University
Current assignee: China Jiliang University
Priority date: 2011-01-20
Filing date: 2011-01-20
Publication date: 2012-07-11
Anticipated expiration: 2031-01-20
Also published as: CN102130682A

Abstract

本发明公开了一种鉴相电路。现有的鉴相电路缺乏有效的波形整形；存在边缘抖动，加大了测量误差。本发明包括比较器、数字鉴相器、滤波器和差分放大器。比较器将两路正弦信号转换为两路与之对应的方波，数字鉴相器将两路方波的相位差转化为两路脉宽不同的脉冲之间的脉宽差，滤波器将所述两路脉冲分别转换成与之对应的直流电平信号，两路直流电平经过差分放大器得到的电压信号与相位差是一种线性关系。通过测量差分放大器输出的电压进而得到两路信号相位差。本发明能够有效地提高测量精度和扩展测量量程，并减少影响测量误差的因素，提高测量系统的可靠性和可维护性。

Description

一种鉴相电路

技术领域

本发明涉及一种电路，尤其是一种鉴相电路。

背景技术

在现代信号测量和分析领域，对两路信号之间的相位差进行精确测量非常重要。使用普通模拟或数字示波器测量两路信号之间的相位差不甚方便，然而高性能示波器的价格昂贵，对于一般用户并非最佳选择。

随着微处理器，集成电路和可编程器件的迅速发展，在测控系统中，越来越多的传统的测量方法被数字化测量方法所取代。近年来，复杂可编程逻辑器件在数字信号处理中得到了广泛应用。本发明使用了一种基于复杂可编程逻辑器件来测量相位差的方法。这种方法可以提高测试精度，减少硬件，充分提高了测控系统设计灵活性，提高了测控系统的可靠性和可维护性，在相位差自动测量中具有良好的应用前景。

工程实践中，设计人员测量相位差最常用的方法(图1)是检测信号过零时刻的时间差(即相位差对应脉冲的宽度)，利用单片机测出时间差，通过计算从而获得相位差。该方法思路简洁直观，原理易于理解，得到了广泛应用。但是，其缺点较多，例如输入信号容易受噪声干扰；信号在频率较低时，交流耦合对相位的影响明显；计时基准即时钟频率必需足够高才能保证较高测量精度；测量误差不是等精度的。

目前常用的鉴相电路的结构可参见图1所示，其各个信号的波形可参见图2所示，包括比较器，异或门，单片机。对输入的参考信号Fr和测量信号Fv经过过零比较后变成两路方波信号R，V，将整形后的两路信号通过异或逻辑输出一路脉宽与相位差对应的脉冲信号，直接利用单片机测出相位差Pha。

对于上述鉴相电路，其缺点是缺乏有效的波形整形；存在边缘抖动，会加大测量误差；测量误差不是等精度的。

上述鉴相电路及其两路信号相位差测量方法中，如果能提高单片机晶振频率，则鉴相电路的相位差测量精度将会得到提高，但是由于单片机能够接受的晶振频率有限，最大频率值往往只有几十兆赫兹。而且该鉴相器测量相位差的精度将随着待测量信号输入频率提高而降低。

发明内容

本发明针对现有技术的不足，提供了一种鉴相电路。

为解决上述技术问题，本发明所采取的技术方案是：

本发明包括比较器、数字鉴相器、滤波器和差分放大器。比较器将两路正弦信号转换为两路与之对应的方波，数字鉴相器将两路方波的相位差转化为两路脉宽不同的脉冲之间的脉宽差，滤波器将所述两路脉冲分别转换成与之对应的直流电平信号，两路直流电平经过差分放大器得到的电压信号与相位差是一种线性关系。通过测量差分放大器输出的电压进而得到两路信号相位差。

相比传统的相位测量方法，本发明能够有效地提高测量精度和扩展测量量程，并减少影响测量误差的因素，提高测量系统的可靠性和可维护性。

附图说明

图1为现有的鉴相电路的结构示意图。

图2为现有的鉴相电路中各信号的波形图。

图3为本发明鉴相电路的结构示意图。

图4为本发明鉴相电路中比较器的电路原理图。

图5为本发明鉴相电路中数字鉴相器的结构示意图。

图6为本发明数字鉴相器在输入信号R的相位超前V时各信号的波形图。

图7为本发明数字鉴相器在输入信号R的相位滞后V时各信号的波形图。

图8为本发明鉴相电路中滤波器的电路原理图。

图9为本发明鉴相电路中差分放大器的电路原理图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细的说明：

如图3所示，本发明公开了一种鉴相电路，包括比较器、数字鉴相器、滤波器和差分放大器。比较器向数字鉴相器传输两路方波信号R、V，两路方波信号的周期分别为参考信号Fr的周期（参考信号Fr和测量信号Fv的周期相同）。数字鉴相器向滤波器传输两路脉冲信号U、D，两路脉冲信号的脉宽差为前面的方波信号R、V的时间差，即相位差脉冲的宽度。滤波器向差分放大器传输两路直流电压信号Vu、Vd，两路直流电压信号大小分别为前面的脉冲信号U、D的电压平均值。差分放大器输出的电压信号Vdiv，电压信号Vdiv大小分别为前面的两路直流电压信号Vu、Vd的电压值之差。本发明数字鉴相器采用高速CPLD设计，有效的提高相位差测量精度和系统设计的灵活性。

比较器将两路正弦信号转换为两路与之对应的方波，数字鉴相器将两路方波的相位差转化为两路脉宽不同的脉冲之间的脉宽差，滤波器将所述两路脉冲分别转换成与之对应的直流电平信号，两路直流电平经过差分放大器得到的电压信号与相位差是一种线性关系。通过测量差分放大器输出的电压即可得到两路信号相位差。

比较器电路原理图可参见图4所示，包括第一电容C1、第二电容C2、第一电感L1、第一比较器TLV3502。第一比较器TLV3502的输入引脚INA+连接输入信号Fr；第一比较器TLV3502的输入引脚INB+连接输入信号Fv；第一比较器TLV3502的输入引脚INA-和输入引脚INB-与模拟地AGND连接；第一比较器TLV3502的引脚V+、第一电容C1的一端、第二电容C2的正极与3.3V连接；第一比较器TLV3502的引脚V-与模拟地AGND连接；第一比较器TLV3502的输出引脚QA输出信号R；第一比较器TLV3502的输出引脚QB输出信号V；第一电感L1的一端接数字地；第一电感L1的另一端、第一电容C1的另一端、第二电容C2的负极与模拟地AGND连接。

第一电容C1容值为0.1uF、第二电容C2容值为2.2uF在电路中起滤波作用，第一电感L1感抗值为10mH在电路中起到数模隔离的作用。

数字鉴相器的结构可参见图5所示，包括第一两输入或非门Q1、第二两输入或非门Q2、第一RS触发器D1、第二RS触发器D2、第一四输入或非门Q3、第一三输入或非门Q4、第二三输入或非门Q5。第一两输入或非门Q1的第二输入引脚接输入信号R；第二或非门Q2的第一输入引脚接输入信号V；第一RS触发器D1的复位端R、第一两输入或非门Q1输出端、第一四输入或非门Q3的第一输入端与第一三输入或非门Q4的第一输入端连接；第二RS触发器D2的复位端R、第二两输入或非门Q2输出端、第一四输入或非门Q3的第四输入端与第二三输入或非门Q5的第三输入端连接；第一RS触发器D1的置位端S、第二RS触发器D2的置位端S、第一三输入或非门Q4的第三输入端、第二三输入或非门Q5的第一输入端与第一四输入或非门Q3的输出端连接；第一RS触发器D1的输出端Q、第一三输入或非门Q4的第二输入端与第一四输入或非门Q3的第二输入端连接；第二RS触发器D2的输出端Q、第二三输入或非门Q5的第二输入端与第一四输入或非门Q3的第三输入端连接；第一两输入或非门Q1的第一输入端、第一三输入或非门Q4的输出端输出信号U；第二两输入或非门Q2的第一输入端、第二三输入或非门Q5的输出端接输出信号D。

R、V输入信号是数字鉴相器第一、第二输入信号，U、D输出信号是数字鉴相器第一、第二输出信号，数字鉴相器数字电路在ALTERA高速CPLD EPM240T100I5上实现，其中EPM240T100I5的85号管脚作为数字鉴相器的第一输入端接入第一输入信号R；EPM240T100I5的82号管脚作为数字鉴相器的第二输入端接第二输入信号V；EPM240T100I5的41号管脚作为数字鉴相器的第一输出端接第一输出信号U；EPM240T100I5的36号管脚作为数字鉴相器的第二输出端接第二输出信号D；EPM240T100I5速度等级为5，支持高达300 MHz的内部时钟频率，有效的提高相位差测量精度和系统设计的灵活性。

数字鉴相器测量相位差的波形图如图6、7所示，其中图6为测量输入信号V滞后于参考输入信号R时数字鉴相器的输入、输出时序，这种情况下，数字鉴相器在其“上”端(U)输出一串宽脉冲，在“下”端(D)输出一串窄脉冲。“上”、“下”输出脉冲宽度之差即为所需要的V、R输入信号时间差。其中图7为测量输入信号V超前于参考输入信号R时数字鉴相器的输入、输出时序，这种情况下，数字鉴相器在其“上”端(U)输出一串窄脉冲，在“下”端(D)输出一串宽脉冲。“上”、“下”输出脉冲宽度之差即为所需要的V、R输入信号时间差。

滤波器电路原理图可参见图8所示，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8。

第一电阻R1的一端接输入信号U；第一电阻R1的另一端、第二电阻R2的一端与第三电容C3的一端连接；第三电容C3的另一端连接模拟地AGND；第二电阻R2的另一端、第三电阻R3的一端与第四电容C4的一端连接；第四电容C4的另一端连接模拟地AGND；第三电阻R3的另一端、第五电容C5的一端作为滤波器一个输出端输出直流电压信号Vu，第五电容C5的另一端连接模拟地AGND。

第四电阻R4的一端接输入信号D；第四电阻R4的另一端、第五电阻R5的一端与第六电容C6的一端连接；第六电容C6的另一端连接模拟地AGND；第五电阻R5的另一端、第六电阻R6的一端与第七电容C7的一端连接；第七电容C7的另一端连接模拟地AGND；第六电阻R6的另一端、第八电容C8的一端作为滤波器另一个输出端输出直流电压信号Vd，第八电容C8的另一端连接模拟地AGND。

第一电阻R1阻值为10K、第二电阻R2阻值为10K、第三电阻R3阻值为10K、第四电阻R4阻值为10K、第五电阻R5阻值为10K、第六电阻R6阻值为10K、第三电容C3容值为75pF、第四电容C4容值为75pF、第五电容C5容值为75pF、第六电容C6容值为75pF、第七电容C7容值为75pF、第八电容C8容值为75pF。其中R1和C3组成第一阶低通滤波器，R2和C4组成第二阶低通滤波器，R3和C5组成第三阶低通滤波器；R4和C6组成第一阶低通滤波器，R5和C7组成第二阶低通滤波器，R6和C8组成第三阶低通滤波器。

差分放大器电路原理图可参见图9所示，包括第一差分放大器IN106、第二电感L2、第三电感L3、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第七电阻R7、第八电阻R8。所述第一差分放大器IN106的输入引脚Ref接模拟地AGND；第七电阻R7的一端接输入信号Vu；第七电阻R7的另一端接第一差分放大器IN106的输入引脚IN-；第八电阻R8的一端接输入信号Vd；第八电阻R8的另一端接第一差分放大器IN106的输入引脚IN+；第十一电容C11的负极、第十二电容C12的一端、第一差分放大器IN106的输入引脚V-接-15V电源；第三电感L3的一端接数字地GND；第三电感L3的另一端、第十二电容C12的另一端、第十一电容C11的正极与模拟地AGND连接；第九电容C9的一端、第十电容C10的正极、第一差分放大器IN106的引脚NC、第一差分放大器IN106的输出引脚V+与+15V电源连接；第二电感L2的一端接数字地GND；第二电感L2的另一端、第九电容C9的另一端、第十电容C10的负极与模拟地AGND连接；第一差分放大器IN106的输出引脚OUT、第一差分放大器IN106的引脚Sense作为差分放大器的输出端输出电压信号Vdiv。

第二电感L2感抗值为10mH、第三电感L3感抗值为10mH、第九电容C9容值为0.1uF、第十电容C10容值为1uF、第十一电容C11容值为1uF、第十二电容C12容值为0.1uF、第七电阻R7阻值为50K、第八电阻R8阻值为50K。第二电感L2、第三电感L3在电路中起数模隔离作用，第九电容C9、第十电容C10、第十一电容C11、第十二电容C12在电路中起滤波作用，第七电阻R7、第八电阻R8用来调节差分放大器的倍数。

Claims

1.一种鉴相电路，包括比较器、数字鉴相器、滤波器和差分放大器，其特征在于：

比较器向数字鉴相器传输方波信号R和方波信号V，数字鉴相器向滤波器传输脉冲信号U和脉冲信号D，滤波器向差分放大器传输直流电压信号Vu和直流电压信号Vd，差分放大器输出电压信号Vdiv；

所述的比较器包括第一电容C1、第二电容C2、第一电感L1、第一比较器TLV3502；第一比较器TLV3502的输入引脚INA+连接输入信号Fr，第一比较器TLV3502的输入引脚INB+连接输入信号Fv，第一比较器TLV3502的输入引脚INA-和输入引脚INB-与模拟地AGND连接；第一比较器TLV3502的引脚V+、第一电容C1的一端、第二电容C2的正极与3.3V连接；第一比较器TLV3502的引脚V-与模拟地AGND连接；第一比较器TLV3502的输出引脚QA输出方波信号R；第一比较器TLV3502的输出引脚QB输出方波信号V；第一电感L1的一端接数字地；第一电感L1的另一端、第一电容C1的另一端、第二电容C2的负极与模拟地AGND连接；

所述的数字鉴相器包括第一两输入或非门Q1、第二两输入或非门Q2、第一RS触发器D1、第二RS触发器D2、第一四输入或非门Q3、第一三输入或非门Q4和第二三输入或非门Q5；第一两输入或非门Q1的第二输入引脚接输入方波信号R；第二两输入或非门Q2的第一输入引脚接输入方波信号V；第一RS触发器D1的复位端R、第一两输入或非门Q1输出端、第一四输入或非门Q3的第一输入端与第一三输入或非门Q4的第一输入端连接；第二RS触发器D2的复位端R、第二两输入或非门Q2输出端、第一四输入或非门Q3的第四输入端与第二三输入或非门Q5的第三输入端连接；第一RS触发器D1的置位端S、第二RS触发器D2的置位端S、第一三输入或非门Q4的第三输入端、第二三输入或非门Q5的第一输入端与第一四输入或非门Q3的输出端连接；第一RS触发器D1的输出端Q、第一三输入或非门Q4的第二输入端与第一四输入或非门Q3的第二输入端连接；第二RS触发器D2的输出端Q、第二三输入或非门Q5的第二输入端与第一四输入或非门Q3的第三输入端连接；第一两输入或非门Q1的第一输入端、第一三输入或非门Q4的输出端接输出脉冲信号U；第二两输入或非门Q2的第二输入端、第二三输入或非门Q5的输出端输出脉冲信号D；

所述的滤波器电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7和第八电容C8；

第一电阻R1的一端接输入脉冲信号U，第一电阻R1的另一端、第二电阻R2的一端与第三电容C3的一端连接；第三电容C3的另一端连接模拟地AGND；第二电阻R2的另一端、第三电阻R3的一端与第四电容C4的一端连接；第四电容C4的另一端连接模拟地AGND；第三电阻R3的另一端、第五电容C5的一端作为滤波器一个输出端输出直流电压信号Vu，第五电容C5的另一端连接模拟地AGND；

第四电阻R4的一端接输入信号D，第四电阻R4的另一端、第五电阻R5的一端与第六电容C6的一端连接；第六电容C6的另一端连接模拟地AGND；第五电阻R5的另一端、第六电阻R6的一端与第七电容C7的一端连接；第七电容C7的另一端连接模拟地AGND；第六电阻R6的另一端、第八电容C8的一端作为滤波器另一个输出端输出直流电压信号Vd，第八电容C8的另一端连接模拟地AGND；

所述的差分放大器电路包括第一差分放大器IN106、第二电感L2、第三电感L3、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第七电阻R7、第八电阻R8；第一差分放大器IN106的输入引脚Ref接模拟地AGND；第七电阻R7的一端接输入直流电压信号信号Vu；第七电阻R7的另一端接第一差分放大器IN106的输入引脚IN-；第八电阻R8的一端接输入直流电压信号信号Vd；第八电阻R8的另一端接第一差分放大器IN106的输入引脚IN+；第十一电容C11的负极、第十二电容C12的一端、第一差分放大器IN106的输入引脚V-接-15V电源；第三电感L3的一端接数字地GND；第三电感L3的另一端、第十二电容C12的另一端、第十一电容C11的正极与模拟地AGND连接；第九电容C9的一端、第十电容C10的正极、第一差分放大器IN106的引脚NC、第一差分放大器IN106的输出引脚V+与+15V电源连接；第二电感L2的一端接数字地GND；第二电感L2的另一端、第九电容C9的另一端、第十电容C10的负极与模拟地AGND连接；第一差分放大器IN106的输出引脚OUT、第一差分放大器IN106的引脚Sense作为差分放大器的输出端输出电压信号Vdiv。