CN205091393U - 一种带时间间隔测量功能的数字频率计 - Google Patents

Abstract

本实用新型公开了一种带时间间隔测量功能的数字频率计，所述数字频率计包括FPGA测量模块、MCU控制模块、LCD和外部选择开关；所述FPGA测量模块于所述MCU控制模块连接；所述MCU控制模块分别与所述LCD和外部选择开关连接。本实用新型实现了测量精度较高、各频段等精度测量、时间间隔测量、占空比测量、操作简便，直接输入待测信号，选择按键即可显示测量结果，毋需繁琐的调整操作。

Description

一种带时间间隔测量功能的数字频率计

技术领域

本实用新型涉及数字频率计，尤其涉及一种带时间间隔测量功能的数字频率计。

背景技术

频率计是测量仪器的一种最基本的测量仪器，常称为电子计数器，它的基本功能是测量信号的频率和周期，频率计的应用范围很广，它不仅应用于一般的简单仪器测量，而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。传统的频率计产品很多,但基本上都是采用专用计数芯片和数字逻辑电路组成，由于这些芯片本身的工作频率不高,从而限制了产品工作频率的提高，远不能满足在一些特殊的场合需要测量很高的频率的要求，而且测量精度也受到芯片本身极大的限制。

从80年代单片机引入我国至今，单片机已广泛地应用于电子设计中，使频率计智能化水平在广度和深度上产生了质的飞跃,数字化也成为了电子设计的必由之路。运用单片机和高速计数器的组合设计频率计,并采用适当的算法取代传统电路，不仅能克服传统频率计结构复杂、稳定性差、精度不高、功能单一的弊端，而且频率计性能也将大幅提高,可实现精度较高、等精度、宽范围和多功能频率计的要求。

数字频率计作为一种最基本的测量仪器。许多物理量，例如：温度、压力、流量、等通过传感器转换成信号频率，可用数字频率计来测量。考虑到在原子物理、核工程、以及激光测距等方面都需要用到时间间隔测量技术。所以，需要设计一种带时间间隔测量功能的数字频率计。

发明内容

为解决上述技术问题，本实用新型的目的是提供一种带时间间隔测量功能的数字频率计，该数字频率计能够达到足够的精度，能够测量较大的频率范围。

本实用新型的目的通过以下的技术方案来实现：

一种带时间间隔测量功能的数字频率计，包括：FPGA测量模块、MCU控制模块、LCD和外部选择开关；所述FPGA测量模块于所述MCU控制模块连接；所述MCU控制模块分别与所述LCD和外部选择开关连接。

与现有技术相比，本实用新型的一个或多个实施例可以具有如下优点：

1、测量精度较高，相对于一般频率计来说该技术方案能达到10^-6的测量精度；

2、等精度测量，由于利用FPGA采用区分频段综合计数的方法，因此该仪器能做到各频段等精度测量，能用于测量误差要求高的场合。

3、时间间隔测量，相对于传统频率计，增加了时间间隔测量功能。

4、占空比测量，具有对信号基本参数占空比的测量功能。

5、操作简便，直接输入待测信号，选择按键即可显示测量结果，毋需繁琐的调整操作。

附图说明

图1是带时间间隔测量功能的数字频率计系统结构示意图；

图2是数字频率计信号前端处理电路图；

图3是FPGA测量模块频率测量结构示意图；

图4是FPGA测量模块频率测量电路图；

图5是FPGA测量模块实现时间间隔测量结构图；

图6是FPGA测量模块实现时间间隔测量电路图；

图7是FPGA测量模块实现占空比测量功能结构图；

图8是FPGA测量模块实现占空比测量电路图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合实施例及附图对本实用新型实施方式作进一步详细的描述。

如图1所示，为带时间间隔测量功能的数字频率计系统结构，包括FPGA测量模块、MCU控制模块、LCD和外部选择开关；所述FPGA测量模块于所述MCU控制模块连接；所述MCU控制模块分别与所述LCD和外部选择开关连接。

上述系统主要是将初始输入信号经整形后得到相应的方波待测信号，将该方波信号通过FPGA电路模块进行频率、时间间隔和占空比的高精度测量，然后通过单片机控制接收FPGA的测量数据并对接收的数据进行处理，控制液晶屏进行显示测量结果。

本实施例采用MCU+FPGA高精度测量模块实现频率测量，且带有时间间隔测量和占空比测量，测量精度高，可对信号进行等精度测量，外围电路结构简单，整体工作稳定。其FPGA高精度测量模块，易于实现结构化程序设计，通过调用各专用功能模块完成频率的等精度测量和时间间隔的测量功能。数字量采用多次读入法、延时等措施避免I/O读取出现错误，其数据的读取更为准确，测量精度更高。MCU控制模块对整个测量过程进行显示和控制，使结果更为直观。

考虑到测频电路中的振荡信号可能是一定频率的正弦波，而微控制器中的计数器都只能检测一定幅值的方波，因此，在频率测试前，应将初始信号进行处理。

本实施例为满足输入信号的幅值可以低至10mv，且频率可以达到百兆赫兹，所以需要在MCU控制模块中设置有高速比较器，该高速比较器采用高速比较器LT1715，LT1715的优点：速度超快(20mv电压驱动下边沿上升时间为2ns)，高压摆率，输入输出独立电源供电，轨至轨输出，兼容TTL/CMOS电平，自带内部滞回且可调。

图2为信号前端处理的电路图，考虑到信号完整性，匹配了50欧姆阻抗。高频信号经过电容耦合进来，经过RC到地，使得反相端没有多余的杂波。而同相端经过高通滤波器使信号源更干净。而LT1715不需要配置引脚，自带4mv的内部滞回，使得不用外加滞回电压。即使幅值很小时，也可以得出方波，而且边沿上升快，没有抖动，使后级测量数据更加准确。

FPGA测量模块设计：

1、频率测量功能：

设定相对误差的绝对值为10^-6，对1Hz～100MHz的信号进行频率测量。

(1)测1MHz～100MHz的高频信号，采用直接测量法。

选择基准信号1Hz作为周期性脉冲计数信号，若该基准信号在一个周期内的计数为N，则所测信号频率f＝N，1MHz～100MHz高频信号内的最大相对误差绝对值1/N的最大值为1/1000000，即相对误差的绝对值达到10^-6。

(2)测1Hz～1kHz的低频信号，采用周期测量法。

将频率相对较高(100M)的基准信号作为周期性脉冲计数信号，若该基准信号在待测信号一个周期内的计数为N，则所测信号频率f＝100M/N,1Hz～1kHz高频信号内的最大相对误差绝对值为1/1000000，即相对误差的绝对值达到10^-6。

(3)测1kHz～1MHz的中间频段信号，先将该频段信号1000倍分频至1Hz～1kHz频段，然后采用周期测量法。

综上，通过FPGA编程实现了对频率和周期的等精度测量。具体设计方案如图3所示，其频率测量电路如图4所示。

2、时间间隔测量功能

鉴于传统频率计功能单一及时间间隔测量技术的重要性，本实施例中所述FPGA测量模块包含时间间隔测量模块、频率测量模块和占空比测量模块；所述时间间隔测量模块包含粗略测量单元和精确测量单元；所述粗略测量单元和精确测量单元相互连接。

采用插值法，将对任意时间间隔的测量划分为粗略测量和精确测量两部分。任意时间间隔T可以表示成如下形式：T＝N*Tp+△t1-△t2，其中，N·Tp是对时间间隔T的粗测，△t1一△t2是对时间间隔的精确测量。

粗测量单元是对时间间隔覆盖的参考频率周期L的个数进行计数，即测量时间间隔表达式中N·Tp中的N。精测量单元：当时间间隔T小于参考频率周期Tp时，精测量单元发出信号控制粗测量单元停止工作；同时，精测单元将每次测量的精测值发送校正与标定电路，用来对精测结果进行校正。精测量单元采用延迟线结构实现时间间隔的精确测量。

综上，用FPGA实现时间间隔测量功能的设计方案如图5所示，其时间间隔测量电路如图6所示。

(3)占空比测量功能

占空比是指一个高电平在一个脉冲周期中所占的比例，是衡量一个脉冲信号的指标，该设计中采用的是直接脉宽测量：给一个时钟信号对被测信号的高低电平进行计数分别记为n1和n2，得到被测方波信号的占空比即为n1/(n1+n2)。

综上，用FPGA实现占空比测量功能的设计方案如图7所示，其占空比测量电路如图8所示。

虽然本实用新型所揭露的实施方式如上，但所述的内容只是为了便于理解本实用新型而采用的实施方式，并非用以限定本实用新型。任何本实用新型所属技术领域内的技术人员，在不脱离本实用新型所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本实用新型的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (4)

1.一种带时间间隔测量功能的数字频率计，其特征在于，所述数字频率计包括FPGA测量模块、MCU控制模块、LCD和外部选择开关；所述FPGA测量模块于所述MCU控制模块连接；所述MCU控制模块分别与所述LCD和外部选择开关连接。

2.如权利要求1所述的带时间间隔测量功能的数字频率计，其特征在于，所述MCU控制模块中设置有高速比较器。

3.如权利要求1所述的带时间间隔测量功能的数字频率计，其特征在于，所述FPGA测量模块包含时间间隔测量模块、频率测量模块和占空比测量模块；所述时间间隔测量模块包含粗略测量单元和精确测量单元。

4.如权利要求3所述的带时间间隔测量功能的数字频率计，其特征在于，所述粗略测量单元和精确测量单元相互连接。