CN111707149A

CN111707149A - 一种多路时序时间间隔测量装置

Info

Publication number: CN111707149A
Application number: CN202010519609.5A
Authority: CN
Inventors: 吕志刚; 李良杰; 王鹏; 郜辉; 许韫韬; 李晓艳; 张炜尧; 陈相伟
Original assignee: Xian Technological University
Current assignee: Xian Technological University
Priority date: 2020-06-09
Filing date: 2020-06-09
Publication date: 2020-09-25

Abstract

本发明涉及一种多路时序时间间隔测量装置，包括基准信号产生模块、输入接口模块、硬件滤波电路、时钟模块、数据存储模块、主控芯片、电源模块和PC上位机；输入接口模块包括42路测试信号，输入接口模块的42路时序信号经硬件滤波电路送入主控芯片；基准信号产生模块产生基准信号经硬件滤波电路送入主控芯片；主控芯片分别与数据存储模块、时钟模块连接；主控芯片通过TCP/IP协议和PC上位机连接。本发明装置利用FPGA的高速可编程逻辑处理能力，实现对多路时序时间间隔的采集与测量，解决了现有测量手段存在的测量路数少，测量效率低，测量结果不满足精确度的问题。

Description

一种多路时序时间间隔测量装置

技术领域

本发明属于自动化测试领域，尤其涉及一种多路时序时间间隔测量装置。

背景技术

随着现代武器装备向着远程打击、精确制导、数字化、无人化的方向发展，要求现代军事靶场拥有更加先进的测试技术。时序测量技术作为检验现代武器装备性能不可或缺的重要环节，在现代军事武器装备、社会生活等领域得到广泛的应用。

现阶段一般时序测量装置大都是测量单一控制或者是用计算机来进行检测控制,这样的系统功能单一、结构复杂、成本高，同时针对近距离、非制导武器而形成的依靠人工、效率低下的靶场时序测量手段已经不能满足对新型装备的精确试验和测量要求。

发明内容

本发明提供一种多路时序时间间隔测量装置，利用FPGA的高速可编程逻辑处理能力，实现对多路时序时间间隔的采集与测量，解决了现有测量手段存在的测量路数少，测量效率低，测量结果不满足精确度的问题。

为了达到上述目的，本发明的技术方案如下：

多路时序时间间隔测量装置，包括基准信号产生模块、输入接口模块、硬件滤波电路、时钟模块、数据存储模块、主控芯片、电源模块和PC上位机；

所述输入接口模块包括42路测试信号，输入接口模块的42路时序信号经硬件滤波电路送入主控芯片；所述基准信号产生模块产生基准信号经硬件滤波电路送入主控芯片；主控芯片分别与数据存储模块、时钟模块连接；主控芯片通过TCP/IP协议和PC上位机连接。

进一步的，所述主控芯片选用FPGA芯片，型号为EP2C5T144C8。

进一步的，所述电源模块电路采用LM317芯片。

进一步的，所述硬件滤波电路采用6N137光耦合器。

进一步的，所述时钟模块采用PCF8563。

进一步的，所述数据存储模块采用SD卡数据存储模块。

本发明的有益效果如下：

1.本发明装置采用光电耦合器以及外围电路构建输入接口模块，可接收42路时序信号，对42路高精度的时序时间间隔进行精准测量，具有多通道的特点。

2.数据存储模块不再完全依赖单一控制或者计算机检测控制系统，利用高速可编程FPGA逻辑处理芯片的灵活性对42时序时间间隔测量，保证了测量的效率；利用锁相环倍频合成技术，获得高频率高稳定的振荡信号输出；通过芯片内部的锁相环倍频，实现200MHz时钟输出；200MHz时钟作为延时系统的主时钟，从而保证小于5ns的时间分辨率，保证了测量的精度。

3.本发明装置提供数据存储电路进行数据存储，通过数据存储模块SD卡存储时序数据，方便用户随时调用分析。

4.本发明装置通过TCP/IP通信协议建立起上位机软件与时序测量硬件装置之间的通讯连接，上位机软件可实现数据模式切换，操作简单灵活；测量时间间隔实时显示，方便技术人员对时间间隔数据分析。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1为本发明的原理框图；

图2为本发明装置的硬件实现框图；

图3为图2中电源模块的电路连接图；

图4为图2中输入接口模块的电路连接图；

图5为图2中基准信号产生模块的电路连接图；

图6为图2中数据存储模块的电路连接图；

图7为图2中时钟模块的电路连接图；

图8为本发明装置的方法流程图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。

本装置的工作原理是：本装置整体由基准信号产生模块、42路待测信号输入接口模块、硬件滤波电路、时钟模块、数据存储模块、主控单元及上位机软件部分组成。构成一套完整的时序信号检测装置。通过输入接口端接收42路通道的时序信号，通过硬件滤波对被测信号进行信号处理提高信号精确度，并计算出任意通道上的每一次电平变化与基准信号的时间间隔，通过TCP/IP通信协议将测量的每一路的时序时间间隔上传至上位机进行显示，同时上位机进行被测信号模式选择，支持对电平和通断信号的测量。

参见图1，本发明实施例中提供了一种多路时序时间间隔测量装置，旨在于接收42路时序信号，提升时序时间间隔测量的精度；基准信号和待测量信号经过滤波电路进入主控内部做测量计算；同时，主控单元连接的数据存储模块SD卡和时钟芯片分别用于存储数据和提供时间戳功能；最后，主控将所测得的数据通过TCP/IP通信协议发送给上位机系统；构成一套完整的服务装置。

参见图2，多路时序时间间隔测量装置硬件电路由电源模块、输入接口模块、基准信号产生模块、数据存储模块、时钟模块、等模块组成。具体实现方式是采用高速可编程FPGA芯片作为主控芯片，其具体型号为EP2C5T144C8；主控单元配合外围电路实现对数据的采集、计算以及处理。

参见图3，电源模块电路采用LM317芯片，通过LM317将外部电压转化为系统所需的电压值，分别是+5V、+3.3V、+1.5V。系统在电源转换电路中用到22uF和100uF等大电容进行低频滤波，同时使用100nF小电容进行高频滤波，保证电平信号的稳定性；同时在FPGA的锁相环电源脚处使用磁珠和电感来抑制高频噪声和尖峰干扰同时提高系统吸收静电脉冲的能力。

参见图4，输入接口模块采用6N137光耦合器对时序信号进行硬件滤波；6N137的VCC引脚接+5V电源，EN端接+5V，引脚GND接地，在信号输入端，采用SGM3204电压反向器，将输入输出变为同相。在后端用达林管实现电流放大。

参见图5，基准信号产生模块产生基准信号作为多路时序信号检测的启动信号，为了保证信号的精度要求，后续信号接入6N137芯片对基准信号进行硬件滤波。主控芯片产生信号的输入电压范围在5V到10V，在外部输入口和光电耦合器之间加入一个10K的电阻来分压，保护器件安全。6N137的VCC引脚接+5V电源，EN端接+5V，引脚GND接地。

参见图6，数据存储模块采用SPI通信协议，管脚1用作SPI的片选线信号CS用，管脚2作为SPI总线的数据输出信号MOSI，而管脚7用做数据输入信号MISO，管脚5用做时钟线信号线,将电源和地按照要求连接后，其他引脚可以使其处于悬空状态。

参见图7，时钟模块采用PCF8563，该芯片采用IIC通信协议，VCC接+3.3V电源，GND接电路的地，SDA和SCL通过外加上拉电阻保证IIC总线在空闲时属于高阻状态；通过外接晶振提供芯片的工作频率。实现了时间信息的产生。

参见图8，一种多路时序时间间隔测量装置涉及的测量方法，首先通过系统的初始化，初始工作状态，随后读取上位机配置信息，产生基准信号，在读取通道时序信息之后对时序时间间隔进行测量并计算，最后进行数据存储并发送至上位机显示。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims

1.多路时序时间间隔测量装置，其特征在于，包括基准信号产生模块、输入接口模块、硬件滤波电路、时钟模块、数据存储模块、主控芯片、电源模块和PC上位机；

2.根据权利要求1所述多路时序时间间隔测量装置，其特征在于，所述主控芯片选用FPGA芯片，型号为EP2C5T144C8。

3.根据权利要求1或2所述多路时序时间间隔测量装置，其特征在于，所述电源模块电路采用LM317芯片。

4.根据权利要求3所述多路时序时间间隔测量装置，其特征在于，所述硬件滤波电路采用6N137光耦合器。

5.根据权利要求4所述多路时序时间间隔测量装置，其特征在于，所述时钟模块采用PCF8563。

6.根据权利要求5所述多路时序时间间隔测量装置，其特征在于，所述数据存储模块采用SD卡数据存储模块。