CN101753134B - 用于锁相环的软基准切换 - Google Patents
用于锁相环的软基准切换 Download PDFInfo
- Publication number
- CN101753134B CN101753134B CN200910224182.XA CN200910224182A CN101753134B CN 101753134 B CN101753134 B CN 101753134B CN 200910224182 A CN200910224182 A CN 200910224182A CN 101753134 B CN101753134 B CN 101753134B
- Authority
- CN
- China
- Prior art keywords
- phase
- output
- signal
- filter
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000001914 filtration Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种锁相环,包括一个数控振荡器和多个鉴相器,每个鉴相器具有连接到基准源的第一输入端,和耦合到数控振荡器的输出端的第二输入端,以及用于产生相位误差信号的输出端。耦合到每个鉴相器的输出端的环路滤波器具有输出端和反馈输入端。通过考虑到所述基准源的稳定性,选择或者组合来自环路滤波器的输出信号,用于从一个或多个环路滤波器中推导出供数控振荡器的调整信号的调整单元。由调整单元产生的用于数控振荡器的调整信号被耦合到环路滤波器的每个反馈输入端。这种安排导致没有碰撞的基准切换。
Description
发明领域
本发明涉及锁相环(PLL)领域,尤其是,涉及一种用于相位锁定同步的自动基准切换机制。
发明背景
传统的PLL基准切换在图1中示出。鉴相器PD确定在选择的基准和本地数控振荡器DCO的输出(Pdco)之间的相位误差(Pref)。在正常操作期间,PLL采用选择的基准时钟,例如,Prefl,并且调整DCO输出频率,使得DCO被锁定到选择的基准。该鉴相器PD的输出因此被强制为零。传统的锁相技术在F.M,Gardner“Phase-LockTechniques”,纽约:Wiley,1979中描述,其内容作为参考资料结合在此处。
在图1中,Fc是DCO中心频率。该低通滤波器(LP)的输出通过在相位误差中过滤噪声建立DCO频率调整。这些在施加于DCO输入端之前被增加给DCO的中心频率。当选择的基准Frefl变为不可用或者非稳定的时候,该基准选择单元将该基准改变为另一个信源Prefm,并且然后DCO锁定到新的基准。通常,所有基准可以跟踪单个信源。
切换基准的传统方法的问题是:对于不同的基准,初始相位偏移将是不同的,并且在切换操作期间必须进行相位校正。但是,实际的相位可能不是精确地已知的,因为两个基准将在其相位中具有噪声。然而,在切换操作期间相位误差始终存在,并且其值取决于选择的基准的稳定性。当切换出现的时候,这将导致相位突变。
此外,在切换之后,该低通滤波器仍然包含在本地DCO和第一基准时钟之间的相位误差的存储器。这个存储器将在切换操作期间影响转接。
发明内容
按照本发明,提供了一种锁相环,包括:具有输出端的数控振荡器;多个鉴相器,每个鉴相器具有用于连接到基准源的第一输入端,和耦合到数控振荡器的输出端的第二输入端,以及用于产生相位误差信号的输出端;耦合到每个鉴相器的输出端的环路滤波器,每个环路滤波器具有输出端和反馈输入端;和通过考虑到所述基准源的稳定性,选择或者组合来自所述环路滤波器的输出信号,用于从一个或多个所述环路滤波器中推导出供数控振荡器的调整信号的调整单元,和其中由所述单元产生的用于数控振荡器的调整信号耦合到所述环路滤波器的每个所述反馈输入端。
按照本发明实施例的该基准切换可以通过在切换出现之前估算在本地DCO和第二基准时钟之间的相位误差使切换操作更加平稳。这将在切换期间保持连续性。该实施在设计方面是简单的,并且因此很适合集成化。
与瞬间切换基准源的传统的切换方法不同,该新颖的切换方法逐渐地从一个基准时钟切换到另一个,以实现没有碰撞的基准转换。因此,本地DCO在转换期间没有感受到任何频率或者相位变化。
本发明的实施例使用软切换方案,其中所有基准时钟信息被合成以调整DCO。这个合成是基于每个基准的统计数值。该合成权重被对于每个采样间隔调整,使得DCO将不会感受到基准源的任何的急剧变化。
附图简要说明
现在将参考附图仅通过举例来更详细地描述本发明,其中:
图1是现有技术PLL的方框图;
图2是按照本发明的PLL的第一个实施例的方框图;
图3示出了修改的转置的直接形式二阶IIR滤波器结构;
图4是没有碰撞的软基准切换的方框图;
图5举例说明用于二级软基准切换的权重计算;
图6举例说明两级软基准切换;和
图7举例说明具有多个基准的软基准切换。
优选实施例详细说明
现在参考图2,举例说明的锁相环包括两个输入鉴相器10、12,两个环路滤波器14、16,由开关控制器20控制的多路复用器或者选择单元18,加法器22和数控振荡器24。
当基准时钟(Prefl)的相位用于调整DCO频率的时候,由反馈环路26返回的DCO相位Pdco以常规的方式借助于鉴相器10和低通环路滤波器14与Prefl同步。
与此同时,另一个鉴相器12还通过在后台运行监控在其基准相位(Prefl)和DCO相位之间的相位误差。其使用DCO频率调整去预测滤波器输出。
在这个方案中,第二基准在第一基准失败之前不断地跟踪DCO相位。一旦第一基准失败,第二基准将使用所有采集的历史信息从第一基准提取控制DCO。这将使基准切换更加平稳。
相位误差和DCO频率反馈如何处理取决于使用的滤波方法。通常地,直接形式II,IIR滤波器用于该环路滤波器。在这种情况下,如图3所示修改该数字环路滤波器。
在修改的直接形式II二阶IIR滤波器中,到滤波器的输入是来自鉴相器10、12的相位误差。值adj是由多路复用器18输出的DCO频偏值,其作为反馈信号被输入给环路滤波器。该滤波器输出是意欲的DCO频率调整(an和bn是滤波系数)。
这个滤波器结构不同于正常的直接形式II IIR滤波器。常规的环路滤波器包括反馈信号adj以在来自鉴相器的输入信号没有变化的情况下保持环路滤波器恒定输出。但是,与本发明不同,该反馈信号adj直接从环路滤波器的输出端耦合,因此,在图3中,adj将直接连接到out。
通过各自的滤波器系数b0、b1、b2依比例决定的输入信号in作为输入施加于加法器30、32、34。通过系数-a1、-a2依比例决定的该反馈信号adj施加于加法器32、34的输入端。
加法器34的输出经由延迟单元36传送,并且作为输入施加于加法器32。加法器32的输出经由延迟单元38传送,并且作为输入施加于加法器30,加法器30提供输出信号out。
与常规的滤波器不同,这里反馈信号adj取自于滤波器的输出,如图2所示,该反馈值adj是取自于有源的基准的值。因此,如图所示,如果环路滤波器14是有源的(active),那么,施加于两个环路滤波器的值adj是环路滤波器14的输出。以这种方法,无源的滤波器(inactive filter)跟踪有源的滤波器(active filter)的输出,并且当新的基准被激活的时候准备接替。
除了借助于两个低通环路滤波器14、16的加权的输出执行DCO24调整之外,图4示出了类似于图2的结构。在这个方案中,两个基准时钟用于调整DCO相位。
该鉴相器的输出端耦合到统计计算单元501、502,其产生指示基准时钟稳定性的输出信号v1、v2,并且其被施加于加权单元44,加权单元44计算产生的权重W1、W2。在一个实施例中,v1、v2是在对于每个鉴相器的相位误差方面的变量变化的平方根。
然后环路滤波器14、16的输出由在加权单元46中的乘法器481、482通过权重W1、W2依比例决定,并且由加法器49相加以产生adj输出信号。
权重W1、W2取决于每个基准时钟的稳定性统计数值。如果一个基准时钟是很稳定的,其权重将接近于1,使得其几乎专门地有助于该输出,并且如果该基准时钟是噪声严重的,并且变为不可用的,其权重将是非常小的,或者接近于零。这使得基准切换是几乎没有碰撞的。
该改变可以逐渐地和自动地进行。
在图4中,该权重wn应满足以下的条件:
所有权重是在0和1之间;
0≤wn≤1
所有权重的总和等于1:
W0+w1=1。
图5更详细地示出了适宜的权重计算电路44。让输入(vn)是单个的鉴相器输出的相位误差变量,该权重将是:
存在通过测量时钟统计数值检查基准稳定性的许多方法。
图6示出了使用相位误差变量的变化用于计算时钟统计数值的方法。
在图6中,dm是通过经由低通滤波器60传送瞬时相位误差d而获得的平均相位误差。d-dm是瞬时相位误差变量,并且其平方经由另一个低通滤波器62传送。这给出了相位误差变量的变化。输出v是该变化的平方根,α和α1是滤波系数。
图7示出了具有多个基准,Pref1...M,这里M>2的软基准切换,并且最好是远远大于两个。这些连接到多个各自的鉴相器,其中第一个10和最后一个70在图7中示出。
每个基准的统计数值在计算单元501至50M中计算,如在图6中更加详细地所示。每个基准的权重通过以下的关系基于每个基准的稳定性在加权单元44中确定:
各个环路滤波器10,...,72的输出由乘法器481,...,48M在权重单元46中通过相应的权重W1至WM加权,并且在加法器40中加在一起,以产生adj输出,其在加法器22中被添加给DCO中心频率。
如果一个基准变为非稳定的,其权重将逐渐地减小,并且大体上依赖于另一个基准的切换变为几乎不显著的。此外,该基准切换无需用户干涉而完全自动地发生。
如果用户不想切换该基准,手动地控制该权重也是可能的。它们还可以基于统计数值以挑选期望的基准去平滑地切换。
无论该基准切换是自动地或者手动地完成,该切换始终是没有碰撞的,因为历史信息在切换操作发生之前已经存储在存储器中。
如上所述的简单的实施例使得该电路特别地适用于集成化。
Claims (14)
1.一种锁相环,所述锁相环包括:
具有输出端的数控振荡器;
多个鉴相器,每个鉴相器具有用于连接到基准源的第一输入端,和耦合到数控振荡器的输出端的第二输入端,以及用于产生相位误差信号的输出端;
耦合到每个鉴相器的输出端的环路滤波器,每个环路滤波器具有输出端和反馈输入端;每个所述环路滤波器是具有用作所述反馈输入端的单独的输入端的直接形式II IIR滤波器;和
调整单元,该调整单元通过考虑到所述基准源的稳定性,选择或者组合来自所述环路滤波器的输出信号,用于从一个或多个所述环路滤波器中推导出供数控振荡器的调整信号,和
其中,所述调整信号用于由所述单元产生的数控振荡器耦合到所述环路滤波器的每个所述反馈输入端。
2.根据权利要求1所述的锁相环,其中,所述调整单元基于所述基准源的稳定性选择所述锁相环滤波器中的一个。
3.根据权利要求2所述的锁相环,包括两个所述鉴相器,并且其中取决于哪个基准源是最稳定的,所述单元从一个切换到另一个。
4.根据权利要求1所述的锁相环,其中,所述直接形式II IIR滤波器包括将输入信号的缩小版本添加到调整信号的缩小版本中的第一加法器,将输入信号的缩小版本添加到调整信号的缩小版本以及第一加法器的输出的延迟版本中的第二加法器,和将输入信号的缩小版本添加到第二加法器的延迟版本中以提供输出信号的第三加法器。
5.根据权利要求1所述的锁相环,其中,所述调整单元推导出环路滤波器的输出的加权和以产生所述调整信号。
6.根据权利要求5所述的锁相环,进一步包括耦合到每个鉴相器的用于产生代表基准源的稳定性的信号的计算单元,和耦合到计算单元的输出端的用于通过所述调整单元确定施加于环路滤波器的输出的权重的加权单元。
7.根据权利要求6所述的锁相环,其中,所述计算单元确定相位误差变量的变化。
8.根据权利要求7所述的锁相环,其中,所述计算单元包括接收鉴相器的输出的第一低通滤波器,接收第一低通滤波器的输出的平方单元,和接收平方单元的输出的第二低通滤波器,和接收第二低通滤波器的输出的平方根单元。
9.根据权利要求5所述的锁相环,其中,所述调整单元包括用于将各个环路滤波器的输出乘以分配给其相应的输入的权重的多个乘法器。
10.根据权利要求5至9中任一所述的锁相环,包括多个具有相应的基准源1,...,M的鉴相器,其中M>2,并且其中权重分配给每个基准源。
11.一种控制具有数控振荡器和具有多个基准源的数字锁相环的方法,包括:监控所述基准源的稳定性,检测用于每个基准源的相位误差,借助于相应的环路滤波器滤除用于每个信源的相位误差,通过考虑到所述基准源的稳定性,来选择环路滤波器的输出的一个或者加权组合作为用于数控振荡器的调整信号,和将调整信号作为反馈信号反馈给每个环路滤波器;每个所述环路滤波器是具有用作所述反馈输入端的单独的输入端的直接形式II IIR滤波器。
12.根据权利要求11所述的方法,其中,确定对于每个基准源的稳定性,并且选择具有最大稳定性的基准源以产生用于数控振荡器的调整信号。
13.根据权利要求11所述的方法,其中,计算每个基准源的稳定性统计数值,基准源被分配给取决于其稳定性的权重,并且该权重被施加于相应的环路滤波器的输出,以产生一个调整信号,该调整信号是环路滤波器的输出的加权和。
14.根据权利要求13所述的方法,其中,稳定性统计数值是对于每个信源的相位误差变量的变化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0821772.1A GB0821772D0 (en) | 2008-11-28 | 2008-11-28 | Soft reference switch for phase locked loop |
GB0821772.1 | 2008-11-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101753134A CN101753134A (zh) | 2010-06-23 |
CN101753134B true CN101753134B (zh) | 2013-04-10 |
Family
ID=40262345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910224182.XA Active CN101753134B (zh) | 2008-11-28 | 2009-11-26 | 用于锁相环的软基准切换 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7965115B2 (zh) |
CN (1) | CN101753134B (zh) |
DE (1) | DE102009054204A1 (zh) |
FR (1) | FR2939258A1 (zh) |
GB (1) | GB0821772D0 (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736323B2 (en) * | 2007-01-11 | 2014-05-27 | International Business Machines Corporation | Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops |
GB0804337D0 (en) * | 2008-03-07 | 2008-04-16 | Cambridge Silicon Radio Ltd | Dual phase detector phase-locked loop |
US8222932B2 (en) * | 2010-02-23 | 2012-07-17 | Agilent Technologies, Inc. | Phase-locked loop with switched phase detectors |
US8416025B2 (en) * | 2010-04-14 | 2013-04-09 | Realtek Semiconductor Corp. | Reference assisted control system and method thereof |
WO2012131445A1 (en) * | 2011-03-30 | 2012-10-04 | Tejas Networks Limited | A method for zero traffic hit synchronization switchover in telecommunication network |
EP2512033B1 (en) * | 2011-04-13 | 2013-09-11 | Siemens Aktiengesellschaft | A clock generation system |
CN103869158B (zh) * | 2012-12-10 | 2017-12-22 | 北京普源精电科技有限公司 | 一种频谱分析仪 |
US8957711B2 (en) * | 2013-04-29 | 2015-02-17 | Microsemi Semiconductor Ulc | Phase locked loop with precise phase and frequency slope limiter |
JP2015142265A (ja) * | 2014-01-29 | 2015-08-03 | セイコーエプソン株式会社 | 発振回路、発振器、フラクショナルn−pll回路、電子機器、移動体及びフラクショナルn−pll回路のリファレンス周波数の決定方法 |
FR3018971B1 (fr) * | 2014-03-21 | 2016-03-18 | Jacques Louis Marie Pontois | Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references |
EP3203332B1 (en) * | 2014-09-29 | 2019-10-23 | FUJI Corporation | Automatic control device |
US10727848B2 (en) | 2015-07-08 | 2020-07-28 | Analog Devices Global | Phase-locked loop having a multi-band oscillator and method for calibrating same |
CN107872221B (zh) * | 2016-09-26 | 2021-04-27 | 深圳市中兴微电子技术有限公司 | 一种全相位数字延迟锁相环装置及工作方法 |
US10295580B2 (en) * | 2016-10-03 | 2019-05-21 | Analog Devices Global | On-chip measurement for phase-locked loop |
CN106788853B (zh) * | 2017-01-26 | 2018-12-07 | 华为技术有限公司 | 一种时钟同步装置及方法 |
CN109218237B (zh) * | 2017-07-07 | 2021-02-19 | 扬智科技股份有限公司 | 实体层电路、时钟恢复电路与其频偏纠正方法 |
US10514720B1 (en) | 2018-06-19 | 2019-12-24 | Aura Semiconductor Pvt. Ltd | Hitless switching when generating an output clock derived from multiple redundant input clocks |
US11588489B1 (en) | 2021-10-06 | 2023-02-21 | Shaoxing Yuanfang Semiconductor Co., Ltd. | Obtaining lock in a phase-locked loop (PLL) upon being out of phase-lock |
US11923864B2 (en) | 2021-10-18 | 2024-03-05 | Shaoxing Yuanfang Semiconductor Co., Ltd. | Fast switching of output frequency of a phase locked loop (PLL) |
US11967965B2 (en) | 2021-11-03 | 2024-04-23 | Shaoxing Yuanfang Semiconductor Co., Ltd. | Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable |
CN114785341B (zh) * | 2022-06-16 | 2022-10-11 | 成都金诺信高科技有限公司 | 一种用于多输入的锁相环参考源切换方法及锁相环 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789996A (en) * | 1988-01-28 | 1988-12-06 | Siemens Transmission Systems, Inc. | Center frequency high resolution digital phase-lock loop circuit |
CN1129369A (zh) * | 1994-11-03 | 1996-08-21 | 摩托罗拉公司 | 降低电荷泵电路内传输门的栅极电压的电路和方法 |
CN1815892A (zh) * | 2005-01-31 | 2006-08-09 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
EP1693967A1 (en) * | 2003-12-10 | 2006-08-23 | Matsushita Electric Industrial Co., Ltd. | Delta-sigma type fraction division pll synthesizer |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4511859A (en) * | 1982-08-30 | 1985-04-16 | At&T Bell Laboratories | Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals |
US4538120A (en) * | 1983-12-19 | 1985-08-27 | Rca Corporation | Carrier recovery loop for reception of quadraphase shift keyed signals |
US4835481A (en) * | 1986-09-30 | 1989-05-30 | Siemens Aktiengesellschaft | Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency |
US5666084A (en) * | 1995-12-01 | 1997-09-09 | Motorola, Inc. | Multi-level demodulator and VCO circuit |
CN1126255C (zh) * | 1996-11-26 | 2003-10-29 | 西门子公司 | 器件组的同步装置 |
US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
JP3605023B2 (ja) * | 2000-10-05 | 2004-12-22 | 山形日本電気株式会社 | クロック生成回路 |
US7443250B2 (en) * | 2006-09-29 | 2008-10-28 | Silicon Laboratories Inc. | Programmable phase-locked loop responsive to a selected bandwidth and a selected reference clock signal frequency to adjust circuit characteristics |
-
2008
- 2008-11-28 GB GBGB0821772.1A patent/GB0821772D0/en not_active Ceased
-
2009
- 2009-11-12 US US12/617,347 patent/US7965115B2/en active Active
- 2009-11-20 FR FR0958245A patent/FR2939258A1/fr active Pending
- 2009-11-21 DE DE102009054204A patent/DE102009054204A1/de not_active Withdrawn
- 2009-11-26 CN CN200910224182.XA patent/CN101753134B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789996A (en) * | 1988-01-28 | 1988-12-06 | Siemens Transmission Systems, Inc. | Center frequency high resolution digital phase-lock loop circuit |
CN1129369A (zh) * | 1994-11-03 | 1996-08-21 | 摩托罗拉公司 | 降低电荷泵电路内传输门的栅极电压的电路和方法 |
EP1693967A1 (en) * | 2003-12-10 | 2006-08-23 | Matsushita Electric Industrial Co., Ltd. | Delta-sigma type fraction division pll synthesizer |
CN1815892A (zh) * | 2005-01-31 | 2006-08-09 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
Also Published As
Publication number | Publication date |
---|---|
GB0821772D0 (en) | 2009-01-07 |
US7965115B2 (en) | 2011-06-21 |
CN101753134A (zh) | 2010-06-23 |
US20100134159A1 (en) | 2010-06-03 |
DE102009054204A1 (de) | 2010-09-16 |
FR2939258A1 (fr) | 2010-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101753134B (zh) | 用于锁相环的软基准切换 | |
US6570454B2 (en) | Multiple input phase lock loop with hitless reference switching | |
US10715154B2 (en) | Digitally controlled oscillator and all-digital frequency-locked loop and phase-locked loop based on digitally controlled oscillator | |
EP2286514B1 (en) | System and method of controlling power consumption in a digital phase locked loop (dpll) | |
KR100682279B1 (ko) | 주파수 합성기의 적응 주파수 조정장치 | |
US5910753A (en) | Direct digital phase synthesis | |
US8170169B2 (en) | Serializer deserializer circuits | |
US7746972B1 (en) | Numerically-controlled phase-lock loop with input timing reference-dependent ratio adjustment | |
US8159276B2 (en) | Method for using digital PLL in a voltage regulator | |
EP1217745B1 (en) | Digital PLL with adjustable gain | |
US5486792A (en) | Method and apparatus for calculating a divider in a digital phase lock loop | |
CN110750048B (zh) | 一种基于逐步逼近式pid控制算法的dll系统 | |
US8666012B2 (en) | Operating a frequency synthesizer | |
US6035182A (en) | Single counter dual modulus frequency division apparatus | |
US5889443A (en) | Frequency synthesizing circuit using a phase-locked loop | |
US6150858A (en) | Phase compensation circuit of digital processing PLL | |
EP2283577B1 (en) | Clock generation using a fractional phase detector | |
US7304545B1 (en) | High latency timing circuit | |
Lee et al. | Pseudo-reference counter-based FLL for 6 Gb/s reference-less CDR in 65-nm CMOS | |
JP2001308702A (ja) | 独自の制御ワードによりプログラムされる非整数分割比を許容する周波数変換器 | |
KR101047727B1 (ko) | 심리스한 주파수 추적 제어 이중 루프 디지털 위상동기루프회로 장치와 그 방법 | |
US8405436B2 (en) | Multi-phase clock generator | |
JPH07273648A (ja) | Pll回路 | |
JPH09191247A (ja) | Pll回路 | |
JP2004207967A (ja) | 基準クロック発生装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |