FR2939258A1 - Commutateur de reference logiciel pour boucle a verrouillage de phase - Google Patents

Commutateur de reference logiciel pour boucle a verrouillage de phase Download PDF

Info

Publication number
FR2939258A1
FR2939258A1 FR0958245A FR0958245A FR2939258A1 FR 2939258 A1 FR2939258 A1 FR 2939258A1 FR 0958245 A FR0958245 A FR 0958245A FR 0958245 A FR0958245 A FR 0958245A FR 2939258 A1 FR2939258 A1 FR 2939258A1
Authority
FR
France
Prior art keywords
output
phase
loop
locked loop
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0958245A
Other languages
English (en)
Inventor
Gary Q Jin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Zarlink Semoconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zarlink Semoconductor Inc filed Critical Zarlink Semoconductor Inc
Publication of FR2939258A1 publication Critical patent/FR2939258A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Abstract

Une boucle à verrouillage de phase comporte un oscillateur commandé numériquement (24) et un certain nombre de détecteurs de phase (10, 12) dont chacun a une première entrée connectée à une source de référence et une second entrée reliée à la sortie de l'oscillateur commandé numériquement, et une sortie destinée à produire un signal d'erreur de phase. Un filtre de boucle (14, 16) relié à la sortie de chaque détecteur de phase a une sortie et une entrée de contre-réaction. Une unité d'ajustement (46) détermine un signal d'ajustement destiné à l'oscillateur commandé numériquement à partir d'un ou plusieurs des filtres de boucle (14, 16) en sélectionnant ou en combinant des signaux de sortie des filtres de boucle en tenant compte de la stabilité desdites sources de référence. Le signal d'ajustement destiné à l'oscillateur commandé numériquement produit par l'unité d'ajustement est appliqué à chacune des entrées de contre-réaction des filtres de boucle. Cette configuration conduit à une commutation de référence sans à-coup.

Description

COMMUTATEUR DE RÉFÉRENCE LOGICIEL POUR BOUCLE À VERROUILLAGE DE PHASE La présente invention concerne le domaine des boucles à verrouillage de phase 5 (PLL), et plus précisément, un mécanisme de commutation de référence automatique pour la synchronisation du verrouillage de phase. Un commutateur de référence de PLL classique est représenté sur la figure 1. Un détecteur de phase PD détermine l'erreur de phase (Fret) entre la référence sélectionnée et la sortie (Pdco) de l'oscillateur local commandé numériquement 10 DCO. Lors d'un fonctionnement normal, la PLL utilise l'horloge de référence sélectionnée, par exemple Pref,, et ajuste la fréquence de sortie du DCO de façon à ce que le DCO se verrouille sur la référence sélectionnée. La sortie du détecteur de phase PD est donc forcée à zéro. Des techniques classiques de verrouillage sont décrites dans F.M.Gardner, "Phase-Lock Techniques", New 15 York: Wiley, 1979, dont le contenu est cité ici à titre de référence. Sur la figure 1, Fo est la fréquence centrale du DCO. La sortie du filtre passe-bas (LP) crée l'ajustement de fréquence du DCO en filtrant le bruit présent dans l'erreur de phase. Celui-ci est ajouté à la fréquence centrale du DCO avant d'être appliqué à l'entrée du DCO. Lorsque la référence sélectionnée Pref, 20 devient indisponible ou instable, l'unité de sélection de référence change de référence en passant à une autre source, Prefm, et le DCO se verrouille alors sur la nouvelle référence. En général, on peut retracer l'origine de toutes les références à une même source. Le problème du procédé classique de commutation de références est que le 25 déphasage initial est différent pour des références différentes et qu'une correction de phase doit être effectuée pendant l'opération de commutation. Cependant, la phase réelle peut ne pas être connue exactement en raison du fait que la phase des deux références contient du bruit. Cependant, une erreur de phase existe toujours pendant l'opération de commutation et sa valeur dépend de la stabilité de la référence sélectionnée. Cela conduira à un saut de phase lorsque la commutation se produira. Par ailleurs, après la commutation, le filtre passe-bas contient encore la mémoire de l'erreur de phase entre le DCO local et la première horloge de référence. Cette mémoire affectera la transition pendant l'opération de commutation. La présente invention fournit une boucle à verrouillage de phase comprenant un oscillateur commandé numériquement ayant une sortie; une pluralité de détecteurs de phase ayant chacun une première entrée destinée à être connectée à une source de référence et une seconde entrée reliée à la sortie de l'oscillateur commandé numériquement, et une sortie destinée à produire un signal d'erreur de phase ; un filtre de boucle relié à la sortie de chaque détecteur de phase, chaque filtre de boucle ayant une sortie et une entrée de contre-réaction ; et une unité d'ajustement pour déterminer un signal d'ajustement pour l'oscillateur commandé numériquement à partir d'un ou plusieurs desdits filtres de boucle en sélectionnant ou en combinant des signaux de sortie desdits filtres de boucle en tenant compte de la stabilité desdites sources de référence, et dans lequel le signal d'ajustement destiné à l'oscillateur commandé numériquement produit par ladite unité est appliqué à chacune desdites entrées de contre-réaction desdits filtres de boucle. Le commutateur de référence de l'invention, conformément à des modes de réalisation peut rendre plus régulière l'opération de commutation en estimant l'erreur de phase entre le DCO local et la seconde horloge de référence avant que la commutation se produise. Cela maintiendra la continuité pendant la commutation. La mise en oeuvre est de conception simple et se prête donc bien à une intégration. Contrairement aux procédés classiques de commutation qui commutent des sources de référence instantanément, le nouveau procédé de commutation commute progressivement d'une horloge de référence à une autre pour effectuer un basculement de référence sans à-coups. Il en résulte que le DCO local ne subit aucune variation de fréquence ou de phase pendant le basculement.
Des modes de réalisation de l'invention utilisent une technique de commutation logicielle au moyen de laquelle toutes les informations de l'horloge de référence sont combinées pour ajuster le DCO. Cette combinaison se fonde sur les statistiques de chaque référence. Les poids de combinaison sont ajustés pour chaque intervalle d'échantillonnage afin que le DCO ne subisse jamais de variation rapide de la source de référence. L'invention va être décrite ci-après de façon plus détaillée à titre non limitatif d'exemple en référence aux dessins annexés, dans lesquels : La figure 1 est un schéma fonctionnel d'une PLL de l'art antérieur ; la figure 2 est un schéma fonctionnel d'un premier mode de réalisation d'une 15 PLL selon l'invention ; la figure 3 représente la structure d'un filtre à réponse impulsionnelle infinie (IIR) d'ordre 2 à forme directe transposé et modifié ; la figure 4 est un schéma fonctionnel d'un commutateur de référence logiciel sans à-coups ; 20 la figure 5 illustre le calcul des poids pour le commutateur de référence logiciel à deux étages ; la figure 6 illustre le commutateur de référence logiciel à deux étages ; et la figure 7 illustre un commutateur de référence logiciel à références multiples. Se référant à présent à la figure 2, la boucle à verrouillage de phase illustrée 25 comprend deux détecteurs de phase 10, 12, deux filtres de boucle 14, 16, une unité de multiplexage ou de sélection 18 commandée par une unité de commande de commutation 20, un additionneur 22 et un oscillateur commandé numériquement 24. Lorsque la phase de l'horloge de référence (Pref1) est utilisée pour ajuster la fréquence du DCO, la phase du DCO, Pdco, renvoyée d'une manière classique par la boucle de contre-réaction 26 est synchronisée sur Pref1 au moyen du détecteur de phase 10 et d'un filtre de boucle passe-bas 14. Par ailleurs, l'autre détecteur de phase 12 surveille également l'erreur de phase entre la phase de référence (Pref1) et la phase du DCO en fonctionnant en tâche de fond. Il utilise l'ajustement de fréquence du DCO pour prédire la sortie du filtre. Selon cette technique, la seconde référence poursuit constamment la phase du DCO avant que la première référence ne devienne incorrecte. Dès que la première référence deviendra incorrecte, la seconde référence prendra le contrôle du DCO à la place de la première référence en utilisant la totalité des informations d'historique recueillies. Cela permettra d'effectuer la commutation de référence de façon plus régulière. La façon dont les contre-réactions de l'erreur de phase et de la fréquence du DCO sont traitées dépend de la méthode de filtrage utilisée. On utilise typiquement un filtre IIR à forme directe Il pour le filtre de boucle. Dans ce cas, le filtre de boucle numérique est modifié de la façon représentée sur la figure 3. Dans le filtre IIR d'ordre 2 à forme directe Il modifié, l'entrée du filtre est l'erreur de phase provenant du détecteur de phase 10, 12. La valeur adj est la valeur du décalage de fréquence du DCO fournie en sortie par le multiplexeur 18, qui est fournie en entrée en tant que signal de contre-réaction au filtre de boucle. La sortie du filtre est l'ajustement de fréquence souhaité du DCO (an et bn sont les coefficients du filtre). Cette structure de filtrage est différente du filtre IIR de forme directe Il normal. Un filtre de boucle classique comporte un signal de contre-réaction adj pour maintenir constante la sortie du filtre de boucle en l'absence de variation du signal d'entrée provenant du détecteur de phase. Cependant, contrairement à la présente invention, le signal de contre-réaction adj est directement appliqué à partir de la sortie du filtre de boucle, de sorte que sur la figure 3, le signal adj serait directement connecté à out.
Le signal d'entrée in est appliqué en tant qu'entrées à des additionneurs 30, 32, 34 mis à l'échelle avec les coefficients de filtrage respectifs bo, b,, b2. Le signal de contre-réaction adj, mis à l'échelle avec des coefficients -a,, -a2, est appliqué à des entrées des additionneurs 32, 34. La sortie de l'additionneur 34 est reliée à une unité à retard 36 dont la sortie est appliquée en entrée à l'additionneur 32. La sortie de l'additionneur 32 est reliée à l'entrée d'une unité à retard 38 dont la sortie est appliquée en entrée à l'additionneur 30 qui fournit le signal de sortie out. Contrairement à un filtre classique, dans lequel le signal de contre-réaction adj est prélevé à la sortie du filtre, comme illustré sur la figure 2, la valeur de contre- réaction adj est la valeur obtenue de la référence active. Par conséquent, si, comme illustré, le filtre de boucle 14 est actif, la valeur adj appliquée aux deux filtres de boucle est alors la sortie du filtre de boucle 14. Ainsi, le filtre inactif suit la sortie du filtre actif et est prêt à prendre la relève lorsque la nouvelle référence est activée.
La figure 4 représente une structure semblable à celle de la figure 2, excepté que l'ajustement du DCO 24 est effectué avec la sortie pondérée des deux filtres de boucle passe-bas 14 et 16. Selon cette technique, les deux horloges de référence sont utilisées pour ajuster la phase du DCO. Les sorties des détecteurs de phase sont appliquées à des unités de calcul de statistiques 501, 502, qui produisent des signaux de sortie v,, v2 représentatifs de la stabilité des horloges de référence et appliqués à une unité de pondération 44, qui calcule les poids résultants W,, W2. Dans un mode de réalisation, v, et v2 sont les racines carrées des variances de la variation de l'erreur de phase pour chacun des détecteurs de phase.
Les sorties des filtres de boucle 14, 16 sont ensuite mises à l'échelle avec les poids W,, W2 par des multiplieurs 481, 482 dans une unité de pondération 46 et sont additionnées par un additionneur 49 afin de produire le signal de sortie adj. Les poids W,, W2, dépendent des statistiques de stabilité de chaque horloge de référence. Si une horloge de référence est très stable, son poids doit être proche de 1, de sorte qu'elle contribue presque exclusivement à la sortie et, si l'horloge de référence est très bruyante et devient indisponible, son poids sera très faible ou proche de zéro. Cela produit une commutation de référence pratiquement sans à-coup.
Le changement peut être effectué progressivement et automatiquement. Sur la figure 4, le poids wn doit satisfaire aux conditions suivantes : Tous les poids sont compris entre 0 et 1 : 0<wn<_1 La somme de tous les poids est égale à 1 : wo+wi=1 La figure 5 représente de façon plus détaillée un circuit de calcul de poids 44 15 approprié. Si l'entrée (vn) est la variation de l'erreur de phase d'une sortie d'un détecteur de phase individuel, le poids sera wn k=0 Il existe de nombreuses façons de vérifier la stabilité de la référence en mesurant les statistiques de l'horloge.
La figure 6 représente le procédé de calcul de statistiques d'horloge en utilisant la variance de la variation de l'erreur de phase. Sur la figure 6, dm est l'erreur de phase moyenne obtenue en faisant passer l'erreur de phase instantanée d à travers un filtre passe-bas 60. d-dm est la variation de l'erreur de phase instantanée et son carré est admis à passer à travers un autre filtre passe-bas 62. Cela donne la variance de la variation de l'erreur de phase. La sortie v est la racine carrée de la variance. a et a, sont des coefficients de filtrage. La figure 7 représente un commutateur de référence logiciel avec de multiples références, Prefl..M, où M >2, de préférence sensiblement supérieur à deux. Celles-ci sont connectées à des détecteurs de phase multiples respectifs dont on a représenté sur la figure 7 les 10 premiers et les 70 derniers. Les statistiques de chaque référence sont calculées dans une unité de calcul 501 à 50M, comme illustré de façon plus détaillée sur la figure 6. La pondération de chaque référence est déterminée dans une unité de pondération 44 sur la base de la stabilité de chaque référence, par la relation suivante : 1/Vä Kin m 1 1/Vk k=0 Les sorties des filtres de boucle respectifs 10...72 sont pondérées avec les poids correspondants W, à WM dans une unité de pondération 46 par des multiplieurs 481...48M et additionnées les unes aux autres dans un additionneur 40 afin de produire la sortie adj, qui est additionnée à la fréquence centrale du DCO dans un additionneur 22. Si une référence devient instable, son poids sera progressivement réduit, et la permutation effectuée pour utiliser principalement l'autre référence devient presque indécelable. Par ailleurs, la commutation de référence se produit entièrement automatiquement sans intervention d'un utilisateur. Si l'utilisateur ne souhaite pas permuter la référence, il est également possible de commander les poids manuellement. Ceux-ci peuvent également être basés sur des statistiques afin de sélectionner une référence souhaitée permettant une permutation régulière. Lorsque la commutation de référence est effectuée automatiquement ou manuellement, la commutation s'effectue toujours sans à-coups en raison du fait que l'information d'historique a été stockée dans la mémoire avant que l'opération de commutation ne se produise.
La mise en oeuvre simple décrite ci-dessus rend ce circuit particulièrement approprié à une intégration.

Claims (15)

  1. REVENDICATIONS1. Boucle à verrouillage de phase comprenant : un oscillateur commandé numériquement (24) ayant une sortie ; une pluralité de détecteurs de phase (10, 12, 70) dont chacun a une première entrée destinée à être connectée à une source de référence et une seconde entrée reliée à la sortie de l'oscillateur commandé numériquement, et une sortie destinée à produire un signal d'erreur de phase ; un filtre de boucle (14, 16, 72) relié à la sortie de chaque détecteur de phase, chaque filtre de boucle ayant une sortie et une entrée de contre-réaction ; et une unité d'ajustement (46, 18) pour déterminer un signal d'ajustement destiné à l'oscillateur commandé numériquement (24) à partir d'un ou plusieurs desdits filtres de boucle en sélectionnant ou en combinant des signaux de sortie desdits filtres de boucle en tenant compte de la stabilité desdites sources de référence, et dans lequel le signal d'ajustement destiné à l'oscillateur commandé numériquement produit par ladite unité est appliqué à chacune desdites entrées de contre-réaction desdits filtres de boucle (14, 16, 72).
  2. 2. Boucle à verrouillage de phase selon la revendication 1, dans laquelle ladite unité d'ajustement (18, 46) sélectionne l'un desdits filtres de boucle à verrouillage de phase sur la base de la stabilité desdites sources de référence.
  3. 3. Boucle à verrouillage de phase selon la revendication 2, comprenant deux desdits détecteurs de phase (10, 12, 70), et dans laquelle ladite unité commute de l'un à l'autre en fonction de la source de référence qui est la plus stable.
  4. 4. Boucle à verrouillage de phase selon l'une quelconque des revendications 1 à 3, dans laquelle chacun desdits filtres de boucle (14, 16, 72) est un filtre IIR à forme directe Il ayant une entrée séparée jouant le rôle deladite entrée de contre-réaction.
  5. 5. Boucle à verrouillage de phase selon la revendication 4, dans laquelle ledit filtre IIR à forme directe Il comprend un premier additionneur (34) additionnant une version mise à l'échelle d'un signal d'entrée à une version mise à l'échelle du signal d'ajustement, un second additionneur (32) additionnant une version mise à l'échelle du signal d'entrée à une version mise à l'échelle du signal d'ajustement et à une version retardée de la sortie du premier additionneur, et un troisième additionneur (30) additionnant une version mise à l'échelle du signal d'entrée et une version retardée du second additionneur pour fournir un signal de sortie.
  6. 6. Boucle à verrouillage de phase selon l'une quelconque des revendications 1 à 4, dans laquelle l'unité d'ajustement détermine une somme pondérée des sorties des filtres de boucle afin de produire ledit signal d'ajustement.
  7. 7. Boucle à verrouillage de phase selon la revendication 6, comprenant en outre une unité de calcul (501, 502, 50M) reliée à chaque détecteur de phase pour produire un signal représentatif de la stabilité de la source de référence, et une unité de pondération (44) reliée à la sortie des unités de calcul pour déterminer les poids devant être appliqués aux sorties des filtres de boucle par ladite unité d'ajustement (46).
  8. 8. Boucle à verrouillage de phase selon la revendication 7, dans laquelle ladite unité de calcul (501, 502, 50M) détermine la variance de la variation de l'erreur de phase.
  9. 9. Boucle à verrouillage de phase selon la revendication 8, dans laquelle ladite unité de calcul (501, 502, 50M) comprend un premier filtre passe-bas recevant la sortie du détecteur de phase, une unité d'élévation au carré recevant la sortie du premier filtre passe-bas, et un second filtre passe-bas recevant la sortie de l'unité d'élévation au carré, et une unité de calcul de racine carrée recevant la sortie du second filtre passe-bas. 10
  10. 10. Boucle à verrouillage de phase selon l'une quelconque des revendications 6 à 9, dans laquelle l'unité d'ajustement (46) comprend une pluralité de multiplieurs (481, 48M) destinés à multiplier les sorties des filtres de boucle respectifs par le poids affecté à leurs entrées correspondantes.
  11. 11. Boucle à verrouillage de phase selon l'une quelconque des revendications 6 à 10, comprenant de multiples détecteurs de phase (10, 70) ayant des sources de référence correspondantes 1 ... M, où M > 2, et où un poids est affecté à chaque source de référence.
  12. 12. Procédé de commande d'une boucle à verrouillage de phase numérique avec un oscillateur commandé numériquement (24) et ayant une pluralité de sources de référence, comprenant la surveillance de la stabilité desdites sources de référence, la détection d'une erreur de phase pour chaque source de référence, le filtrage de l'erreur de phase pour chaque source au moyen d'un filtre de boucle (14, 16, 72) correspondant, la sélection d'une combinaison pondérée ou non des sorties des filtres de boucle en tant que signal d'ajustement destiné à l'oscillateur commandé numériquement, et la réinjection du signal d'ajustement en tant que signal de contre-réaction dans chacun des filtres de boucle.
  13. 13. Procédé selon la revendication 12, dans lequel la stabilité est déterminée pour chaque source de référence et dans lequel la source de référence ayant la stabilité la plus grande est sélectionnée afin de produire le signal d'ajustement destiné à l'oscillateur commandé numériquement.
  14. 14. Procédé selon la revendication 12, dans lequel des statistiques de stabilité sont calculées pour chaque source de référence, des poids sont affectés aux sources de référence en fonction de leur stabilité, et les poids sont appliqués aux sorties des filtres de boucle (14, 16, 72) correspondants afin de produire un signal d'ajustement qui est la somme pondérée des sorties des filtres de boucle.
  15. 15. Procédé selon la revendication 14, dans lequel les statistiques destabilité sont la variance de la variation de l'erreur de phase pour chaque source.
FR0958245A 2008-11-28 2009-11-20 Commutateur de reference logiciel pour boucle a verrouillage de phase Pending FR2939258A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB0821772.1A GB0821772D0 (en) 2008-11-28 2008-11-28 Soft reference switch for phase locked loop

Publications (1)

Publication Number Publication Date
FR2939258A1 true FR2939258A1 (fr) 2010-06-04

Family

ID=40262345

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0958245A Pending FR2939258A1 (fr) 2008-11-28 2009-11-20 Commutateur de reference logiciel pour boucle a verrouillage de phase

Country Status (5)

Country Link
US (1) US7965115B2 (fr)
CN (1) CN101753134B (fr)
DE (1) DE102009054204A1 (fr)
FR (1) FR2939258A1 (fr)
GB (1) GB0821772D0 (fr)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736323B2 (en) * 2007-01-11 2014-05-27 International Business Machines Corporation Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops
GB0804337D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Dual phase detector phase-locked loop
US8222932B2 (en) * 2010-02-23 2012-07-17 Agilent Technologies, Inc. Phase-locked loop with switched phase detectors
US8416025B2 (en) * 2010-04-14 2013-04-09 Realtek Semiconductor Corp. Reference assisted control system and method thereof
WO2012131445A1 (fr) * 2011-03-30 2012-10-04 Tejas Networks Limited Procédé de basculement pour synchronisation sans perturber le trafic dans un réseau de télécommunications
EP2512033B1 (fr) * 2011-04-13 2013-09-11 Siemens Aktiengesellschaft Système de génération d'horloge
CN103869158B (zh) * 2012-12-10 2017-12-22 北京普源精电科技有限公司 一种频谱分析仪
US8957711B2 (en) * 2013-04-29 2015-02-17 Microsemi Semiconductor Ulc Phase locked loop with precise phase and frequency slope limiter
JP2015142265A (ja) * 2014-01-29 2015-08-03 セイコーエプソン株式会社 発振回路、発振器、フラクショナルｎ−ｐｌｌ回路、電子機器、移動体及びフラクショナルｎ−ｐｌｌ回路のリファレンス周波数の決定方法
FR3018971B1 (fr) * 2014-03-21 2016-03-18 Jacques Louis Marie Pontois Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references
US10345787B2 (en) * 2014-09-29 2019-07-09 Fuji Corporation Automatic control device
US10727848B2 (en) 2015-07-08 2020-07-28 Analog Devices Global Phase-locked loop having a multi-band oscillator and method for calibrating same
CN107872221B (zh) * 2016-09-26 2021-04-27 深圳市中兴微电子技术有限公司 一种全相位数字延迟锁相环装置及工作方法
US10295580B2 (en) * 2016-10-03 2019-05-21 Analog Devices Global On-chip measurement for phase-locked loop
CN106788853B (zh) * 2017-01-26 2018-12-07 华为技术有限公司 一种时钟同步装置及方法
CN109218237B (zh) * 2017-07-07 2021-02-19 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法
US10514720B1 (en) 2018-06-19 2019-12-24 Aura Semiconductor Pvt. Ltd Hitless switching when generating an output clock derived from multiple redundant input clocks
US11588489B1 (en) 2021-10-06 2023-02-21 Shaoxing Yuanfang Semiconductor Co., Ltd. Obtaining lock in a phase-locked loop (PLL) upon being out of phase-lock
US11923864B2 (en) 2021-10-18 2024-03-05 Shaoxing Yuanfang Semiconductor Co., Ltd. Fast switching of output frequency of a phase locked loop (PLL)
US11967965B2 (en) 2021-11-03 2024-04-23 Shaoxing Yuanfang Semiconductor Co., Ltd. Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable
CN114785341B (zh) * 2022-06-16 2022-10-11 成都金诺信高科技有限公司 一种用于多输入的锁相环参考源切换方法及锁相环

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511859A (en) * 1982-08-30 1985-04-16 At&T Bell Laboratories Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals
US4538120A (en) * 1983-12-19 1985-08-27 Rca Corporation Carrier recovery loop for reception of quadraphase shift keyed signals
US4835481A (en) * 1986-09-30 1989-05-30 Siemens Aktiengesellschaft Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency
US4789996A (en) * 1988-01-28 1988-12-06 Siemens Transmission Systems, Inc. Center frequency high resolution digital phase-lock loop circuit
US5539351A (en) * 1994-11-03 1996-07-23 Gilsdorf; Ben Circuit and method for reducing a gate volage of a transmission gate within a charge pump circuit
US5666084A (en) 1995-12-01 1997-09-09 Motorola, Inc. Multi-level demodulator and VCO circuit
EP0941580B1 (fr) 1996-11-26 2002-01-30 Siemens Aktiengesellschaft Dispositif de synchronisation d'un bloc de composants
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
JP3605023B2 (ja) * 2000-10-05 2004-12-22 山形日本電気株式会社 クロック生成回路
JP4064338B2 (ja) * 2003-12-10 2008-03-19 松下電器産業株式会社 デルタシグマ型分数分周ｐｌｌシンセサイザ
CN1815892B (zh) * 2005-01-31 2011-09-28 瑞昱半导体股份有限公司 一种检测相位误差并产生控制信号的电路
US7443250B2 (en) 2006-09-29 2008-10-28 Silicon Laboratories Inc. Programmable phase-locked loop responsive to a selected bandwidth and a selected reference clock signal frequency to adjust circuit characteristics

Also Published As

Publication number Publication date
DE102009054204A1 (de) 2010-09-16
CN101753134B (zh) 2013-04-10
US7965115B2 (en) 2011-06-21
GB0821772D0 (en) 2009-01-07
US20100134159A1 (en) 2010-06-03
CN101753134A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
FR2939258A1 (fr) Commutateur de reference logiciel pour boucle a verrouillage de phase
EP1956714B1 (fr) Procédé d&#39;ajout d&#39;un bruit aléatoire dans un circuit convertisseur temps-numérique et circuits pour mettre en oeuvre le procédé
FR2926172A1 (fr) Boucle a verrouillage de phase avec filtre adaptatif pour synchronisation avec oscillateur a commande numerique
FR2752312A1 (fr) Procede et circuit permettant d&#39;ajuster dynamiquement la tension d&#39;alimentation et, ou bien, la frequence du signal d&#39;horloge dans un circuit numerique
EP1049285B1 (fr) Dispositif d&#39;asservissement de fréquence
FR2685594A1 (fr) Dispositif de recuperation de rythme pour installation de reception utilisant l&#39;egalisation auto-adaptative a sur-echantillonnage associee a la demodulation differentiellement coherente.
FR2811165A1 (fr) Procede de cadencement et circuit de cadencement avec boucles a verrouillage de phase doubles
TWI326980B (en) Closed loop control system and method for dynamically changing the loop bandwidth thereof
EP1624575A1 (fr) Architecture de synthétiseur de fréquence
FR2940725A1 (fr) Boucle a verrouillage de phase avec commande a contre-reaction d&#39;etat optimale
FR2898743A1 (fr) Compteur avec circuit de correction
EP1557950A1 (fr) Procédé et dispositif de division de fréquence
FR2908948A1 (fr) Boucle a verrouillage de phase numerique
EP1367723B1 (fr) Modulateur sigma-delta numérique-numérique et synthetiseur de fréquence numérique l&#39;incorporant
EP3048730B1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
FR2775398A1 (fr) Appareil de division de frequence a deux modules et a compteur unique
EP1710916B1 (fr) Boucle à asservissement de phase
EP1514352B1 (fr) Boucle a verrouillage de retard
EP1133060B1 (fr) Boucle à verrouillage de phase permettant de générer un signal de référence ayant une grande pureté spectrale
FR2896641A1 (fr) Procede de calibrage d&#39;un oscillateur et dispositif de calibrage correspondant
EP1521365A2 (fr) Dispositif de retard numérique, oscillateur numérique générateur de signal d&#39;horloge, et interface mémoire
FR2908946A1 (fr) Bvp numerique fractionnaire
EP0644654B1 (fr) Intégrateur et filtre du premier ordre numériques
EP1133059B1 (fr) Covertisseur de fréquence permettant de programmer un rapport de division non-entier au moyen d&#39;un unique mot de consigne
FR2854293A1 (fr) Dispositif de reception de donnees serie