FR2898743A1

FR2898743A1 - Compteur avec circuit de correction

Info

Publication number: FR2898743A1
Application number: FR0650872A
Authority: FR
Inventors: Sebastien Rieubon; Michael Kraemer
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2006-03-15
Filing date: 2006-03-15
Publication date: 2007-09-21
Also published as: US20070216556A1; US7466789B2; EP1835621A1; EP1835621B1; DE602007008779D1

Abstract

L'invention concerne un circuit de comptage pour fournir une valeur de comptage corrigée sur la base du nombre de fronts montants et descendants d'un signal d'entrée survenant pendant une durée de référence, le circuit de comptage comprenant un compteur (22) agencé pour fournir une première valeur de comptage basée sur le nombre de fronts montants du signal d'entrée survenant pendant la durée de référence, ou le nombre de fronts descendants du signal d'entrée survenant pendant la durée de référence, et caractérisé en ce que ce circuit de comptage comprend en outre un circuit d'ajustement (24, 26) agencé pour produire une valeur de comptage corrigée en déterminant l'état du signal d'entrée à l'instant initial (70) et à l'instant final (72) de la durée de référence et pour ajuster la première valeur de comptage si l'état du signal d'entrée au début de la durée de référence est différent de l'état du signal d'entrée à la fin de la durée de référence.

Description

COMPTEUR AVEC CIRCUIT DE CORRECTION

Domaine de l'invention La présente invention concerne un compteur pour compter des périodes d'un signal d'entrée pendant une durée de référence. En particulier, la présente invention concerne un compteur comprenant des circuits supplémentaires pour corriger une valeur de comptage et assurer une précision améliorée. Exposé de l'art antérieur Pour mesurer la fréquence d'un signal d'entrée oscillant, par exemple la sortie en créneau d'un oscillateur à commande en tension (VCO), on peut utiliser un compteur. Pendant une durée de référence connue, généralement fournie par un oscillateur à quartz de haute qualité qui fournit des fronts de synchronisation propres, un compteur compte le nombre de périodes du signal d'entrée oscillant. La fréquence f est alors déterminée par : F = count/tREF où "count" est la valeur de comptage atteinte par le compteur pendant la durée de référence et tREF est la durée de référence. Toutefois, les compteurs sont limités en ce qu'ils comptent généralement le front montant ou le front descendant d'un signal d'entrée et, quand les instants de début et de fin de la durée de référence ne sont pas proches du front concerné du signal d'entrée, la valeur de comptage peut être imprécise. Il existe donc une imprécision inhérente de la valeur de comptage qui peut aller jusqu'à deux comptages du compteur. La fréquence f du signal d'entrée est donc : f = (count + E)/tREF où E est l'erreur de comptage avec 0<E<2. Une façon de réduire l'effet de cette erreur est d'augmenter la durée de référence de sorte que le comptage est plus grand et que l'erreur E devient moins significative. Toute- fois, avec cette solution, le temps nécessaire pour calculer la fréquence d'entrée est augmenté et ceci n'est pas compatible avec des applications dans lesquelles on veut obtenir un résultat rapide du compteur. La figure 1 illustre un procédé connu pour augmenter la précision du compteur sans augmenter la durée de référence. Un tel procédé est décrit, par exemple, dans le document "A digitally controlled PLL for SoC applications", T. Olsson and P. Nilsson, IEEE Solid-State Circuits, vol.39, N .5, pp.751-760, mai 2004.

Le circuit de la figure 1 comprend deux compteurs, un premier compteur 2 qui compte les fronts montants d'un signal d'entrée et un second compteur 4 qui compte les fronts descendants du signal d'entrée. Le signal d'entrée est fourni à chaque compteur sur une ligne d'entrée 6. Les premier et second compteurs 2 et 4 sont commandés pour compter les fronts montants et descendants respectivement du signal d'entrée pendant la durée de référence. Les sorties des compteurs sont fournies à un additionneur 8 qui additionne les comptages pour fournir une valeur de comptage combinée sur une ligne de sortie 10 qui représente le nombre de demi-périodes du signal d'entrée. L'erreur E est donc divisée par deux et la fréquence peut être déterminée par : f = 0,5 (comptage combiné + E) /tREF Un inconvénient du circuit de la figure 1 est que deux 35 compteurs sont nécessaires au lieu d'un. En pratique, pour obtenir une estimation de fréquence suffisamment précise, des milliers de périodes du signal d'entrée sont comptées et en conséquence les compteurs sont des compteurs à par exemple douze ou quinze bits, ce qui nécessite une surface de puce relati- vement importante. Il existe donc un besoin pour un compteur qui fournisse une précision améliorée par rapport à la solution à compteur unique décrite ci-dessus, sans requérir un second compteur et sans augmenter la durée de référence. Résumé de l'invention Des modes de réalisation de la présente invention visent à traiter au moins partiellement les besoins susmentionnés. Selon un premier aspect de la présente invention, il est prévu un circuit de comptage pour fournir une valeur de comptage corrigée sur la base du nombre de fronts montants et descendants d'un signal d'entrée survenant pendant une durée de référence, le circuit de comptage comprenant un compteur agencé pour fournir une première valeur de comptage basée sur le nombre de fronts montants du signal d'entrée survenant pendant la durée de référence, ou le nombre de fronts descendants du signal d'entrée survenant pendant la durée de référence, et caractérisé en ce que ce circuit de comptage comprend en outre un circuit d'ajustement agencé pour produire une valeur de comptage corrigée en déterminant l'état du signal d'entrée à l'instant initial et à l'instant final de la durée de référence et pour ajuster la première valeur de comptage si l'état du signal d'entrée au début de la durée de référence est différent de l'état du signal d'entrée à la fin de la durée de référence. Selon un mode de mise en oeuvre de la présente inven- tion, le circuit d'ajustement est agencé pour ajouter une valeur à la première valeur de comptage quand le signal d'entrée est dans un premier état à l'instant initial et dans un second état à l'instant final, et pour soustraire une valeur quand le signal d'entrée est dans le second état à l'instant initial et dans le premier état à l'instant final.

Selon un mode de mise en oeuvre de la présente invention, le circuit d'ajustement comprend un moyen de multiplication agencé pour multiplier la première valeur de comptage par deux et un moyen d'addition agencé pour ajouter un 1 ou soustraire un 1 du résultat de la multiplication pour produire la valeur de comptage corrigée. Selon un mode de mise en oeuvre de la présente invention, le compteur est agencé pour compter les fronts descendants du signal d'entrée pendant la durée de référence et le circuit d'ajustement est agencé pour ajouter un 1 au résultat de la multiplication quand le signal d'entrée est bas à l'instant initial et haut à l'instant final, et pour ajouter -1 au résultat de la multiplication quand le signal d'entrée est haut à l'instant initial et bas à l'instant final.

Selon un mode de mise en oeuvre de la présente invention, le compteur est agencé pour compter les fronts montants du signal d'entrée pendant la durée de référence et le moyen d'ajustement est agencé pour ajouter un 1 au résultat de la multiplication quand le signal d'entrée est haut à l'instant initial et bas à l'instant final, et pour ajouter -1 au résultat de la multiplication quand le signal d'entrée est bas à l'instant initial et haut à l'instant final. Selon un mode de mise en oeuvre de la présente inven- tion, les instants initial et final de la durée de référence sont déterminés par les fronts d'un signal de durée de référence et le circuit d'ajustement comprend un premier moyen d'échantil- lonnage agencé pour échantillonner le signal de durée de réfé- rence par des fronts descendants du signal d'entrée et pour fournir le résultat, un deuxième moyen d'échantillonnage agencé pour échantillonner le signal de durée de référence par des fronts montants du signal d'entrée et pour fournir le résultat, et un troisième moyen d'échantillonnage agencé pour échantil-lonner la sortie de l'un des premier et deuxième moyens d'échantillonnage par les fronts montants et descendants de la sortie de l'autre des premier et deuxième moyens d'échan- tillonnage, la génération de la valeur de comptage corrigée étant basée sur la sortie des troisièmes moyens d'échantillon-nage. Selon un deuxième aspect de la présente invention, il est prévu un circuit d'étalonnage pour étalonner un oscillateur à commande en tension, l'oscillateur à commande en tension fournissant un signal oscillant, le circuit d'étalonnage comprenant un circuit de comptage selon un des modes de réalisation précédents, pour fournir une valeur de comptage sur la base du nombre de fronts montants et descendants du signal oscillant, et un moyen de comparaison pour comparer la valeur de comptage à une valeur de référence et étalonner l'oscillateur à commande en tension sur la base de ladite comparaison. Selon un mode de mise en oeuvre de la présente inven-15 tion, l'oscillateur à commande en tension est étalonné par un décalage de sa plage de fonctionnement. Selon un autre aspect de la présente invention, il est prévu un dispositif mobile comprenant un circuit de comptage selon un des modes de réalisation précédents. 20 Selon un autre aspect de la présente invention, il est prévu un procédé pour fournir une valeur de comptage sur la base du nombre de fronts montant et descendant d'un signal d'entrée survenant pendant une durée de référence, ce procédé comprenant : fournir une première valeur de comptage sur la base du 25 comptage du nombre de fronts montants du signal d'entrée survenant pendant la durée de référence, et du nombre de fronts descendants du signal d'entrée survenant pendant la durée de référence, caractérisé en ce que ce procédé comprend en outre les étapes suivantes : déterminer l'état du signal d'entrée à 30 l'instant initial et à l'instant final de la durée de référence, régler la première valeur de comptage si l'état du signal d'entrée au début de la durée de référence est différent de l'état du signal d'entrée à la fin de la durée de référence pour produire une valeur de comptage corrigée et fournir la valeur de 35 comptage corrigée.

Brève description des dessins Ces objets, caractéristiques, aspects et avantages de la présente invention ainsi que d'autres apparaîtront à la lecture de la description détaillée suivante de divers modes de réalisation, donnés à titre d'exemple et sans caractère limita-tif, et au cours de laquelle il est fait référence aux figures jointes parmi lesquelles : la figure 1, décrite ci-dessus, représente un circuit de comptage connu à deux compteurs ; la figure 2 représente un circuit de comptage selon un mode de réalisation de la présente invention ; les figures 3A à 3D sont des chronogrammes de différents états du circuit de la figure 2 ; et la figure 4 représente un mode de réalisation d'un 15 circuit d'étalonnage comprenant un circuit de comptage selon la figure 2. Description détaillée de modes de réalisation de l'invention La figure 2 représente un circuit de comptage 20 selon un mode de réalisation de l'invention. Ce circuit permet de 20 déterminer le nombre de fronts d'un signal d'entrée pendant une durée de référence tREF, et peut être utilisé pour déterminer, par exemple, la fréquence de la sortie d'un oscillateur à commande en tension (VCO). Le circuit de comptage 20 comprend un compteur 22 25 ayant une entrée de remise à zéro (RESET) pour remettre à zéro la valeur de comptage du compteur. Le compteur est par exemple un compteur à 12 ou 15 bits. Le circuit 20 comprend en outre un circuit d'ajustement 24 pour détecter si la valeur de comptage du compteur doit être ajustée. Les sorties du compteur 22 et du 30 circuit d'ajustement 24 sont fournies à un bloc additionneur 26. Le circuit d'ajustement 24 reçoit un signal de référence, tRFF, sur la ligne 28, qui représente une durée de référence. Ce signal est un signal propre produit par un oscillateur à quartz de haute qualité. Le circuit d'ajustement 24 reçoit 35 également un signal d'entrée sur la ligne 30.

Le circuit d'ajustement 24 comprend des première, deuxième, troisième et quatrième bascules de type D 32, 34, 36 et 38, une porte ET à deux entrées 48 et une porte NON OU à deux entrées 50. Le signal tREF est fourni sur une ligne 28 à l'entrée de données de chacune des première et deuxième bascules 32, 34. Le signal d'entrée est fourni sur une ligne 30 à l'entrée d'horloge de chacune des première et deuxième bascules ; toutefois il est inversé à l'entrée d'horloge de la première bascule 32 mais pas à l'entrée de la deuxième.

La sortie Q de la première bascule 32 est connectée aux entrées d'horloge des troisième et quatrième bascules 36, 38 ; toutefois il est inversé à l'entrée d'horloge de la troisième bascule mais pas à l'entrée de la quatrième. La sortie Q inversée de la deuxième bascule 34 sur la ligne 42 est fournie à l'entrée de données des troisième et quatrième bascules 36, 38. On rappelle que la sortie Q d'une bascule de type D prend la valeur de l'entrée de données peu après le front significatif (montant ou descendant) du signal sur son entrée d'horloge. Les sorties Q inversées des troisième et quatrième bascules sur les lignes 44 et 46 sont respectivement connectées à une première entrée de la porte ET 48 et à une entrée de la porte NON OU 50. Les sorties de la porte ET 48 sur la ligne 52 et de la porte NON OU 50 sur la ligne 54 sont fournies à un bloc additionneur 26 et en particulier la ligne 52 est connectée à une entrée "+1" du bloc additionneur 26 tandis que la ligne 54 est connectée à une entrée "-1" du bloc additionneur. Le compteur 22 reçoit un signal sur la ligne 58 d'une porte NON ET à deux entrées 56. Les première et seconde entrées de la porte NON ET 56 sont connectées au signal d'entrée sur la ligne 30 et la sortie Q de la première bascule 32 sur la ligne 40, respectivement. Le compteur 22 compte les fronts montants du signal sur la ligne 58 et fournit le résultat sur la ligne 60 au bloc additionneur 26 et en particulier à une entrée "x2" de ce bloc additionneur.

Le bloc additionneur 26 fournit une valeur de comptage de sortie (COUNT) sur la ligne 62 qui comprend k+1 bits, où k est le nombre de bits du compteur. La valeur de comptage de sortie est déterminée comme étant la valeur de comptage sur la ligne 60 multipliée par deux, un 1 étant ajouté ou soustrait en fonction des signaux sur les lignes 52 et 54, respectivement. Le fonctionnement du circuit de comptage 20 de la figure 2 va maintenant être décrit en faisant référence au chronogramme des figures 3A à 3D.

Chacune des figures 3A à 3D représente des signaux en divers points du circuit de la figure 2. En particulier, chaque figure représente, avec une référence numérique correspondante, le signal d'entrée sur la ligne 30, le signal de durée de référence tREF sur la ligne 28, la sortie Q inverse de la deuxième bascule sur la ligne 42, la sortie Q inverse de la troisième bascule sur la ligne 44, la sortie Q inverse de la quatrième bascule sur la ligne 46, la sortie de la porte ET 48 sur la ligne 52, la sortie de la porte NON OU 50 sur la ligne 54, la sortie de la porte NON ET 56 sur la ligne 58, l'entrée de remise à zéro vers le compteur 22, et la valeur de comptage sur la ligne 60. En relation avec la figure 3A, le signal de durée de référence sur la ligne 28 a un front montant 70 indiquant le début de la durée de référence tREF et un front descendant 72 indiquant la fin de cette durée. Dans cet exemple, le front mon- tant 70 survient pendant une alternance basse du signal d'entrée sur la ligne 30 tandis que le front descendant 72 survient pendant une alternance à haut niveau du signal d'entrée. Le signal tREF est échantillonné au niveau de la première bascule par les fronts descendants du signal d'entrée et, comme cela est représenté, le signal sur la ligne 40 passe à un niveau haut (front 74) peu après le front descendant 76 du signal d'entrée, et à niveau bas (front 78) peu après le front descendant 80 du signal d'entrée. Le signal tREF est également échantillonné au niveau de la seconde bascule 34, mais par les fronts montants du signal d'entrée. Le signal sur la ligne 42, qui est la sortie Q inverse, passe à niveau bas (front 82) peu après le front montant 84 du signal d'entrée et à niveau haut (front 86) peu après le front montant 88 du signal d'entrée.

Ensuite, au niveau de la troisième bascule 36, l'inverse du signal sur la ligne 40 est utilisé pour cadencer la sortie sur la ligne 42 de la seconde bascule et, comme cela est représenté, le signal de sortie sur la ligne 44 qui est la sortie Q inverse passe à niveau haut (front 90) peu après le front descendant 78. Ce signal sur la ligne 44 indique l'état du signal d'entrée à l'instant de fin (front 72) de la durée de référence et en conséquence passe à niveau haut indiquant que le signal d'entrée était haut. Sur la quatrième bascule 38, le signal sur la ligne 40 est utilisé pour cadencer la sortie sur la ligne 42 de la deuxième bascule et, comme cela est représenté, le signal de sortie sur la ligne 46, qui est la sortie Q inverse passe à niveau haut (front 92) peu après le front descendant 74. Ce signal sur la ligne 46 indique l'inverse de l'état du signal d'entrée à l'instant initial (front 70) de la durée de référence, et en conséquence passe à niveau haut indiquant que le signal d'entrée était bas. Les signaux sur les lignes 44 et 46 sont fournis à la porte ET 48 et à la porte NON OU 50, qui produisent des signaux indiquant si la valeur de comptage doit être ajustée en ajoutant 1 ou en soustrayant 1, ou si elle doit rester inchangée en ne faisant rien. Comme cela est représenté en figure 3A, le signal sur la ligne 52 à l'entrée +1 de l'additionneur 26 est haut tandis que le signal sur la ligne 54 à l'entrée -1 de l'addi- tionneur est bas. Le signal sur la ligne 58 est utilisé pour cadencer le compteur 22 pendant la durée de référence. Pour assurer un signal propre vers le compteur, le signal sur la ligne 40 et le signal d'entrée sur la ligne 30 sont connectés à une porte NON ET 56 pour produire le signal sur la ligne 58 qui commande le compteur 22. Les deux fronts montants 90, 92 de ce signal incrémentent le comptage, qui est représenté comme montant de 0 à 2 sur la ligne 60. La ligne 60 et la sortie du bloc additionneur sur la ligne 62 comprennent en fait plusieurs conducteurs de données en parallèle. Dans le présent exemple, le compteur 22 est un compteur à 12 bits, la ligne 60 comprend 12 conducteurs de données en parallèle, tandis que la ligne 62 comprend 13 conducteurs de données en parallèle. En raison de l'utilisation de la porte NON ET 56, la valeur de comptage concerne les fronts descendants du signal d'entrée. Cette valeur de comptage est multipliée par deux par le bloc additionneur 26 en décalant le signal binaire d'un bit vers la gauche et en ajoutant un zéro. Par exemple, la valeur de comptage binaire "10" (2) devient "100" (4). Ceci fournit une valeur approchée pour le nombre de demi-périodes du signal d'entrée. Le bloc additionneur 26 ajoute alors une demi-période si le signal sur la ligne 52 est haut et soustrait une demi-période si le signal sur la ligne 54 est haut. Dans le cas de la figure 3A, une demi-valeur est ajoutée, ce qui donne un comptage total de cinq, qui est fourni sur la ligne 62. Le signal RESET remet à zéro le compteur après que le comptage final a été déterminé. Le signal de remise à zéro est par exemple commandé pour passer à niveau bas une durée prédéterminée après la fin de la période de référence (front 72).

De façon générale, quand les états (haut ou bas) du signal d'entrée à l'instant initial de la période de référence et à l'instant final de la période de référence sont identiques (tous deux haut ou tous deux bas), aucun ajustement n'est requis. Dans le mode de réalisation de la figure 2, dans lequel le comptage est réalisé sur la base des fronts descendants du signal d'entrée, quand le signal d'entrée est bas à l'instant initial et haut à l'instant final de la durée de référence, un 1 est ajouté à la valeur de comptage. D'autre part, si le signal d'entrée est haut à l'instant initial et bas à l'instant final de la durée de référence, un 1 est soustrait de la valeur de comptage. Les chronogrammes des figures 3B et 3C illustrent les cas dans lesquels le signal d'entrée est haut ou bas respective- ment à l'instant initial et à l'instant final de la durée de référence. Dans les deux cas, rien n'est ajouté ni soustrait de la valeur de comptage, comme cela est indiqué par le fait que les deux signaux 52 et 54 sont bas dans les deux cas. La valeur de comptage reste donc à quatre.

Le chronogramme de la figure 3D illustre le cas où le signal d'entrée est haut à l'instant initial et bas à l'instant final de la durée de référence et en conséquence le signal sur la ligne 54 est haut indiquant qu'un 1 est soustrait de la valeur de comptage. La valeur de comptage est donc déterminée comme étant de 4-1 = 3. La valeur de comptage sur la ligne 62 peut être fournie à divers circuits pour réaliser diverses fonctions. Par exemple, le circuit de comptage peut être utilisé pour étalonner un oscillateur à commande en tension comme cela va maintenant être décrit en relation avec la figure 4. La figure 4 représente un circuit d'étalonnage pour étalonner un oscillateur à commande en tension (VCO) 100. Le VCO 100 reçoit une tension de commande d'entrée (Vdc) sur une ligne 102, cette tension commandant la fréquence d'oscillation du signal de sortie du VCO. Le VCO comprend également une entrée d'étalonnage pour recevoir des signaux d'étalonnage sur des lignes 104 pour étalonner le VCO. Le VCO 100 comprend plusieurs commutateurs (non représentés en figure 4) pour sélectionner la plage de fonctionnement du VCO, en particulier des fréquences maximum et minimum fmax et fmin qui correspondent aux niveaux de tensions de commande d'entrée maximum et minimum. Bien que la plage de fonctionnement du VCO (fmax fmin) reste constante, ces commutateurs permettent à la plage de fonctionnement d'être décalée pour étalonner la fréquence du signal de sortie du VCO pour une tension de commande d'entrée donnée. Les commutateurs sont réglés pendant une phase d'étalonnage de sorte que, par exemple, la valeur à fréquence médiane requise correspond au niveau de tension médian de la tension d'alimentation. Les commutateurs sont commandés par des signaux fournis à l'entrée d'étalonnage sur les lignes 104. Le circuit d'étalonnage comprend en outre des premier et second blocs de comptage 106, 108 dont la sortie est connectée à un comparateur 110. Le premier bloc de comptage 106 reçoit chacun un signal de fréquence de référence fREF sur une ligne 112. Le premier bloc de comptage 106 compte des fronts montants de fREF et fournit la valeur de comptage de sortie 'COUNT 1' sur les lignes 114, ce signal commandant les états du comparateur 110. Le premier bloc de comptage 106 fournit également un signal de durée de référence au second bloc de comptage 108. Le second bloc de comptage 108 est un bloc qui correspond au circuit de la figure 2 décrit ci-dessus et reçoit le signal de durée de référence, ce signal comprenant deux fronts indiquant une durée de référence tREF au bloc de comptage. La durée de référence tREF a une durée dont la valeur est par exemple une demi période du signal fREF ou plus préférentiellement un multiple de la période du signal fREF. Le second bloc de comptage 108 reçoit également la sortie fou' du VCO 100 sur une ligne 116. Pendant la durée de référence tREF, le second bloc de comptage compte les fronts montants ou descendants du signal de sortie du VCO sur la ligne 116 et corrige la valeur de comptage de la façon décrite en relation avec la figure 2, avant de fournir la valeur de comptage de sortie 42 sur la ligne 118 vers le comparateur 110.

Le comparateur 110 est une machine d'état qui fonctionne dans un premier nombre d'états déterminé par le signal 'COUNT 1' reçu à partir du premier bloc de comptage 106. Par exemple, le comparateur est programmé pour étalonner le VCO pendant 10 périodes successives de fREF, et ensuite pour attendre 300 périodes avant de réétalonner. Le comparateur 110 reçoit un signal de rapport de division NDIV sur les lignes 120 sous la forme d'un mot (par exemple de 16 bits) indiquant le rapport requis entre le signal de fréquence de référence fREF et la fréquence du signal de sortie du VCO fou". Pendant les périodes d'étalonnage du signal de fréquence de référence fREF, le comparateur 110 étalonne les commutateurs du VCO en four- nissant des signaux sur les lignes 104 de sorte que le signal 'COUNT 2' sur les lignes 118 soit aussi proche que possible du signal de rapport de division NDIV ou dans le cas où tpEF est égal à n demi périodes du signal fREF, aussi proche que possible d'un multiple n du signal de rapport de division NDIV• Ainsi, le signal de fréquence de sortie du VCO est étalonné de sorte que : fOUT NDIV fREF Une fois l'étalonnage terminé, les signaux de contrôle du VCO sur les lignes 104 sont figés. Puis, une boucle à verrouillage de phase (non représentée en figure 4) est utilisée pour décaler la tension de la ligne 102 jusqu'à ce que la fréquence du signal OUT ait la valeur voulue, afin d'avoir : FOUT = NDIV fREF La tension sur la ligne 102 est donc étalonnée pour être la plus proche possible de la tension Vdc présente lors de l'étalonnage. Ainsi, la présente invention prévoit un circuit de comptage qui fournit une valeur de comptage avec une précision améliorée sur la base des fronts montants et descendants d'un signal d'entrée sans nécessiter deux compteurs. Ceci est réalisé en comptant des fronts montants ou descendants du signal d'entrée pendant une durée de référence et en déterminant si cette valeur doit être ajustée en déterminant l'état (haut ou bas) du signal d'entrée à l'instant initial et à l'instant final de la durée de référence. Le circuit supplémentaire requis pour réaliser les tâches de détermination de cet état du signal d'entrée occupe beaucoup moins de surface de puce que le circuit requis par un compteur supplémentaire. En outre, la précision supplémentaire du compteur est obtenue sans augmenter la durée de référence du comptage et donc le résultat du compteur peut être fourni sans retard supplémentaire. L'exemple du circuit d'étalonnage d'un VCO a été donné mais des modes de réalisation du circuit de comptage pourraient être utilisés dans d'autres buts, par exemple pour mesurer le gain d'un VCO ou en tant que diviseur dans une boucle à verrouillage de phase. Le circuit de comptage décrit ici est particulièrement avantageux dans des environnements dans les-quels la surface est limitée, par exemple dans des dispositifs mobiles. En particulier, le circuit de comptage est utile à des dispositifs mobiles dans des applications telles que des réseaux à accès local sans fil (WLAN) et Bluetooth. Bien qu'un mode de réalisation d'un circuit de comptage 20 selon la présente invention ait été décrit en détail en relation avec la figure 2, il sera clair que de nombreuses modifications ou variantes peuvent s'appliquer à ce circuit. Par exemple, bien que la sortie Q inverse ait été utilisée pour les deuxième, troisième et quatrième bascules 34, 36, 38, la sortie Q directe de chacune de ces bascules pourrait être utilisée. En outre, bien qu'une porte NON ET 56 soit utilisée pour produire le signal de commande vers le compteur 12, dans des variantes, d'autres types de logique pourraient être utilisés. Dans des variantes, le compteur 22 pourrait compter les fronts montants plutôt que les fronts descendants du signal d'entrée et les signaux sur les lignes 52 et 54 pourraient être commutés de sorte qu'ils sont fournis aux entrées "-1" et "+1" du bloc additionneur 26, respectivement, pour fournir les mêmes résultats.

En outre, bien que dans le mode de réalisation décrit le signal d'entrée soit une onde en créneau symétrique, c'est-à-dire que les fronts montants et descendants sont équidistants, dans d'autres modes de réalisation, l'écart entre les fronts pourrait être distinct et pourrait par exemple être dans un rapport connu entre la longueur des impulsions haute et basse.

Dans ce cas, la multiplication de la valeur de comptage sur la ligne 60 et les valeurs ajoutées ou soustraites de cette valeur pourraient être réglées en conséquence. Bien que l'exemple d'une valeur de comptage sur 13 bits à la sortie 62 du circuit de comptage ait été donné ci-dessus, la valeur de comptage sera déterminée selon les exigences du circuit.

Claims

REVENDICATIONS

1. Circuit de comptage pour fournir une valeur de comptage corrigée sur la base du nombre de fronts montants et descendants d'un signal d'entrée survenant pendant une durée de référence, le circuit de comptage comprenant : un compteur (22) agencé pour fournir une première valeur de comptage basée sur : le nombre de fronts montants du signal d'entrée survenant pendant la durée de référence, ou le nombre de fronts descendants du signal d'entrée survenant pendant la durée de référence ; et caractérisé en ce que ce circuit de comptage comprend en outre un circuit d'ajustement (24, 26) agencé pour produire une valeur de comptage corrigée en déterminant l'état du signal d'entrée à l'instant initial (70) et à l'instant final (72) de la durée de référence et pour ajuster la première valeur de comptage si l'état du signal d'entrée au début de la durée de référence est différent de l'état du signal d'entrée à la fin de la durée de référence.

2. Circuit de comptage selon la revendication 1, dans lequel le circuit d'ajustement est agencé pour ajouter une valeur à la première valeur de comptage quand le signal d'entrée est dans un premier état à l'instant initial et dans un second état à l'instant final, et pour soustraire une valeur quand le signal d'entrée est dans le second état à l'instant initial et dans le premier état à l'instant final.

3. Circuit de comptage selon la revendication 1, dans lequel le circuit d'ajustement comprend un moyen de multiplication agencé pour multiplier la première valeur de comptage par deux et un moyen d'addition agencé pour ajouter un 1 ou soustraire un 1 du résultat de la multiplication pour produire la valeur de comptage corrigée.

4. Circuit de comptage selon la revendication 3, dans lequel le compteur (22) est agencé pour compter les fronts descendants du signal d'entrée pendant la durée de référence et le circuit d'ajustement est agencé pour ajouter un 1 au résultat de la multiplication quand le signal d'entrée est bas à l'instant initial et haut à l'instant final, et pour ajouter -1 au résultat de la multiplication quand le signal d'entrée est haut à l'instant initial et bas à l'instant final.

5. Circuit de comptage selon la revendication 3, dans lequel le compteur (22) est agencé pour compter les fronts montants du signal d'entrée pendant la durée de référence et le moyen d'ajustement est agencé pour ajouter un 1 au résultat de la multiplication quand le signal d'entrée est haut à l'instant initial et bas à l'instant final, et pour ajouter -1 au résultat de la multiplication quand le signal d'entrée est bas à l'instant initial et haut à l'instant final.

6. Circuit de comptage selon la revendication 1, dans lequel lesdits instants initial et final de la durée de référence sont déterminés par les fronts (70, 72) d'un signal de durée de référence et le circuit d'ajustement comprend : un premier moyen d'échantillonnage (32) agencé pour échantillonner le signal de durée de référence par des fronts descendants du signal d'entrée et pour fournir le résultat ; un deuxième moyen d'échantillonnage (34) agencé pour échantillonner le signal de durée de référence par des fronts montants du signal d'entrée et pour fournir le résultat ; et un troisième moyen d'échantillonnage (36, 38) agencé pour échantillonner la sortie de l'un des premier et deuxième moyens d'échantillonnage par les fronts montants et descendants de la sortie de l'autre des premier et deuxième moyens d'échantillonnage, la génération de la valeur de comptage corrigée étant basée sur la sortie des troisièmes moyens d'échantillon- nage.

7. Circuit d'étalonnage pour étalonner un oscillateur à commande en tension (106), l'oscillateur à commande en tension fournissant un signal oscillant, le circuit d'étalonnage comprenant : un circuit de comptage selon la revendication 1, pour fournir une valeur de comptage sur la base du nombre de fronts montants et descendants du signal oscillant ; et un moyen de comparaison pour comparer la valeur de comptage à une valeur de référence et étalonner l'oscillateur à commande en tension sur la base de ladite comparaison.

8. Circuit d'étalonnage selon la revendication 7, dans lequel ledit oscillateur à commande en tension est étalonné par un décalage de sa plage de fonctionnement.

9. Dispositif mobile comprenant un circuit de comptage pour fournir une valeur de comptage corrigée sur la base du nombre de fronts montant et descendant d'un signal d'entrée sur-venant pendant une durée de référence, les circuits de comptage comprenant : un compteur (22) agencé pour fournir une première valeur de comptage basée sur : le nombre de fronts montants du signal d'entrée survenant pendant la durée de référence, ou le nombre de fronts descendants du signal d'entrée survenant 20 pendant la durée de référence ; et caractérisé en ce que ce circuit de comptage comprend en outre un circuit d'ajustement (24, 26) agencé pour produire une valeur de comptage corrigée en déterminant l'état du signal d'entrée à l'instant initial (70) et à l'instant final (72) de 25 la durée de référence et pour ajuster la première valeur de comptage si l'état du signal d'entrée au début de la durée de référence est différent de l'état du signal d'entrée à la fin de la durée de référence.

10. Procédé pour fournir une valeur de comptage sur la 30 base du nombre de fronts montant et descendant d'un signal d'entrée survenant pendant une durée de référence, ce procédé comprenant : fournir une première valeur de comptage sur la base du comptage : du nombre de fronts montants du signal d'entrée survenant pendant la durée de référence, et du nombre de fronts descendants du signal d'entrée survenant pendant la durée de référence, caractérisé en ce que ce procédé comprend en outre les étapes suivantes : déterminer l'état du signal d'entrée à l'instant initial (70) et à l'instant final (72) de la durée de référence ; régler la première valeur de comptage si l'état du signal d'entrée au début de la durée de référence est différent de l'état du signal d'entrée à la fin de la durée de référence pour produire une valeur de comptage corrigée ; et fournir la valeur de comptage corrigée.