FR2908948A1

FR2908948A1 - Boucle a verrouillage de phase numerique

Info

Publication number: FR2908948A1
Application number: FR0759134A
Authority: FR
Inventors: Der Valk Robertus Laurenti Van; Paulus Hendricus Lodewi Schram; Rijk Johannes Hermanus Aloy De
Original assignee: Zarlink Semoconductor Inc
Current assignee: Microsemi Semiconductor ULC
Priority date: 2006-11-17
Filing date: 2007-11-19
Publication date: 2008-05-23
Anticipated expiration: 2027-11-19
Also published as: CN101183869B; CN101183869A; FR2908948B1; DE102007054383A1; US20080116982A1; US7642862B2; GB0622948D0; DE102007054383B4

Abstract

Une boucle à verrouillage de phase numérique comprend une unité d'acquisition de phase (22) destinée à produire une représentation numérique de la phase d'un signal de référence, un détecteur de phase numérique (14) comportant une première entrée recevant un signal numérique à partir de, ou dérivé de, la sortie de l'unité d'acquisition de phase, un filtre à boucle numérique (20) filtrant la sortie du détecteur de phase numérique et un oscillateur commandé numérique (16) générant un signal de sortie sous la commande du filtre à boucle numérique. Une boucle de réaction numérique fournit une seconde entrée au détecteur de phase numérique à partir de la sortie de l'oscillateur commandé numérique.

Description

1 BOUCLE A VERROUILLAGE DE PHASE NUMERIQUE La présente invention concerne

une boucle à verrouillage de phase numérique et, en particulier une boucle à verrouillage de phase (PLL pour phase locked loop ) numérique avec un signal de réaction physique.

Dans la conception d'une PLL, une question centrale est la conception du détecteur de phase du fait qu'il comprend un certain nombre de facteurs qui limitent la performance de la PLL. Une PLL analogique classique est typiquement construite comme le montre la figure 1. Sur cette figure, un détecteur de phase 14 détermine la différence entre deux signaux de phase, l'un étant le signal de réaction et l'autre étant le signal de référence. La sortie du détecteur de phase est fournie à une section de filtre 20, qui peut être par exemple de type P (proportionnel) seulement, mais sera typiquement de type PI (proportionnel-intégral), formant ce que l'on appelle une PLL de type Il. Le filtre alimente un oscillateur commandé 3, qui sur la figure 1 est un oscillateur commandé en tension ou en courant. La fréquence générée par l'oscillateur commandé est divisée 4 et renvoyée à l'entrée du détecteur de phase 14. L'analyse d'une telle boucle à verrouillage de phase ou PLL est typiquement effectuée en utilisant la formule de Black pour analyser la largeur de bande de la boucle fermée, le taux de dépassement, la compensation et similaires. Les PLL analogiques ont plusieurs limitations pour lesquelles les PLL numériques ont une performance bien meilleure. Cela résulte de la nature différente de la PLL numérique. Dans une PLL numérique, le signal de phase est échantillonné et utilisé pour commander un oscillateur commandé numériquement ou DCO pour ( digital controlled oscillator ). Les PLL numériques ont plusieurs avantages y compris une rémanence simple et précise. S'il n'existe aucun signal de référence disponible, une PLL numérique peut utiliser son réglage de DCO actuel ou un réglage de DCO historique pour maintenir la même fréquence de sortie sans aucune erreur 2908948 2 dans la valeur de commande numérique. Une PLL numérique reposera typiquement sur la stabilité de son signal d'horloge pour parvenir à cela, qui provient la plupart du temps d'un oscillateur à cristal. Les PLL analogiques auront d'autres éléments moins stables dans leur structure sur lesquelles 5 reposer. Une PLL numérique n'aura aucune difficulté à fournir des largeurs de bande extrêmes de l'ordre de 10 MHz, ce qui est très difficile pour les PLL analogiques. Une PLL numérique repose sur la stabilité de son horloge. Une PLL numérique peut manipuler des fréquences d'entrée 1 o extrêmement basses telles que 1 Hz. Une PLL analogique introduira beaucoup de bruit du détecteur de phase, de la pompe de charge et similaires, comme tout le bruit des éléments analogiques se rabattra en une petite bande de fréquence. Le bruit du cristal d'une PLL numérique sera également rabattu, mais reste bien inférieur en taille absolue. Une PLL 15 numérique typique ressemble beaucoup à une PLL analogique et est montrée sur la figure 2. Une unité d'échantillonnage fournit l'entrée au détecteur de phase 14 qui à son tour fournit le signal au filtre numérique 20, au DCO 16 et au synthétiseur de fréquence 10. Toutefois, les PLL numériques sont sensibles à l'addition de bruit qui est ajouté au signal de 20 réaction pendant le processus de re-échantillonnage. Des exemples de circuits typiques de l'art antérieur sont montrés dans les brevets US n 5 602 884 ; 7 006 590 et 5 905 388. Selon un premier aspect de l'invention, il est proposé une boucle à 25 verrouillage de phase numérique comprenant une unité d'acquisition de phase destinée à produire une représentation numérique de la phase d'un signal de référence ; un détecteur de phase numérique comportant une première entrée recevant un signal numérique à partir de, ou dérivé de, la sortie de l'unité d'acquisition de phase ; un filtre à boucle numérique filtrant la sortie du détecteur de phase numérique ; un oscillateur commandé numérique générant un signal de sortie sous la commande du filtre à boucle 2908948 3 numérique et une boucle de réaction numérique fournissant une seconde entrée au détecteur de phase numérique à partir de la sortie de l'oscillateur commandé numérique. Selon un autre aspect, l'invention propose un procédé de suivi d'un 5 signal de référence comprenant les étapes consistant à produire une représentation numérique de la phase du signal de référence ; générer un signal de sortie avec un oscillateur commandé numérique et comparer la phase numérique de la sortie de l'oscillateur commandé numérique avec la représentation numérique du signal de référence pour produire un signal de 10 commande pour l'oscillateur commandé numérique. On décrira à présent l'invention plus en détail, à titre d'exemple uniquement, en référence aux dessins qui l'accompagnent, dans lesquels : la figure 1 est un schéma de principe d'une PLL analogique classique ; 15 la figure 2 est un schéma de principe d'une PLL numérique classique ; la figure 3 est un schéma de principe d'une PLL numérique avec acquisition de phase et toute la boucle numérique ; et la figure 4 est un schéma de principe d'une PLL numérique avec une boucle numérique mise en oeuvre sous forme de logiciel.

20 En se référant à nouveau à la figure 2, la sortie du synthétiseur de fréquence 10 passe par l'échantillonnage d'unité de différence 12 vers une entrée de détecteur de phase 14, qui est un détecteur avec des entrées négatives et positives. On observera que le signal de réaction provenant du 25 synthétiseur de fréquence 10 est en fait un dérivé proche de la sortie de l'oscillateur commandé numérique 13 appelé encore DCO 16 par la suite Il est ainsi possible de générer le signal de réaction de phase non comme une fréquence réelle, mais comme un mot numérique en prenant la valeur de phase (fréquence) du DCO et en la multipliant/divisant pour 30 l'appliquer à une autre phase (fréquence) dans une opération mathématique simple : multiplication avec un nombre (fractionnaire) qui est identique à une 2908948 4 division par un nombre fractionnaire. Si cela est effectué, la comparaison de phase à l'entrée de la PLL doit être effectuée avec un signal provenant d'un bloc qui acquiert la phase du signal d'entrée et compare celle-ci avec le mot de phase de réaction.

5 L'échantillonnage d'un signal de réaction réel ne donne en fait pas d'information, mais peut au mieux ajouter du bruit. Cela est en fait simple à comprendre. La génération à partir du DCO d'un signal réel va du domaine d'un mot numérique à un signal physique réel et est échantillonné de retour dans le domaine numérique, moment auquel le signal est à nouveau un mot 10 numérique. En réalité, les deux transitions de domaine sont normalement conçues pour rendre les erreurs de bruit aussi faibles que possible. Selon des modes de réalisation de l'invention, les deux transitions de domaine sont éliminées totalement, ce qui rend la conception du circuit plus simple, puisque les deux transitions n'introduisent plus de problèmes de conception 15 difficile. Au lieu de cela, le procédé est effectué entièrement dans le domaine numérique, où de nombreuses opérations sont simples à mettre en oeuvre sans aucune erreur. La figure 3 montre une PLL toute numérique. Le détecteur de phase numérique 14, l'unité de division par N 18, le filtre numérique 20 et le DCO 20 16 peuvent tous être facilement mis en oeuvre sous forme de matériel ou de logiciel ou de combinaison de ceux-ci de sorte que toute conception puisse bien être optimisée pour l'aptitude à la mise à l'essai, la vitesse, la flexibilité et similaires. La conception des mathématiques de la boucle réelle a été décrite 25 dans de nombreux articles sur la théorie de la commande et n'est pas une source de difficultés de conception majeure. Voir, par exemple, Phase locked loops : a control centric tutorial : Abramovitch, D. American Control Conference, 2002 ; pages 1 à 15, volume 1 ; ISSN 0743-1619, dont les contenus sont incorporés ici en référence.

30 Puisque la PLL de la figure 3 est à présent mise en oeuvre entièrement dans le domaine numérique, les problèmes notés ci-dessus 2908948 5 peuvent être évités. Le manque de réaction physique offre plus de flexibilité en termes de conception et élimine nombre de blocs nécessaires pour mettre en oeuvre des transitions de domaine. Cela implique moins d'état réel sur la puce, de puissance et d'efforts de conception et, principalement en raison de 5 la réduction de puissance globale (diminution des problèmes de couplage d'alimentation), une performance quelque peu améliorée pour les blocs restants. Un problème est toutefois la mise en oeuvre du bloc d'acquisition de phase 22 dans un tel environnement. Le fonctionnement du bloc d'acquisition 10 de phase 22 est en fait vraiment simple et dépend entièrement de la corrélation de l'horloge d'échantillonnage et de l'horloge du système sur lequel sont exploités tous les circuits numériques normaux. On décrira à présent le fonctionnement du bloc d'acquisition de phase dans différents scénarios.

15 1 Supposons que les deux horloges sont identiques. Dans ce cas, à chaque horloge d'échantillonnage où un bord d'entrée est détecté, la phase de DCO divisée associée est connue. La phase d'entrée peut être exprimée comme une valeur comptée, c'est-à-dire en termes du nombre de bords d'impulsion 20 d'horloge qui sont passés depuis la réinitialisation. Il devient alors trivial de prélever la phase d'entrée et de soustraire la valeur de DCO divisée afin de donner la différence de phase exprimée en termes d'un nombre de cycles d'entrée.

2 Supposons que l'horloge d'échantillonnage est synchrone avec 25 l'horloge du système mais que, par exemple, elle fonctionne à une fréquence 10 fois plus élevée. Cela pourrait être bien attractif afin d'avoir aussi peu de circuits que possibles sur une vitesse d'horloge élevée, pour économiser l'énergie. Si un bord d'entrée arrive, le bord d'échantillonnage qui fait l'objet d'une 30 détection est à nouveau équivalent sur un cycle d'horloge du système, mais à présent avec une virgule à une seule 2908948 6 décimale. Ainsi, au lieu de détecter un bord sur un cycle de système 3, il est possible de détecter une entrée au cycle de système 2,7, par exemple qui serait équivalent au cycle d'échantillonnage 27. Bien que le système numérique ne génère pas directement la valeur DCO à cet instant, il s'agit d'une opération mathématique simple pour interpeller les valeurs afin de trouver la phase d'entrée et le DCO divisé au même moment à la fois. L'interpolation est possible pour le DCO, mais également pour la référence. Ainsi, les phases des deux signaux à un moment spécifique sont connues et la différence de phase peut être calculée.

3 Supposons que l'horloge d'échantillonnage n'est pas synchrone avec l'horloge du système, mais fonctionne à une fréquence plus élevée et est décalée sur une partie (dynamique) d'un cycle d'horloge d'échantillonnage. Avec le dernier exemple en mémoire, il est simple d'observer qu'une dilatation des décimales est une tâche simple. Dans l'exemple précédent, on a étendu le bord de détection au cycle de système 2,7, qui, par exemple, pourrait à présent devenir 2,71 lors du décalage sur un cycle d'échantillonnage 0,1. Cela est mathématiquement une opération simple. Pour chaque bord, il est simple de comparer (soustraire) la phase d'un bord unique de la référence et le signal de réaction numérique. Il est également simple d'effectuer cela pour de nombreux bords, avec ou sans 25 décimation. Si une décimation est appliquée, la boucle numérique peut être facilement mise en oeuvre sous forme de logiciel, ce qui amplifie la flexibilité. Cela donne le chemin de principe de la figure 4. Bien entendu, une décimation est une fonction simple et peut être également mise en oeuvre par des signaux basse fréquence en logiciel.

30 Sur la figure 4, le bloc 30 comprenant le détecteur de phase numérique 14, le filtre numérique 20, le DCO 16 et l'unité de division par N 5 10 15 20 2908948 7 18, est mis en oeuvre sous forme de logiciel. Le synthétiseur de fréquence est mis en oeuvre sous forme de matériel. Le bloc d'entrée comprenant l'unité de différence 28, l'unité d'acquisition de phase 22 et le discriminateur 24 est mis en oeuvre sous forme de matériel.

5 La figure 4 comprend nombre d'éléments qui présentent un intérêt pour une performance accrue. Toutefois, la précision de la valeur de l'acquisition de phase sera toujours limitée, comme le processus d'échantillonnage introduit une erreur de quantification. L'unité de décimation peut ou peut ne pas diminuer l'erreur, en fonction de la corrélation entre 10 l'horloge d'échantillonnage et le signal échantillonné, mais il y aura toujours une erreur qui entre dans le détecteur de phase. Des techniques de juxtaposition (dithering) peuvent être employées pour améliorer le bruit de quantification du point d'échantillonnage. Dans le même temps, le DCO 16 peut porter suffisamment de bits 15 pour que son erreur de phase puisse être indiquée comme étant effectivement des 0 dans toutes les conditions, donnant ainsi le potentiel d'une résolution très fine. La soustraction dans le détecteur de phase du signal de réaction pourrait ainsi donner à l'erreur de phase une résolution très fine. Malheureusement, la propagation d'erreurs depuis le côté signal 20 échantillonné déterminera ensuite la résolution finale de la soustraction de phase que le détecteur de phase effectue effectivement. Ainsi, il peut être nécessaire de réaliser un arrondissement soit sur le signal de réaction soit sur la différence de phase, pour représenter la taille correcte de l'erreur. 25

Claims

REVENDICATIONS

1. Boucle à verrouillage de phase numérique comprenant : une unité d'acquisition de phase (22) destinée à produire une représentation numérique de la phase d'un signal de référence ; un détecteur de phase numérique (14) comportant une première entrée recevant un signal numérique à partir de, ou dérivé de, la sortie de l'unité d'acquisition de phase ; un filtre à boucle numérique (20) filtrant la sortie du détecteur de phase numérique ; un oscillateur commandé numérique (16) générant un signal de sortie sous la commande du filtre à boucle numérique ; et une boucle de réaction numérique (16) fournissant une seconde entrée au détecteur de phase numérique à partir de la sortie de l'oscillateur commandé numérique.

2. Boucle à verrouillage de phase numérique selon la revendication 1, dans laquelle le filtre à boucle comprend une unité de division par N (18).

3. Boucle à verrouillage de phase numérique selon la revendication 2, dans laquelle le détecteur de phase numérique (14), le filtre numérique (20), le DCO (16) et l'unité de division par N (18) sont mis en oeuvre sous forme de logiciel.

4. Boucle à verrouillage de phase numérique selon la revendication 3, dans laquelle l'unité d'acquisition de phase (22) est mise en oeuvre sous forme de matériel numérique.

5. Boucle à verrouillage de phase numérique selon la revendication 4, comprenant en outre un décimateur (24) mis en oeuvre sous forme de matériel entre l'unité d'acquisition de phase et le détecteur de phase numérique.

6. Procédé de suivi d'un signal de référence comprenant les étapes consistant à : produire une représentation numérique de la phase du signal de 2908948 9 référence ; générer un signal de sortie avec un oscillateur commandé numérique (16) ; et comparer la phase numérique de la sortie de l'oscillateur commandé 5 numérique (16) avec la représentation numérique du signal de référence pour produire un signal de commande pour l'oscillateur commandé numérique.

7. Procédé selon la revendication 6, dans lequel l'oscillateur commandé numérique et la comparaison de la phase numérique de la sortie de l0 l'oscillateur commandé numérique sont effectués par logiciel.

8. Procédé selon la revendication 7, dans lequel un tramage est employé pour améliorer le bruit de quantification dans la représentation numérique de la phase du signal de référence.