FR2775398A1 - Appareil de division de frequence a deux modules et a compteur unique - Google Patents
Appareil de division de frequence a deux modules et a compteur unique Download PDFInfo
- Publication number
- FR2775398A1 FR2775398A1 FR9900311A FR9900311A FR2775398A1 FR 2775398 A1 FR2775398 A1 FR 2775398A1 FR 9900311 A FR9900311 A FR 9900311A FR 9900311 A FR9900311 A FR 9900311A FR 2775398 A1 FR2775398 A1 FR 2775398A1
- Authority
- FR
- France
- Prior art keywords
- signal
- counter
- programmable
- divided
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000005265 energy consumption Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 2
- 230000036316 preload Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Un appareil diviseur de fréquence à deux modules et à compteur unique (400) utilise un diviseur programmable (508) configuré de façon à recevoir un signal d'entrée RF au niveau de l'entrée du système diviseur (500) et une commande de module (516) produite par un compteur programmable (510). La commande de module (516) règle une valeur de division du diviseur programmable (508) pour produire un signal divisé au niveau d'une sortie du diviseur programmable (514). Un commutateur (512) est configuré de façon à recevoir une première instruction de programme au niveau de la première entrée d'instruction de programme (504) et une deuxième instruction de programme au niveau d'une deuxième entrée d'instruction de programme (506) pour produire une commande de compte (518). Le compteur programmable (510) reçoit le signal divisé apparaissant à la sortie du diviseur programmable (514) et la commande de compte (518). La commande de compte (518) règle la valeur de compte du compteur programmable (510). Le compteur programmable (510) comptabilise les périodes du signal divisé apparaissant à la sortie du diviseur programmable (514) pour produire le signal divisé en sortie au niveau de la sortie du système divisé (502).
Description
d' Titre
APPAREIL DE DIVISION DE FREQUENCE A DEUX MODULES ET A
COMPTEUR UNIQUE
Domaine de l'invention La présente invention concerne de façon générale des systèmes diviseurs de fréquence à deux modules et plus particulièrement un procédé et un appareil effectuant une division de fréquence à deux modules en
utilisant un compteur programmable unique.
Arrière-Dlan de l'invention La synthèse de fréquence par boucle à phase asservie (PLL) est une technique bien connue pour générer un ou plusieurs signaux apparentés à partir d'un oscillateur commandé en tension (VCO). Dans une PLL à boucle unique, un signal de sortie provenant d'un VCO est couplé à un diviseur de fréquence programmable qui effectue une division par un nombre choisi pour fournir un signal à fréquence divisée. Le signa: a fréquence divisée est appliqué à un détecteur de phase qui compare le signal à fréquence divisée à un signal de référence provenant d'un autre oscillateur à fréquence fixe. Le signal de référence est souvenz choisi de façon à assurer une stabilité de la fréquence dans le temps et par rapport aux chanaemen=s d'environnement. Tout déphasage entre le signal à fréquence divisée et le signal de référence résulte en une sortie du détecteur de phase qui est convertie en une charge par la pompe à charge et couplée par le biais d'un filtre à boucle pour créer un signal de correction. Le signal de correction est alors appliqué au VCO d'une façon qui provoque le changement de fréquence du signal de sortie provenant du VCO de telle sorte que l'erreur de phase entre le signal à fréquence divisée et le signal de référence soit réduite au minimum. Aux fréquences radio (RF), la division de fréquence devient plus difficile à effectuer et le résultat est qu'une performance de fréquence plus importante est obtenue aux dépens d'une consommation d'énergie plus grande. Dans des applications impliquant des systèmes de communication portables, une consommation d'énergie plus importante réduit le temps de parole et le temps de repos disponibles avant qu'il
faille recharger la batterie.
Une façon de réduire les exigences de performance de fréquence du diviseur de fréquence est de répartir le procédé de division de fréquence. Un système diviseur de fréquence réparti aurait un premier diviseur de fréquence fonctionnant à la fréquence radio RF et un deuxième diviseur de fréquence fonctionnant à la fréquence divisée inférieure. Par exemple, si la division de fréquence totale nécessaire, NT, est 189, la division de fréquence pourrait être obtenue en divisant le signal RF d'abord par un facteur de 7, puis en divisant le signal obtenu par un facteur de 27. La division de fréquence totale du signal divisé de sortie est alors: NT=(premier facteur de division)*(deuxième facteur
de division)=(7)*(27)=189.
En répartissant la division de fréquence, seul le premier procédé de division doit être effectué à la fréquence d'entrée RF. Une économie d'énergie résulterait de l'exigence moins sévère des performances
de fréquence du deuxième diviseur de fréquence.
Le signal RF généré par le synthétiseur est lié au
nombre de divisions globales NT du système diviseur.
Afin de modifier la fréquence de signal RF généré, le synthétiseur doit être programmable. Ce caractère programmable est obtenu en partie en rendant les
premier et deuxième diviseurs du système programmables.
La structure de base d'un système diviseur de fréquence à deux modules classique approprié pour être utilisé dans un radiotéléphone est représentée sur le schéma fonctionnel de la figure 1. Le système diviseur de fréquence à deux modules classique 150 utilise un diviseur programmable 108 ayant une entrée de système diviseur 100. Le signal divisé apparaissant à la sortie du diviseur programmable 114 est dirigé vers un premier compteur 110 et un deuxième compteur 112. Le premier compteur 110 présente une première entrée d'instruction de programme 106 pour régler le premier compteur 110 sur une première valeur de compteur "A". Le deuxième compteur 112 présente une deuxième entrée d'instruction de programme 104 pour régler le deuxième compteur 112 sur une deuxième valeur de compteur "N". Le premier compteur 110 fournit une commande (de module) de division 116 au diviseur programmable 108 afin de régler la valeur de division du diviseur programmable 108. Le deuxième compteur 112 est configuré de façon à avoir une sortie de système diviseur 102. La première fonction de division haute fréquence de la totalité du procédé de division de fréquence réparti est accomplie avec le diviseur programmable 108. La deuxième fonction de division de fréquence inférieure de la totalité du procédé de division de fréquence réparti est accomplie en utilisant le premier compteur 110 et le deuxième
compteur 112.
Le diviseur programmable 108 est configuré de façon à disposer de deux valeurs de division de fréquence programmable (deux modules). La première valeur de division est P+1 et la deuxième valeur de division est P, P étant une valeur prédéterminée. Le premier compteur 110 reçoit une première instruction de programme à la première entrée d'instruction de programme 106 et le deuxième compteur 112 reçoit une deuxième instruction de programme à la deuxième entrée d'instruction de programme 104. Avec la programmation de la variable du diviseur programmable, P, et la programmation du premier compteur 110 et du deuxième compteur 112, la programmation de la totalité du
rapport de division requis, NT, est accomplie.
La commande de module 116 règle le diviseur programmable 108 sur la première valeur de division, P+1. Le diviseur programmable 108 divise ensuite le signal d'entrée RF apparaissant à l'entrée du deuxième
diviseur 100 par la première valeur de division, P+1.
Le premier compteur 110 comptabilise les périodes du signal divisé apparaissant à la sortie du diviseur programmable 114. Lorsque le premier compteur 110 a comptabilisé A périodes du signal divisé apparaissant à la sortie du diviseur programmable 114, le premier compteur 110 utilise la commande de module 116 pour régler le premier diviseur 108 sur sa deuxième valeur de division, P. Le diviseur programmable 108 divise alors le signal d'entrée RF apparaissant à l'entrée du système diviseur 100 par la deuxième valeur de division P et le deuxième compteur 112 comptabilise les périodes du signal divisé apparaissant à la sortie du diviseur programmable 114. Lorsque le deuxième compteur 112 a comptabilisé N-A périodes supplémentaires du signal divisé apparaissant à la sortie du diviseur programmable 114, la totalité de la valeur de division, NT, a été obtenue. Le signal divisé en sortie final est produit à la sortie du système diviseur 102. Le rapport de division total, NT' est alors défini par:
NT = PN+A.
Le deuxième compteur 112 est le compteur maître.
Lorsque le deuxième compteur 112 effectue une décrémentation jusqu'à une valeur terminale, par exemple 000, toutes les données contenues dans le système diviseur de fréquence à deux modes classique sont reprogrammées. Une période unique du signal divisé en sortie apparaissant à la sortie du système diviseur 102 représente un cycle de programmation unique. Outre la programmation initiale du premier compteur 110 à une valeur de compte A et du deuxième compteur à une valeur de compte N, aucune autre programmation n'est effectuée pendant un cycle de
programmation unique.
La figure 2 est un exemple de formes d'ondes obtenues lorsque la totalité du rapport de division N. est fixée à 17, le premier compteur 110 est fixé à une valeur de compte A=3, le deuxième compteur 112 est fixé à une valeur de compte N=7, et P=2. A l'instant 212, le premier compteur 110 et le deuxième compteur 112 sont
programmés à leurs valeurs A et N, respectivement.
Egalement à l'instant 212, le premier compteur 110 dirige le signal de commande de module 208 vers le diviseur programmable 108. Le diviseur programmable 108 divise ensuite le signal d'entrée RF 200 par un facteur de P+l=3 et le premier compteur 110 comptabilise A=3 périodes du signal divisé 202. Le premier signal de compteur 204 représente la valeur de décrémentation du premier compteur 110. Le deuxième compteur 112 commence également à décrémenter sa valeur, bien que tant que le premier compteur 110 est en train de décrémenter sa valeur, le deuxième compteur 112 ne contribue pas au procédé de division. Le deuxième signal de compteur 206 représente la valeur de décrémentation du deuxième compteur 112. Une fois que le premier compteur 110 a achevé sa décrémentation à l'instant 214, le signal de commande de module 208 règle le diviseur programmable 108 sur une valeur de division P=2. Le deuxième compteur 112 comptabilise alors N-A=4 périodes supplémentaires du signal divisé 202 et produit le signal divisé en sortie 210 à la sortie du système diviseur 102. Lorsque le deuxième compteur 112 a terminé sa décrémentation à l'instant 216, toutes les données contenues dans le système diviseur sont reprogrammées. Une période unique du signal divisé en sortie 210 représente un cycle de programmation unique. Outre la programmation initiale du premier compteur 110 à une valeur de compte A et du deuxième compteur 112 à une valeur de compte N, aucune programmation supplémentaire n'est effectuée au cours d'un cycle de programmation unique. Il y a plusieurs inconvénients associés au système diviseur de fréquence à deux modules classique. Le premier inconvénient est que le premier compteur 110 et le deuxième compteur 112 sont toujours actifs, ce qui entraîne une consommation d'énergie inutile. Par exemple, lorsque le premier compteur 110 comptabilise des périodes du signal divisé 202, le deuxième compteur 112 est toujours actif et décrémente toujours sa valeur. Le deuxième inconvénient est que le signal divisé en sortie final 210 au niveau de la sortie du système diviseur 102 présente un rapport cyclique bien inférieur à 50 %. Le signal divisé en sortie obtenu 210 augmente donc les exigences de largeur de bande des circuits qui doivent en outre traiter le signal divisé en sortie 210. Le troisième inconvénient est que le besoin de deux compteurs séparés augmente la taille et la consommation d'énergie de la totalité du système diviseur. Dans des systèmes de communication portables, il est souhaitable de réduire au minimum la taille afin de faciliter l'utilisation et la manipulation et de réduire les coûts de fabrication. Le quatrième inconvénient est que la valeur de compte A du premier compteur 110 doit toujours être inférieure à la valeur de compte N du deuxième compteur 112. Si A est supérieure à N, le deuxième compteur 112 se décrémente complètement et le système est remis à l'état initial avant que le premier compteur 110 ait terminé sa décrémentation. Dans une référence connue de la demande précédente, la technique antérieure décrit un diviseur de fréquence programmable à deux modules qui utilise un compteur en cascade binaire préchargeable. Le dispositif précharge une valeur de compte Nl dans un compteur binaire préchargeable mais précharge également une valeur de comparaison N2 dans un comparateur. Un diviseur préalable divise le signal d'entrée par une première valeur de division et le compteur préchargeable commence à comptabiliser les périodes du premier signal divisé produit par le diviseur préalable. Lorsque le comparateur détecte la valeur de comparaison, le diviseur préalable est réglé sur une deuxième valeur de division et le compteur préchargeable comptabilise un nombre restant de
périodes du deuxième signal divisé.
Puisque le compteur préchargeable et le comparateur ne sont chargés qu'une fois pendant une période de division de fréquence complète, il en résulte que Nl doit être inférieur à N2. Cette limite peut entraîner un rapport cyclique de signal divisé final non proche de 50 %. La limite peut également entraîner une augmentation du nombre de bascules nécessaires pour élaborer le compteur préchargeable. Un autre inconvénient est qu'en utilisant l'agencement d'un compteur préchargeable et d'un comparateur, la performance de fréquence du dispositif est limitée puisque le compteur en cascade présentant un courant faible impose que tous les bits du dispositif soient stabilisés avant que la fonction de comparaison soit effectuée. De plus, le comparateur utilise une logique combinatoire qui limite en outre la performance de fréquence du dispositif. Le comparateur et les circuits extra logiques nécessaires pour lier le comparateur au dispositif augmentent également la taille globale du dispositif. Dans une autre référence connue d'une application précédente, la technique antérieure décrit un diviseur de fréquence programmable à deux modules qui utilise un compteur programmable unique qui charge de façon séquentielle d'abord une valeur de compte A puis une valeur de compte B. Le dispositif charge la valeur de compte A et la commande de module règle le diviseur préalable sur la première valeur de division. Une fois que le compteur atteint sa valeur finale, la commande de module règle le diviseur préalable sur la deuxième valeur de division et le dispositif charge la valeur de compte B. Dans cette approche de la technique antérieure, le signal de commande de module est
également le signal divisé en sortie final.
Cette approche présente deux inconvénients significatifs. D'abord, puisque le signal divisé en sortie est également le signal de commande de module, les valeurs A et B ne peuvent pas être programmées pour être égales à zéro. La capacité de programmer soit la valeur de compte A soit la valeur de compte B pour qu'elles soient égales à zéro est très souhaitable pour la plupart des applications pour lesquelles le dispositif serait utilisé et donc l'incapacité de programmer les valeurs de comptes A ou B pour qu'elles
soient égales à zéro limite sérieusement le système.
Deuxièmement, le trajet crucial en termes de retard temporel dans le dispositif va de la sortie du diviseur préalable à la sortie du compteur binaire à la sortie de la bascule de sélection et enfin traverse la sélection de la valeur de compte A ou B et la charge de la valeur choisie dans le compteur binaire. Ce retard de temps réduit la vitesse maximum et augmente la dissipation d'énergie du dispositif. Si on modifie le trajet crucial en termes de retard de temps, cela augmenterait en conséquence la vitesse d'un système à deux modules et à compteur unique et réduirait
également considérablement la consommation d'énergie.
Par conséquent, il y a un besoin d'un système diviseur de fréquence programmable à deux modules qui utilise seulement un compteur programmé deux fois au cours d'une période unique d'un signal divisé en sortie final. Le système diviseur de fréquence à deux modules et à compteur unique doit pouvoir permettre la programmation des valeurs de comptes A et B pour qu'elles soient égales à zéro. Il est également nécessaire de modifier le trajet temporel crucial dans les systèmes diviseurs de fréquence à deux modules à compteur unique à la fois pour augmenter la performance de fréquence et réduire la dissipation d'énergie. De plus, il est également nécessaire que le système diviseur de fréquence programmable à deux modules ne contienne pas de circuit comparateur ni de circuit logique supplémentaire associé qui sont nécessaires pour l'interface du comparateur. Il en résulterait une économie de surface et de consommation d'énergie, une augmentation des performances de fréquence, une suppression de la contrainte selon laquelle A doit être inférieure à N et la suppression de la contrainte selon laquelle A et N doivent être supérieures à zéro. Un signal divisé en sortie présentant un rapport cyclique
proche de 50 % en serait également la conséquence.
Brève description des dessins
La figure 1 est un schéma fonctionnel d'un système diviseur de fréquence à deux modules de la technique antérieure employant deux compteurs séparés; la figure 2 illustre des formes d'ondes d'horloge possibles pour le système diviseur de fréquence à deux modules de la technique antérieure de la figure 1 employant deux compteurs séparés; la figure 3 est un schéma fonctionnel d'un radiotéléphone pouvant employer un appareil diviseur de fréquence à deux modules et un compteur unique; la figure 4 est un schéma fonctionnel d'un synthétiseur de fréquence pouvant employer un appareil diviseur de fréquence à deux modules et à compteur unique; il la figure 5 est un schéma fonctionnel d'un appareil diviseur de fréquence à deux modules et à compteur unique selon la présente invention; et la figure 6 illustre des formes d'ondes possibles pour un appareil diviseur de fréquence à deux modules
et à compteur unique.
Description détaillée d'un mode de réalisation préféré
Un appareil diviseur de fréquence à deux modules et à compteur unique accepte des instructions de programme et un signal d'entrée. Les instructions de programme règlent un compteur programmable unique sur une première valeur de compte et une deuxième valeur de compte. Le compteur programmable applique une commande de module sur un diviseur programmable pour régler une première valeur de division. Le signal d'entrée est divisé par le diviseur programmable et le compteur programmable comptabilise des premières périodes de valeurs de comptes du signal divisé. Le compteur programmable applique ensuite la commande de module au diviseur programmable pour régler une deuxième valeur de division. Le signal d'entrée est divisé par le diviseur programmable et le compteur programmable comptabilise les deuxièmes périodes de valeurs de comptes du signal divisé. Un rapport de division totale est obtenu et un signal divisé en sortie final est
produit par le compteur programmable.
Le mode de réalisation préféré de la présente invention comprend un appareil diviseur de fréquence à deux modules et à compteur unique mis en oeuvre dans le synthétiseur d'un radiotéléphone. La figure 3 est une illustration sous forme de schéma fonctionnel d'un système de communication radiotéléphonique 300. Le système de communication radiotéléphonique 300 comporte un émetteur-récepteur éloigné 302 et un ou plusieurs
radiotéléphones comme le radiotéléphone 304.
L'émetteur-récepteur éloigné 302 envoie et reçoit des signaux RF à et de plusieurs radiotéléphones se trouvant dans une zone géographique fixée. Le radiotéléphone 304 est l'un des radiotéléphones contenus dans la zone géographique et comporte une antenne 306, un émetteur 308, un récepteur 310, une logique de commande 312, un synthétiseur 314 et une interface utilisateur 316. Le radiotéléphone 304 détecte des signaux RF contenant des données par le biais de l'antenne 306 et produit des signaux RF détectés. Le récepteur 310, couplé à l'antenne 306, convertit les signaux RF détectés en signaux en bande de base électriques, démodule les signaux en bande de base électriques, extrait les données, y compris les informations de commande de fréquence automatique, et transmet les données à la logique de commande 312. La logique de commande 312 formate les données en informations de données ou vocales reconnaissables
pouvant être utilisées par l'interface utilisateur 316.
L'interface utilisateur 316 communique les informations
reçues ou les données vocales reçues à un utilisateur.
En général, l'interface utilisateur 316 comporte un microphone, un hautparleur, un affichage et un pavé de
touches.
Pour transmettre des signaux RF contenant des informations à partir du radiotéléphone 304 et à l'émetteur-récepteur éloigné 302, l'interface utilisateur 316 dirige les données d'entrée utilisateur vers la logique de commande 312. La logique de commande 312 comporte en général un microprocesseur, une mémoire, une horloge et un circuit de commande amplificateur de puissance. La logique de commande 312 formate les informations obtenues grâce à l'interface utilisateur 316 et les achemine vers l'émetteur 308 en
vue de leur conversion en signaux modulés RF.
L'émetteur 308 achemine les signaux modulés RF jusqu'à
l'antenne 306 en vue de leur transmission à l'émetteur-
récepteur éloigné 302. Le synthétiseur 314 fournit au récepteur 310 et à l'émetteur 308 des signaux, accordés sur la fréquence appropriée, pour permettre la réception et la transmission de données et d'informations. Une commande des fonctions de l'émetteur-récepteur, par exemple la voie de la fréquence de fonctionnement, est fournie par la logique de commande 312 et est appliquée en partie au synthétiseur 314 sous la forme d'instructions de programme de synthétiseur. Une partie des instructions de programme de synthétiseur comporte une commande de compte. Un schéma fonctionnel de base du synthétiseur 314 employant l'appareil diviseur de fréquence à deux modules et à compteur unique 400 est représenté sur la figure 4. Les instructions de programme provenant de la logique de commande 312 et destinées au synthétiseur 314 sont entrées par le port de commande du synthétiseur 420. Le signal RF généré par le VCO 404 est couplé à l'appareil diviseur de fréquence à deux modules et à compteur unique 400 sous la forme d'un signal d'entrée et divisé par un rapport de division totale NT. Le signal divisé en sortie obtenu est appliqué à un détecteur de phase 410 qui compare le signal divisé en sortie à un signal de référence provenant de l'oscillateur de référence 412. La sortie du détecteur de phase 410 est convertie en une charge par la pompe à charge 408 et couplée par le biais d'un filtre à boucle 406 de façon à créer un signal de
correction destiné au VCO 404.
L'appareil diviseur de fréquence à deux modules et à compteur unique 400 est représenté sur la figure 5 et comprend en général un diviseur programmable 508, un compteur programmable 510, un moyen de production de valeur de compte, représenté dans le présent document par le commutateur 512, et un circuit d'horloge et de re-temporisation 591. Le signal d'entrée RF généré par le VCO 404 est appliqué au diviseur programmable 508 par le biais de l'entrée du système diviseur 500. Le commutateur 512 est configuré de façon à recevoir une première instruction de programme à une première entrée d'instruction de programme 504 et une deuxième instruction de programme à une deuxième entrée d'instruction de programme 506 pour produire une commande de compte 518 en réponse au signal divisé en sortie apparaissant à la sortie du système diviseur 502. Dans un autre mode de réalisation, le commutateur
512 comprend un multiplexeur.
La commande de compte 518 est appliquée à une deuxième entrée 519 d'un compteur programmable 510 pour régler la valeur de compte du compteur programmable 510. La sortie du signal comptabilisé du compteur programmable 510 est couplée par la ligne 530 au dispositif de verrouillage 532. La sortie du dispositif de verrouillage 532 est couplée par la ligne 534 à une première entrée 544 d'une première porte ET 536, une troisième entrée 540 du compteur programmable 510, et la première entrée inverseuse 570 de la deuxième porte ET 544. Le signal divisé produit à la sortie du diviseur programmable 514 est appliqué à une première entrée 572 du compteur programmable 510, la deuxième entrée 550 de la première porte ET 536, et une entrée d'horloge inverseuse 574 du dispositif de verrouillage 532. La sortie de la première porte ET 536 est couplée à une quatrième entrée 546 du compteur programmable 510 et l'entrée d'horloge 552 de la bascule 540. Une sortie 562 de la bascule 540 est couplée à la deuxième entrée 542 de la deuxième porte ET 544. Une sortie inversée 571 de la bascule 540 est couplée au commutateur 512, à l'entrée 560 de la bascule 540 et à la sortie du système diviseur 502. Le signal divisé en sortie final est produit au niveau de la sortie du système diviseur 502. La deuxième porte ET 544 produit une commande de module 516 qui est appliquée au diviseur programmable 508 pour choisir la valeur de division programmable du
diviseur programmable 508.
Afin d'obtenir le rapport de division globale souhaité NT, le compteur programmable 510 est programmé pour avoir deux valeurs de comptes différentes par la commande de compte 518 pendant une période unique du signal divisé en sortie apparaissant à la sortie du système diviseur 502. Seul un compteur est utilisé pour effectuer la deuxième fonction de division de fréquence
du procédé de division de fréquence réparti.
Dans le mode de réalisation illustré, un commutateur 512 est utilisé pour recevoir une première instruction de programme et une deuxième instruction de programme pour programmer le compteur programmable 510 à une première valeur de compte U et une deuxième valeur de compte L, respectivement, en réponse au signal divisé en sortie apparaissant à la sortie du système diviseur 502. Dans le mode de réalisation illustré également, un certain nombre de périodes du signal divisé apparaissant à la sortie du diviseur programmable 514 peuvent être nécessaires pour régler le compteur programmable 510 sur les valeurs de comptes U et L. Le nombre de périodes du signal divisé apparaissant à la sortie du diviseur programmable 514 nécessaires pour programmer les instructions de programme U et L peut être défini par les variables X et X2. Le rapport de division globale NT est alors défini par:
NT= (P+1) (U+X1)+P(L+X2)
Dans d'autres modes de réalisation, il peut être approprié de ne pas utiliser d'autres périodes du signal divisé apparaissant à la sortie du diviseur programmable 514 afin de programmer le compteur
programmable 510, auquel cas Xl=X2=0.
Si on se réfère plus attentivement à la figure 5, un nouveau cycle de programmation commence lorsque le compteur programmable 510 a terminé la décrémentation de sa deuxième valeur de compte et une période complète du signal divisé en sortie est produite au niveau de la sortie 502. Le dispositif de verrouillage 532 synchronise la sortie du signal comptabilisé apparaissant sur la ligne 530 avec le signal divisé produit au niveau de la sortie du diviseur programmable 514 et produit un signal de charge synchronisé sur la ligne 534 en maintenant la sortie du compteur programmable 510 constante pendant un demi-cycle d'horloge du signal divisé. Ce verrouillage de la sortie du compteur programmable est utilisé pour le cycle de charge et élimine un état de basculement en série. Si la sortie du compteur programmable n'était pas verrouillée, un état de basculement en série se produirait et le compteur programmable ne pourrait pas terminer de charger une nouvelle valeur de compte et
une programmation non valable apparaîtrait.
Le signal de charge synchronisé apparaissant sur la ligne 534 est appliqué à la troisième entrée 540 pouvant être utilisée comme un signal de charge pour le compteur programmable 510. En outre, la sortie du dispositif de verrouillage 532 apparaissant sur la ligne 534 est utilisée par la première porte ET 536 conjointement avec le signal divisé apparaissant sur la ligne 514 pour générer un signal d'horloge de charge sur la ligne 538. Le signal d'horloge de charge est appliqué à la troisième entrée 546 du compteur programmable pour charger la commande du compte 518. En outre, le signal d'horloge de charge est utilisé par la bascule 540 pour générer le signal divisé en sortie au niveau de la sortie inversée 571 qui estutilisée pour choisir la valeur de compte. La sortie 562 de la bascule 540 est utilisée par la deuxième porte ET 544 pour générer le signal de commande de module
apparaissant sur la ligne 516.
Le circuit d'horloge et de re-temporisation 591 permet au compteur programmable 510 de l'appareil diviseur de fréquence à deux modules et à compteur unique 400 d'avoir l'une de ses valeurs de comptes égale à zéro ou à un nombre faible, par exemple 1. Ceci est accompli car le trajet crucial de détection de la valeur de compte finale sur la ligne 530 qui mène à la charge de la nouvelle valeur de programme est étalé dans des cycles d'horloge supplémentaires. Les cycles d'horloge intermédiaires supplémentaires sont utilisés
pour détecter des valeurs de comptes inférieures.
La figure 6 représente un exemple des formes d'ondes qui résulteraient du fait que le rapport de division globale NT soit réglé sur 17, que le compteur programmable 510 soit réglé sur une première valeur de compte U=3 et une deuxième valeur de compte L=2, que le diviseur programmable 508 soit réglé sur P=2, X1=0 et X2=2. A l'instant 610, le diviseur programmable 508 divise le signal d'entrée RF 600 par un facteur de P=2, et une période du signal divisé 602 est utilisée pour reprogrammer le compteur programmable 510 à la valeur de compte U=3, grâce à quoi le signal de commande de module 606 reprogramme le diviseur programmable 508 à un facteur de division P+l=3. Egalement à l'instant 610, le signal divisé en sortie 608 commence à apparaître, avec une première polarité, à la sortie du système diviseur 502. A l'instant 612, le diviseur programmable 508 commence à diviser le signal d'entrée RF 600 par un facteur de P+l=3, et le compteur programmable 510 commence à comptabiliser un premier
nombre de périodes (U=3) du signal divisé 602.
La forme d'onde du compteur programmable 604 représente la valeur de décrémentation du compteur programmable 510. Une fois que le compteur programmable 510 a comptabilisé U=3 périodes du signal divisé 602 à l'instant 614, le signal de commande de module 606 règle le diviseur programmable 508 sur une valeur de division P=2 et une période du signal divisé 602 est utilisée pour que le compteur programmable 510 soit réglé sur la deuxième valeur de compte L=2. Egalement à l'instant 614, la polarité du signal divisé en sortie
608 est inversée pour lui donner une deuxième polarité.
Dans d'autres modes de réalisation, la polarité du signal divisé en sortie peut être inversée avant ou après l'instant 614. A l'instant 616, le compteur programmable 510 commence à comptabiliser un deuxième nombre de périodes (L=2) du signal divisé 602. Lorsque le compteur programmable 510 a terminé sa décrémentation à l'instant 618, une période complète du signal divisé en sortie 608 est produite. Egalement à l'instant 618, le cycle de programmation recommence, l'utilisateur ayant la possibilité de programmer la même valeur de division globale ou une valeur de
division globale différente.
Un appareil diviseur de fréquence à deux modules et à compteur unique selon la présente invention présente plusieurs avantages par rapport aux systèmes
diviseurs de fréquence à deux modules précédents.
Puisqu'il n'y a qu'un seul compteur programmable dans l'appareil diviseur de fréquence à deux modules et à compteur unique, on fait des économies de consommation d'énergie et des économies d'espace. De plus, l'appareil diviseur de fréquence à deux modules et à compteur unique ne dépend plus du fait que la première valeur de compte doit être inférieure à la deuxième valeur de compte, ce qui rajoute de la souplesse de programme au système. Cette souplesse de programme permet également d'utiliser un signal divisé en sortie ayant un rapport cyclique proche de 50 %. Le signal divisé en sortie ayant un rapport cycle proche de 50 % permettra de faire davantage d'économies d'énergie dans les circuits qui doivent traiter ultérieurement le signal divisé en sortie. L'appareil diviseur de fréquence à deux modules et à compteur unique permet de programmer la valeur de compte A et la valeur de compte B pour qu'elles présentent une valeur nulle. De plus, le trajet temporel crucial des systèmes diviseurs de fréquence à deux modules et à compteur unique précédents a été modifié à la fois pour augmenter la performance de fréquence et réduire la dissipation de courant. Le système diviseur de fréquence programmable à deux modules ne contient pas de circuit comparateur ni de circuit logique supplémentaire associé dont a besoin l'interface du comparateur, ce qui résulte en
des économies d'espace et de consommation d'énergie.
La description précédente des modes de réalisation
préférés est donnée pour permettre à un spécialiste de la technique de fabriquer ou d'utiliser l'appareil diviseur de fréquence à deux modules et à compteur unique. Diverses modifications de ces modes de réalisation viendront à l'esprit des spécialistes de la technique et les principes généraux définis dans le présent document peuvent s'appliquer à d'autres modes
de réalisation n'utilisant pas la faculté inventive.
Claims (6)
1. Appareil diviseur de fréquence à deux modules et à compteur unique (400) comportant: un diviseur programmable (508) configuré de façon à recevoir un signal d'entrée et une commande de module, la commande de module permettant de régler une valeur de division programmable du diviseur programmable (508), le diviseur programmable permettant de diviser le signal d'entrée par la valeur de division programmable pour produire un signal divisé; un compteur programmable (510) configuré de façon à recevoir le signal divisé à une première entrée (572) et une commande de compte à une deuxième entrée (519), la commande de compte servant à régler une valeur de compte du compteur programmable (510), le compteur programmable (510) permettant de comptabiliser les périodes du signal divisé et de produire un signal comptabilisé; et caractérisé par: un circuit d'horloge et de re-temporisation (591) pour traiter le signal comptabilisé et produire la
commande de module et un signal divisé en sortie.
2. Appareil diviseur de fréquence à deux modules et à compteur unique (400) selon la revendication 1,
caractérisé en outre par un circuit d'horloge et de re-
temporisation (591) comprenant: un dispositif de verrouillage (532) permettant de traiter le signal comptabilisé et produire un signal de charge synchronisé devant être appliqué à une troisième entrée (540) du compteur programmable (510); une première porte ET (536) pour recevoir le signal de charge synchronisé et le signal divisé et produire un signal d'horloge de charge devant être appliqué à une quatrième entrée (546) du compteur programmable; une bascule (540) pour recevoir le signal d'horloge de charge et produire le signal divisé en sortie; et une deuxième porte ET (544) pour recevoir un signal divisé en sortie inversé et le signal de charge
synchronisé pour produire la commande de module.
3. Appareil diviseur de fréquence à deux modules et à compteur unique (400) selon la revendication 2, caractérisé en outre par un commutateur (512) configuré de façon à recevoir des instructions de programme, le commutateur servant à produire la commande de compte destinée au compteur programmable (510) en réponse au
signal divisé en sortie.
4. Appareil diviseur de fréquence à deux modules et à compteur unique (400) selon la revendication 3, caractérisé en outre en ce que le commutateur (512)
comprend un multiplexeur.
5. Appareil diviseur de fréquence à deux modules et à compteur unique (400) selon la revendication 4, caractérisé en outre en ce que le multiplexeur (512) présente une première entrée (504) pour recevoir une première instruction de programme et une deuxième entrée (506) pour recevoir une deuxième instruction de programme et une troisième entrée configurée de façon à
recevoir le signal divisé en sortie.
6. Radiotéléphone (304) comprenant: un récepteur (310) pour recevoir des données, les données comportant des informations de commande de fréquence automatique; un émetteur (308) pour transmettre des informations; une logique de commande (312) pour commander le radiotéléphone (304) et fournir les instructions de programme du synthétiseur, les instructions de programme du synthétiseur comportant une commande de compte; et un synthétiseur (314) réagissant aux informations de commande de fréquence automatique et aux instructions de programme du synthétiseur et permettant de générer des signaux RF devant être utilisés par le récepteur (310) et l'émetteur (308), le synthétiseur (314) comportant l'appareil diviseur de fréquence à deux modules et à compteur unique (400) selon la
revendication 1 pour générer les signaux RF.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/009,477 US6035182A (en) | 1998-01-20 | 1998-01-20 | Single counter dual modulus frequency division apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2775398A1 true FR2775398A1 (fr) | 1999-08-27 |
Family
ID=21737893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9900311A Pending FR2775398A1 (fr) | 1998-01-20 | 1999-01-14 | Appareil de division de frequence a deux modules et a compteur unique |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6035182A (fr) |
| JP (1) | JPH11317661A (fr) |
| BR (1) | BR9900110A (fr) |
| FR (1) | FR2775398A1 (fr) |
| GB (1) | GB2333622A (fr) |
| MX (1) | MXPA99000767A (fr) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19930168C2 (de) * | 1999-06-30 | 2001-07-19 | Infineon Technologies Ag | Schaltungsanordnung für einen Frequenzteiler |
| US6566966B1 (en) * | 2000-09-18 | 2003-05-20 | Texas Instruments Incorporated | Fast lock/self-tuning VCO based PLL |
| US6760571B2 (en) * | 2001-12-18 | 2004-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Automatic frequency deviation detection and correction apparatus |
| US6725245B2 (en) * | 2002-05-03 | 2004-04-20 | P.C. Peripherals, Inc | High speed programmable counter architecture |
| FR2851094B1 (fr) * | 2003-02-07 | 2005-04-15 | Thales Sa | Diviseur de frequence a structure entonnoir |
| FR2865326B1 (fr) * | 2004-01-20 | 2006-07-21 | Thales Sa | Procede et dispositif de division de frequence |
| KR100550875B1 (ko) * | 2004-02-27 | 2006-02-10 | 삼성전기주식회사 | 협대역 밴드패스 필터를 포함하는 고주파 모듈레이터 |
| CN100594679C (zh) * | 2007-05-24 | 2010-03-17 | 中国科学院微电子研究所 | 一种双模分频器 |
| CN100568735C (zh) * | 2007-09-24 | 2009-12-09 | 威盛电子股份有限公司 | 分频器 |
| KR101595287B1 (ko) * | 2009-03-09 | 2016-02-18 | 삼성전자주식회사 | 클럭 분주 회로 |
| US9543960B1 (en) * | 2015-07-28 | 2017-01-10 | Integrated Device Technology, Inc. | Multi-stage frequency dividers having duty cycle correction circuits therein |
| DE112019006377T5 (de) * | 2018-12-20 | 2021-09-02 | Viavi Solutions Inc. | System und verfahren zur signalumabtastung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4084082A (en) * | 1976-10-12 | 1978-04-11 | Fairchild Camera And Instrument Corporation | Programmable counter |
| US4856032A (en) * | 1987-01-12 | 1989-08-08 | Motorola, Inc. | High speed programmable frequency divider and PLL |
| US5066927A (en) * | 1990-09-06 | 1991-11-19 | Ericsson Ge Mobile Communication Holding, Inc. | Dual modulus counter for use in a phase locked loop |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4024476A (en) * | 1976-02-02 | 1977-05-17 | Rca Corporation | Programmable frequency divider for a television receiver frequency synthesizer |
| US4053739A (en) * | 1976-08-11 | 1977-10-11 | Motorola, Inc. | Dual modulus programmable counter |
| US4325031A (en) * | 1980-02-13 | 1982-04-13 | Motorola, Inc. | Divider with dual modulus prescaler for phase locked loop frequency synthesizer |
| JPS5718129A (en) * | 1980-07-07 | 1982-01-29 | Nec Corp | Pulse swallow frequency divider |
| US4891825A (en) * | 1988-02-09 | 1990-01-02 | Motorola, Inc. | Fully synchronized programmable counter with a near 50% duty cycle output signal |
| US5180993A (en) * | 1990-01-15 | 1993-01-19 | Telefonaktiebolaget L M Ericsson | Method and arrangement for frequency synthesis |
| US5065408A (en) * | 1990-04-26 | 1991-11-12 | Motorola, Inc. | Fractional-division synthesizer for a voice/data communications systems |
| US5150082A (en) * | 1992-02-21 | 1992-09-22 | Hewlett-Packard Company | Center frequency calibration for DC coupled frequency modulation in a phase-locked loop |
| US5351015A (en) * | 1993-02-03 | 1994-09-27 | Silicon Systems, Inc. | Time based data separator zone change sequence |
| US5535432A (en) * | 1994-09-14 | 1996-07-09 | Ericsson Ge Mobile Communications Inc. | Dual-mode satellite/cellular phone with a frequency synthesizer |
| US5825213A (en) * | 1996-12-16 | 1998-10-20 | Motorola, Inc. | Method and apparatus for frequency synthesis |
-
1998
- 1998-01-20 US US09/009,477 patent/US6035182A/en not_active Expired - Lifetime
-
1999
- 1999-01-14 FR FR9900311A patent/FR2775398A1/fr active Pending
- 1999-01-14 GB GB9900681A patent/GB2333622A/en not_active Withdrawn
- 1999-01-19 BR BR9900110-1A patent/BR9900110A/pt not_active Application Discontinuation
- 1999-01-20 MX MXPA99000767A patent/MXPA99000767A/es unknown
- 1999-01-20 JP JP11011233A patent/JPH11317661A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4084082A (en) * | 1976-10-12 | 1978-04-11 | Fairchild Camera And Instrument Corporation | Programmable counter |
| US4856032A (en) * | 1987-01-12 | 1989-08-08 | Motorola, Inc. | High speed programmable frequency divider and PLL |
| US5066927A (en) * | 1990-09-06 | 1991-11-19 | Ericsson Ge Mobile Communication Holding, Inc. | Dual modulus counter for use in a phase locked loop |
Non-Patent Citations (1)
| Title |
|---|
| JAN FADRHONS: "60 MHz dividers with STTL two modulus prescalers", ELECTRONIC ENGINEERING., vol. 50, no. 608, June 1978 (1978-06-01), MORGAN-GRAMPIAN LTD. LONDON., GB, pages 28 - 32, XP002148700, ISSN: 0013-4902 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2333622A (en) | 1999-07-28 |
| US6035182A (en) | 2000-03-07 |
| BR9900110A (pt) | 2000-01-04 |
| JPH11317661A (ja) | 1999-11-16 |
| MXPA99000767A (es) | 2005-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2711868A1 (fr) | Dispositif de commande automatique en fréquence. | |
| US6483391B1 (en) | System for controlling the amplitude of an oscillator | |
| FR2714242A1 (fr) | Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase. | |
| US8750448B2 (en) | Frequency calibration apparatus of frequency synthesizer and frequency calibration method thereof | |
| FR2712441A1 (fr) | Circuit de synchronisation de phase et méthode subséquente pour une boucle à verrouillage de phase. | |
| FR2775398A1 (fr) | Appareil de division de frequence a deux modules et a compteur unique | |
| FR2714241A1 (fr) | Appareil et procédé destinés à commander la largeur de bande d'une boucle asservie en phase. | |
| FR2709624A1 (fr) | Synthétiseur de fréquence. | |
| FR2645375A1 (fr) | Systeme de telephone mobile avec commande intermittente des composants du recepteur dans un etat d'attente | |
| FR2715012A1 (fr) | Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé. | |
| FR2554994A1 (fr) | Dispositif de generation d'une frequence fractionnaire d'une frequence de reference | |
| EP1079514A1 (fr) | Synthétiseur de fréquence à boucle de phase | |
| TW201325106A (zh) | 通訊裝置及用於在通訊裝置從第一操作模式轉換成第二操作模式時校準參考鎖相迴路的方法 | |
| FR2712440A1 (fr) | Circuit de suppression d'erreur et procédé correspondant pour une boucle à verrouillage de phase. | |
| EP0302562B1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
| EP1606880A1 (fr) | Diviseur de frequence a taux de division variable | |
| EP1133060B1 (fr) | Boucle à verrouillage de phase permettant de générer un signal de référence ayant une grande pureté spectrale | |
| EP0644654B1 (fr) | Intégrateur et filtre du premier ordre numériques | |
| EP1411638B1 (fr) | Procédé et dispositif de génération d'un signal ayant une fréquence égale au produit d'une fréquence de référence par un nombre réel | |
| EP1133059B1 (fr) | Covertisseur de fréquence permettant de programmer un rapport de division non-entier au moyen d'un unique mot de consigne | |
| EP0892497B1 (fr) | Procédé de multiplication de la fréquence d'un signal d'horloge avec contrôle du rapport cyclique, et dispositif correspondant. | |
| US8674741B2 (en) | Delay chain circuit | |
| EP2642665A1 (fr) | Générateur de fréquence pour un équipement radiofréquence et procédé pour générer un signal de sortie | |
| EP1751876B1 (fr) | Procede de commutation de mode d'un oscillateur et dispositif oscillateur correspondant | |
| WO2002001721A1 (fr) | Procede et dispositif de synthese de frequence au moyen d'une boucle a phase asservie |