FR2714242A1 - Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase. - Google Patents
Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase. Download PDFInfo
- Publication number
- FR2714242A1 FR2714242A1 FR9414629A FR9414629A FR2714242A1 FR 2714242 A1 FR2714242 A1 FR 2714242A1 FR 9414629 A FR9414629 A FR 9414629A FR 9414629 A FR9414629 A FR 9414629A FR 2714242 A1 FR2714242 A1 FR 2714242A1
- Authority
- FR
- France
- Prior art keywords
- loop
- port
- signal
- phase
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
Abstract
Un synthétiseur de fréquences à boucle asservie en phase (PLL) est utilisé dans un radiotéléphone pour fournir une fréquence de référence à un émetteur ou un récepteur. Ce synthétiseur de fréquences à boucle asservie en phase particulier possède une boucle de commande à large bande ayant une pompe à charge à courant fort (417) et une boucle de commande à bande étroite ayant une pompe à charge à courant faible (411). Une zone aveugle (413) est utilisée à une sortie d'un détecteur de phase (405) pour commander l'application d'un signal d'erreur à la pompe à charge à courant fort (417). En outre, le synthétiseur de fréquence à boucle asservie en phase utilise un filtre de boucle (419). Le filtre de boucle (419) reçoit deux signaux de correction (409', 415') et fournit un signal de commande unique pour l'OCT (oscillateur commandé en tension) (423). Le filtre de boucle comprend deux constantes de temps formées à partir d'éléments résistifs et capacitifs. Les deux constantes de temps commandent la largeur de bande des deux boucles de commande.
Description
t 1
DISPOSITIF DE FILTRAGE POUR UTILISATION DANS UN
CONTROLEUR A BOUCLE ASSERVIE EN PHASE
Domaine de l'invention Généralement, cette invention concerne des contrôleurs à boucle asservie en phase et, plus particulièrement, des dispositifs de filtrage pour utilisation dans des synthétiseurs de fréquences à boucle asservie en phase
(PLL).
Contexte de l'invention Les synthétiseurs de fréquences à boucle asservie en phase (PLL) sont souvent utilisés dans des émetteurs de radiotéléphone pour générer une fréquence souhaitée afin de moduler un signal de données. Le synthétiseur de fréquences à boucle asservie en phase comportant un seul détecteur de phase et une seule pompe à charge, nécessite un compromis entre un temps d'asservissement rapide et une bonne pureté spectrale. Souvent une boucle d'asservissement à asservissement rapide perd facilement l'asservissement du fait de perturbations extérieures. Bien que la boucle d'asservissement récupère l'asservissement rapidement, elle est instable de façon inhérente, et donc elle ne fournit pas une pureté spectrale suffisante pour la plupart des applications. A l'inverse, une boucle d'asservissement à asservissement lent nécessite une longue période de
temps pour accrocher l'asservissement en fréquence.
Dans un système de radiotéléphone, tel qu'un AMRT (accès multiple par répartition temporelle), le synthétiseur de fréquences à boucle asservie en phase doit être mis en marche et mis hors service. Une boucle à asservissement lent n'est pas suffisante pour fournir
la vitesse nécessaire à la boucle d'asservissement.
Par le passé, les synthétiseurs de fréquences à boucle asservie en phase ont utilisé deux boucles d'asservissement indépendantes, une boucle à grande largeur de bande pour fournir l'asservissement d'acquisition rapide nécessaire durant le démarrage initial et après la perte de l'asservissement en fréquence et une boucle à largeur de bande étroite pour assurer la stabilité après que le synthétiseur de fréquences à boucle asservie en phase a atteint l'asservissement. Un tel mode de réalisation, qui a été conçu, est illustré sur la figure 1. Là, le synthétiseur de fréquences à boucle asservie en phase utilise deux détecteurs de phase 101, 103 et deux pompes à charge 105, 107. Le détecteur de phase comportant la zone aveugle 103, la pompe à charge à courant fort 107 et le filtre à large bande 110 fournissent une boucle d'asservissement rapide au démarrage initial et lors du ré-accrochage de l'asservissement pour le synthétiseur de fréquences à boucle asservie en phase. Le détecteur de phase sans la zone aveugle 101, la pompe à charge à courant faible et le filtre à bande étroite 111 sont utilisés ensemble pour fournir une boucle d'asservissement stable après que le synthétiseur de fréquences à boucle asservie en phase a maintenu l'asservissement. La figure 2 illustre un exemple de combinaison du filtre à bande étroite 111 et du filtre à large bande 110, mis en oeuvre par le passé. Ce filtre de boucle 209 fournit une boucle de second ordre traditionnelle caractéristique de chacune des deux boucles. Les caractéristiques de la boucle peuvent être déterminées indépendamment. Il serait avantageux de fournir un synthétiseur de fréquences à boucle asservie en phase fournissant des caractéristiques de boucle d'ordre élevé à la fois pour les boucles d'asservissement à bande étroite et à largeur bande large. En outre, il serait avantageux de fournir un synthétiseur de fréquences à boucle asservie en phase utilisant moins de pièces pour sa mise en oeuvre.
Brève description des dessins
La figure 1 est une illustration sous forme de schéma fonctionnel d'un synthétiseur de fréquences à boucle
asservie en phase de l'art antérieur.
La figure 2 est une illustration d'un filtre de boucle
de l'art antérieur.
La figure 3 est une illustration sous forme de schéma fonctionnel d'un système de radiocommunication suivant
la présente invention.
La figure 4 est une illustration sous forme de schéma fonctionnel d'un synthétiseur de fréquences à boucle
asservie en phase suivant la présente invention.
La figure 5 est une illustration détaillée d'un bloc de
zone aveugle suivant la présente invention.
La figure 6 est un chronogramme suivant le bloc de zone
aveugle de la figure 4.
La figure 7 est une illustration sous forme de schéma fonctionnel d'un filtre de boucle suivant la présente invention. La figure 8 est une illustration détaillée d'un filtre
de boucle suivant la présente invention.
Description du mode de réalisation préférée
La figure 3 illustre, pour exemple, un schéma fonctionnel d'un émetteur-récepteur 300 de radiocommunication classique (appelé ci-après o10 "émetteur-récepteur"). L'émetteur-récepteur 300 permet à un poste d'abonné mobile ou portable de communiquer avec une station de base (non représentée), par exemple par l'intermédiaire de canaux de radiofréquence (RF)
dans un système de radiocommunication (non représenté).
Ensuite, la station de base fournit des communications avec un système de téléphone à ligne terrestre (non représenté) et d'autres postes d'abonnés. Un exemple d'un poste d'abonné comportant l'émetteur- récepteur 300
est un radiotéléphone cellulaire.
L'émetteur-récepteur 300 de la figure 3 comprend généralement une antenne 301, un filtre duplex 302, un récepteur 303, un émetteur 305, une source de signaux de fréquences de référence 307, un synthétiseur de fréquences à boucle asservie en phase (PLL) de réception (Rx) 308, un synthétiseur de fréquences à boucle asservie en phase d'émission (Tx) 309, un processeur 310, une source d'informations 306, et un
collecteur d'informations 304.
L'interconnexion des blocs de l'émetteur-récepteur 300 3O et son fonctionnement sont décrits ci-après. L'antenne 301 reçoit un signal RF 319, provenant de la station de base et destiné à être filtré par le filtre duplex 302 pour produire un signal reçu RF à la ligne 311. Le filtre duplex 302 fournit une sélectivité pour séparer le signal reçu RF à la ligne 311 et le signal de transmission RF à la ligne 313. Le récepteur 303 est couplé pour recevoir le signal reçu RF à la ligne 311 et fonctionne de manière à produire un signal en bande de base reçu à la ligne 312 pour le collecteur d'informations 304. La source de signaux de fréquences de référence 307 fournit un signal de fréquence de référence à la ligne 315. Le synthétiseur de fréquences à boucle asservie en phase de réception 308, est couplé pour recevoir le signal de fréquence de référence à la ligne 315, et des informations sur un bus de données 318, et fonctionne de manière à produire un signal d'accord récepteur à la ligne 316 pour raccorder le récepteur 303 à un canal RF particulier. De la même manière, le synthétiseur de fréquences à boucle asservie en phase d'émission 309 est couplé pour recevoir le signal de fréquence de référence à la ligne 315 et des informations sur le bus de données 318 et fonctionne de manière à produire un signal d'accord d'émetteur-récepteur à la ligne 317 pour accorder l'émetteur 305 à un canal RF particulier. Le processeur 310 commande le fonctionnement du synthétiseur de fréquences à boucle asservie en phase de réception 308 du synthétiseur de fréquences à boucle asservie en phase d'émission 309, du récepteur 303 et de l'émetteur 305 par l'intermédiaire du bus de données 318. La source d'informations 306 produit un signal d'émission en bande de base à la ligne 314. L'émetteur 305 est couplé pour recevoir le signal d'émission en bande de base à la ligne 314 et fonctionne de manière à produire le signal d'émission RF à la ligne 313. Le filtre duplex 302 filtre le signal d'émission RF à la ligne 313, pour qu'il soit émis par l'antenne 301 comme
signal RF 320.
Les canaux RF faisant partie d'un système de radiotéléphone cellulaire, par exemple, comprennent des canaux de signalisation et des voies téléphoniques pour émettre et recevoir des informations entre la station de base et les postes d'abonnés. Les voies téléphoniques sont affectées à l'émission et à la réception des informations vocales. Les canaux de signalisation également appelés voies balises, sont affectés à l'émission et à la réception de données et d'informations de signalisation. C'est par l'intermédiaire de ces canaux de signalisation, que les postes d'abonné obtiennent un accès au système de radiotéléphone cellulaire et qu'une voie téléphonique pour d'autres communications avec le système de téléphone à ligne terrestre leur est affectée. Dans des systèmes de radiotéléphone cellulaire, capables d'émettre et de recevoir des données à large bande sur les canaux de signalisation, l'espacement des fréquences des canaux de signalisation peut être un multiple de l'espacement des fréquences des voies téléphoniques. Dans certains systèmes de radiotéléphone cellulaires, l'émetteur- récepteur 300 et la station de base émettent et reçoivent par intermittence des informations entre eux sur le canal de signalisation. Un tel système, par exemple, utilise un procédé de signalisation à accès multiple par répartition temporelle (AMRT), pour synchroniser les informations intermittentes. Dans ce type de système, le fait de garder l'émetteur-récepteur 300 pleinement alimenté pendant toute la période o l'émetteur-récepteur 300 est accordé au canal de signalisation vide inutilement la batterie de l'émetteur- récepteur pendant les périodes o aucune information n'est reçue. C'est pourquoi l'alimentation à des parties de l' émetteur-récepteur 300 peut être interrompue afin de prolonger la durée de vie de la batterie lorsque l'émetteur-récepteur n'est pas en train d'émettre ou de recevoir des informations. En outre, l'alimentation à des parties de l'émetteurrécepteur 300 peut être interrompue, pour prolonger la durée de vie de la batterie lorsque la qualité des signaux est assez bonne pour éviter une autre répétition des mêmes informations. Le fait de couper l'alimentation et de la rétablir par intermittence,
c'est-à-dire de valider et d'invalider l'émetteur-
récepteur 300 pendant son fonctionnement en réception, est appelé mode de fonctionnement en réception discontinue (DRX). Dans le mode de fonctionnement en réception discontinue, le fait de valider et
d'invalider rapidement les parties de l'émetteur-
récepteur 300 entraîne de très importantes économies de
la durée de vie de la batterie.
La figure 4 est une illustration sous forme de schéma fonctionnel d'un synthétiseur de fréquences à boucle asservie en phase suivant le mode de réalisation préféré de la présente invention. Un synthétiseur de fréquences à boucle asservie en phase est un type d'une famille de contrôleurs à boucle asservie en phase, qui comprend des déphaseurs asservis en phase. Le synthétiseur de fréquences à boucle asservie en phase utilise une source de référence 401 pour fournir un
signal de sortie 403 ayant une fréquence prédéterminée.
La source de référence 401 fournit un signal de fréquence stable à un détecteur de phase 405. Une deuxième entrée du détecteur de phase 405 est couplée à une sortie d'un diviseur de boucles 407. Le détecteur de phase 405 génère un signal de correction égal à une différence de phase entre la phase du premier signal d'entrée et la phase du deuxième signal d'entrée. Le signal de correction 409 est couplé à une pompe à
charge à courant faible 411 et à une zone aveugle 413.
La zone aveugle 413 produit un deuxième signal de correction 415 ayant une zone aveugle autour de la phase 0 ; des détails concernant la zone aveugle seront donnés ci-après. Une pompe à charge à courant
fort 417 accepte le deuxième signal de correction 415.
Les premier et deuxième signaux de correction de charges 409', 415', sont entrés dans un filtre de boucle 419. Le filtre de boucle 419 comprend un premier appareil de filtrage et un deuxième appareil de filtrage; des détails concernant le filtre de boucle seront présentés ci- après. Le filtre de boucle 419 génère un signal de commande 421. Le signal de commande 421 est entré dans un oscillateur commandé en tension (OCT) 423. L'OCT 423 génère un signal de sortie de fréquence synthétisé 403, ayant une fréquence souhaitée. Le signal de sortie de fréquence synthétisé 403 est produit par le synthétiseur de fréquences à boucle asservie en phase, pour être utilisé par un émetteur de radiofréquences ou un récepteur de radiofréquences. En outre, le signal de sortie de fréquence synthétisé est appliqué à un diviseur de boucle 407. Le diviseur de boucle 407 divise la fréquence prédéterminée à des fins de comparaison avec la source de référence 401 dans le détecteur de phase 405. Au début d'une séquence d'accrochage de fréquence, le diviseur de boucle 407 est programmé à une nouvelle valeur et la boucle essaye d'accrocher l'asservissement à la nouvelle fréquence. Cette modification du diviseur de boucle entraîne la génération par le détecteur de phase 405 d'un grand signal d'erreur 409. Le grand signal d'erreur 409 est reconnu par la zone aveugle 413 ce qui permet au signal d'erreur 409 de passer sensiblement inchangé à travers la zone aveugle vers la pompe à charge à courant fort 417. A ce stade, la pompe à charge à courant faible 411 et la pompe à charge à courant fort 417 sont toutes les deux actives et envoyées de manière appropriée au filtre de boucle à entrée multiple 419, produisant une caractéristique de boucle à large bande générale. La boucle approche rapidement d'un état d'asservissement en fréquence avec erreur de phase OC. A mesure que la boucle approche de l'erreur de phase OC, l'amplitude du signal d'erreur 409 produit par le détecteur de phase 405 diminue notablement. Cette diminution est reconnue par la zone aveugle 413, et en conséquence, le signal de correction 415 généré par la zone aveugle 413 est notablement diminué, ce qui entraîne une diminution du signal de
correction 415' de la pompe à charge à courant fort.
Finalement, seule la pompe à charge à courant faible 411 génère un signal de correction 409', et la pompe à charge à courant fort 417 n'est plus active. Une fois que la pompe à charge à courant fort 417 est inactive, la boucle prend une nouvelle caractéristique de bande étroite. La caractéristique de boucle à bande étroite fournit une grande stabilité pendant une situation d'asservissement en fréquence, de sorte que le signal de sortie 403 ne peut pas facilement être modifié du fait de perturbations provenant d'interférences extérieures. La figure 5 est une illustration détaillée d'une zone
aveugle utilisée dans le mode de réalisation préféré.
Cette zone aveugle serait utilisée par un détecteur de
phase à trois états. Le signal d'erreur 409, produi-
par le détecteur de phase 405, consiste en impulsions ascendantes et descendantes comme indiqué sur la figure 5. La largeur des impulsions d'erreur est proportionnelle à la différence de phase entre les entrées du détecteur de phase 105. L'impulsion ascendante indique que la pompe à charge devrait forcer la fréquence de l'OCT à s'accroître et l'impulsion descendante 503 indique que la pompe à charge devrait forcer la fréquence de l'OCT 423 à décroître. Lorsque le synthétiseur de fréquences à boucle asservie en phase est en asservissement, la largeur de l'impulsion ascendante et la largeur de l'impulsion descendante sont identiques et coïncident dans le temps. C'est pourquoi la sortie de la porte OU exclusive 505 est zéro volt ou au plus, une impulsion extrêmement étroite, comme indiqué sur la figure 6. Etant donné que la sortie de la porte OU exclusive 505 est zéro, la sortie des portes ET 507, 509 est également zéro. Le signal de sortie ascendant 511 et le signal de sortie descendant 513 constituent le deuxième signal de correction 415 comme indiqué sur la figure 4. En cas d'une situation en asservissement, le signal de sortie ascendant 511 et le signal de sortie descendant 513 sont à zéro volt et amèneront la pompe à charge à courant fort 417 à trois états. Les deuxième et troisième portes OU exclusives 515, 517 fournissent respectivement un temps de propagation au signal d'entrée ascendant 501 et au signal d'entrée descendant 503 pour fournir des temps de propagation égaux par porte aux portes ET 507, 509. En cas d'un état Iors asservissement, une partie du signal d'entrée ascendant 501 et du signal d'entrée descendant 503 se chevauchent et cette partie est éliminée dans la porte OU exclusive centrale 505. La partie restante des signaux qui ne se chevauchent pas passe par la porte OU exclusive centrale 505 et va aux portes ET 507, 509. Le signal à la sortie de la porte OU exclusive centrale 505 peut alors passer à la sortie de la porte ET appropriée et vers la pompe à charge à courant fort 417. Durant l'état intermédiaire de presque asservissement, la largeur d'impulsion qui est autorisée à atteindre la
pompe à charge à courant fort 417 est très étroite.
Etant donné que la pompe à charge à courant fort 417 a un temps de mise en route et de mise hors service fini, le signal de correction de sortie 415' de la pompe à charge 417 n'atteindra pas sa pleine intensité. Une zone de gain réduit apparaît alors, ce qui conduit à une caractéristique de boucle située quelque part entre
les modes large et étroit abordés précédemment.
Une mise en oeuvre particulière du filtre de boucle 419 est illustrée à la figure 7. Le filtre de boucle 419 a deux appareils de filtrage 701, 703 qui sont représentés par des fonctions de transfert respectivement représentées par H(s) et F(s). Le premier signal de correction 409' est entré au premier appareil de filtrage H(s) à travers l'entrée de courant faible 705. Dans le mode de réalisation préféré, le premier signal de correction 409' est également directement connecté au signal de commande 421 provenant du filtre de boucle 419. Le deuxième signal de correction 415' est entré à travers l'entrée de courant fort 707 et est couplé à un deuxième port sur le premier appareil de filtrage 701 et à un premier port sur le deuxième appareil de filtrage 703 représenté par F(s). Le deuxième appareil de filtrage 703 forme sensiblement la partie à large bande du filtre de boucle. Le premier appareil de filtrage 701 forme une partie de la partie à large bande étroite du
filtre de boucle.
Lors de la période d'accrochage d'asservissement à large bande, le premier appareil de filtrage 701 du filtre de boucle étroite est essentiellement amorcé par la modification rapide de signal produite par la combinaison du deuxième appareil de filtrage 703 et de la pompe à charge à courant fort 417. Lors de la période d'accrochage, une très haute impédance est présentée au premier appareil de filtrage 701 par la combinaison parallèle de la pompe à charge à courant faible 411 et de l'OCT 423. Le signal de commande de sortie 421 subit une modification rapide de signal et l'OCT 423 est rapidement entraîné à la nouvelle fréquence. Du fait de l'effet d'amorçage, la tension dans le premier appareil de filtrage 701 demeure presque constante et la constante de temps relativement
longue qu'il y est associée n'est pas un facteur.
Lorsque l'on approche d'un état d'erreur de phase C, la zone aveugle 413 de la figure 4 envoie une sortie continuellement décroissante à la pompe à charge à courant fort 417. La haute impédance et la sortie diminuée de la pompe à charge à courant fort 417 laissent la pompe à charge à courant faible 411 et la combinaison des premier et deuxième appareils de filtrage 701, 703 produire une caractéristique globale de filtre de boucle étroite. En choisissant de manière appropriée le courant de la pompe à charge à courant faible 411 et de la pompe à charge à courant fort 417 et les valeurs pour le premier appareil de filtrage 701 et le deuxième appareil de filtrage 703, les caractéristiques de boucle des modes étroit et large peuvent être rendues sensiblement indépendantes, et une transition sans soudure peut être effectuée d'une caractéristique de boucle large à une caractéristiaue de boucle étroite. En outre la boucle peut être réalisée de manière à produire un compromis optimal entre un asservissement rapide et une bonne pureté spectrale, compromis meilleur sous ces deux aspects que ce qui peut être obtenu par les synthétiseurs de fréquences à boucle asservie en phase de l'art antérieur. La figure 8 est une illustration détaillée du filtre de boucle de la figure 4. Le premier appareil de filtrage contient un élément résistif R2 et forme une première constante de temps avec le condensateur C2. Le deuxième appareil de filtrage comprend un élément résistif Ri et forme une deuxième constante de temps avec les condensateurs Cl et CO, la première constante de temps
étant supérieure à la deuxième constante de temps.
Cette mise en oeuvre confère une caractéristique globale de troisième ordre à la boucle à la fois dans le mode initial à large bande et dans le mode final à bande étroite. Des constantes de temps supplémentaires formées à partir d'éléments résistifs et capacitifs peuvent être ajoutées pour fournir un ordre supérieur et une pureté spectrale meilleure, comme ce peut être
demandé par la conception.
Claims (10)
1. Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase d'un générateur de signaux (423), le contrôleur comprenant une première boucle et une deuxième boucle, la première boucle ayant une première largeur de bande de boucle et un premier signal de correction (409'), la deuxième boucle ayant une deuxième largeur de bande de boucle et un deuxième signal de correction (415'), le dispositif de filtrage étant caractérisé par: un premier appareil de filtrage (701) incluant une première constante de temps, un premier port, un deuxième port, et un troisième port, le premier port étant couplé au premier signal de correction (409'), le deuxième port étant couplé à une entrée de commande du générateur de signaux (423); et un deuxième appareil de filtrage (703) comprenant une deuxième constante de temps et un premier port, le premier port étant couplé au troisième port du premier appareil de filtrage (701) et au deuxième signal de
correction (415').
2. Dispositif de filtrage suivant la revendication 1, dans lequel le deuxième appareil de filtrage comprend un deuxième port, le deuxième port étant couplé à une
masse électrique.
3. Dispositif de filtrage suivant la revendication 1, dans lequel le contrôleur comprend une troisième boucle, la troisième boucle ayant une troisième largeur de bande de boucle et un troisième signal de correction, le filtre étant en outre caractérisé par: un troisième appareil de filtrage comportant un premier port et une troisième constante de temps, le premier port étant couplé au troisième signal de correction et
au deuxième port du deuxième appareil de filtrage.
4. Dispositif de filtrage suivant la revendication 1, dans lequel la première constante de temps est
supérieure à la deuxième constante de temps.
5. Dispositif de filtrage suivant la revendication 3, dans lequel la première constante de temps est supérieure à la deuxième constante de temps et la deuxième constante de temps est supérieure à la
troisième constante de temps.
6. Dispositif de filtrage suivant la revendication 1, dans lequel la première largeur de bande de boucle est dépendante de la première constante de temps et de la deuxième constante de temps, et la deuxième largeur de bande de boucle est dépendante de la deuxième constante
de temps.
7. Contrôleur à boucle asservie en phase destiné à la commande d'un générateur de signaux (423) caractérisé par: un dispositif de filtrage (419) destiné à la génération d'un signal de commande (421), le signal de commande (421) étant entré au générateur de signaux (423), le dispositif de filtrage comprenant: une première constante de temps (701) dépendante d'un premier élément capacitif, et une deuxième constante de temps (703) dépendante d'un deuxième élément capacicif, la deuxième constante de temps étant inférieure à la première constante de temps; une première boucle ayant une première largeur de bande de boucle et un premier signal de correction (409), le premier signal de correction étant couplé à un dispositif de filtrage (419), la première largeur de bande de boucle étant dépendante de la première constante de temps; et une deuxième boucle ayant une deuxième largeur de bande de boucle et un deuxième signal de correction (415), le deuxième signal de correction étant couplé au dispositif de filtrage (419), la deuxième largeur de bande de boucle étant dépendante de la deuxième constante de temps.
8. Contrôleur à boucle asservie en phase suivant la revendication 7, dans lequel la première largeur de bande de boucle est inférieure à la réciproque de la
première constante de temps.
9. Contrôleur à boucle asservie en phase suivant la revendication 8, dans lequel la deuxième largeur de bande de boucle est supérieure à la réciproque de la
première constante de temps.
10. Synthétiseur de fréquences à boucle asservie en phase (PLL) caractérisé par: une source de référence (401) fournissant un signal de fréquence de référence; un détecteur de phase (405) ayant une première entrée, une deuxième entrée et une première sortie, la première entrée étant couplée au signal de fréquence de référence, la première sortie fournissant un premier signal de correction (409); une zone aveugle (413) ayant une première entrée et une première sortie, la première entrée étant couplée à un premier signal de correction (409), la première sortie fournissant un deuxième signal de correction (415); un dispositif de filtrage (419) comprenant: un premier appareil de filtrage (701) comportant une première constante de temps, un premier port, un deuxième port, et un troisième port, le premier pot_ étant couplé au premier signal de correction (409); et un deuxième appareil de filtrage (703) comportant une deuxième constante de temps et un premier port, le premier port étant couplé au troisième port du premier appareil de filtrage et au deuxième signal de correction; un oscillateur commandé en tension (423) ayant une première entrée de commande et une première sortie, la5 première entrée de commande étant couplée au second port du premier appareil de filtrage, la première
sortie fournissant un signal de fréquence synthétisé (403) et étant couplée à la deuxième entrée du détecteur de phase (405).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/172,000 US5424689A (en) | 1993-12-22 | 1993-12-22 | Filtering device for use in a phase locked loop controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2714242A1 true FR2714242A1 (fr) | 1995-06-23 |
| FR2714242B1 FR2714242B1 (fr) | 1997-01-03 |
Family
ID=22625957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9414629A Expired - Fee Related FR2714242B1 (fr) | 1993-12-22 | 1994-12-06 | Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5424689A (fr) |
| FR (1) | FR2714242B1 (fr) |
| GB (1) | GB2285189B (fr) |
| IT (1) | IT1275097B (fr) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5794130A (en) * | 1994-04-26 | 1998-08-11 | Funai Electric Engineering Company Limited | Wireless communication system having improved PLL circuits |
| US5592120A (en) * | 1994-09-07 | 1997-01-07 | Analog Devices, Inc. | Charge pump system |
| US5675291A (en) * | 1996-02-16 | 1997-10-07 | National Semiconductor Corporation | Phase-lock loop with reduced acquistion time |
| US5663689A (en) * | 1996-06-26 | 1997-09-02 | International Business Machines Corporation | Method and apparatus for providing a high speed charge pump with low static error |
| JP3839117B2 (ja) * | 1997-01-30 | 2006-11-01 | 株式会社ルネサステクノロジ | Ｐｌｌ回路およびそれを用いた無線通信端末機器 |
| US5831484A (en) * | 1997-03-18 | 1998-11-03 | International Business Machines Corporation | Differential charge pump for phase locked loop circuits |
| US5861766A (en) * | 1997-04-17 | 1999-01-19 | Western Digital Corporation | Multimode frequency synthesizer having high loop gain in frequency seek mode |
| US6069866A (en) * | 1997-10-23 | 2000-05-30 | Cirrus Logic, Inc. | System and method for coarse gain control of wide band amplifiers |
| US6141169A (en) * | 1997-10-23 | 2000-10-31 | Cirrus Logic, Inc. | System and method for control of low frequency input levels to an amplifier and compensation of input offsets of the amplifier |
| JPH11195982A (ja) * | 1998-01-06 | 1999-07-21 | Nec Corp | Ｐｌｌ回路 |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| CA2344787A1 (fr) * | 2001-04-19 | 2002-10-19 | Pmc-Sierra Ltd. | Detecteur de phase adapte pour une unite de synthese de signal d'horloge |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7078977B2 (en) * | 2002-09-06 | 2006-07-18 | True Circuits, Inc. | Fast locking phase-locked loop |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7161436B2 (en) * | 2002-11-27 | 2007-01-09 | Mediatek Inc. | Charge pump structure for reducing capacitance in loop filter of a phase locked loop |
| JP4220828B2 (ja) * | 2003-04-25 | 2009-02-04 | パナソニック株式会社 | 低域ろ波回路、フィードバックシステムおよび半導体集積回路 |
| EP1492235B1 (fr) | 2003-06-17 | 2007-06-13 | Freescale Semiconductor, Inc. | Filtre pour boucle à verrouillage de phase |
| US7005929B2 (en) * | 2003-12-02 | 2006-02-28 | Intel Corporation | Loop filter with active capacitor and method for generating a reference |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| KR100574980B1 (ko) * | 2004-04-26 | 2006-05-02 | 삼성전자주식회사 | 빠른 주파수 락을 위한 위상 동기 루프 |
| US7091759B2 (en) * | 2004-06-01 | 2006-08-15 | Skyworks Solutions, Inc. | Loop filter integration in phase-locked loops |
| KR100630336B1 (ko) * | 2004-07-22 | 2006-09-29 | 삼성전자주식회사 | 패스트 록킹이 가능한 차지 펌프를 이용한 위상 고정 루프및 그 동작 방법 |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US7301404B2 (en) * | 2005-07-21 | 2007-11-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for transceiver frequency synthesis |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US7777541B1 (en) | 2006-02-01 | 2010-08-17 | Cypress Semiconductor Corporation | Charge pump circuit and method for phase locked loop |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| JP5102603B2 (ja) * | 2007-12-21 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4167711A (en) * | 1978-05-26 | 1979-09-11 | Motorola, Inc. | Phase detector output stage for phase locked loop |
| EP0085615A2 (fr) * | 1982-01-28 | 1983-08-10 | Fujitsu Limited | Circuit pour boucle d'asservissement de phase |
| EP0429421A1 (fr) * | 1989-11-13 | 1991-05-29 | Telefonaktiebolaget L M Ericsson | Boucle à phase bloquée à largeur de bande variable |
| US5142246A (en) * | 1991-06-19 | 1992-08-25 | Telefonaktiebolaget L M Ericsson | Multi-loop controlled VCO |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885553A (en) * | 1988-11-30 | 1989-12-05 | Motorola, Inc. | Continuously adaptive phase locked loop synthesizer |
| JP2819876B2 (ja) * | 1991-08-20 | 1998-11-05 | 松下電器産業株式会社 | 周波数シンセサイザ |
-
1993
- 1993-12-22 US US08/172,000 patent/US5424689A/en not_active Expired - Lifetime
-
1994
- 1994-12-06 FR FR9414629A patent/FR2714242B1/fr not_active Expired - Fee Related
- 1994-12-19 IT ITRM940818A patent/IT1275097B/it active IP Right Grant
- 1994-12-22 GB GB9426480A patent/GB2285189B/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4167711A (en) * | 1978-05-26 | 1979-09-11 | Motorola, Inc. | Phase detector output stage for phase locked loop |
| EP0085615A2 (fr) * | 1982-01-28 | 1983-08-10 | Fujitsu Limited | Circuit pour boucle d'asservissement de phase |
| EP0429421A1 (fr) * | 1989-11-13 | 1991-05-29 | Telefonaktiebolaget L M Ericsson | Boucle à phase bloquée à largeur de bande variable |
| US5142246A (en) * | 1991-06-19 | 1992-08-25 | Telefonaktiebolaget L M Ericsson | Multi-loop controlled VCO |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2714242B1 (fr) | 1997-01-03 |
| ITRM940818A1 (it) | 1996-06-19 |
| GB9426480D0 (en) | 1995-03-01 |
| ITRM940818A0 (it) | 1994-12-19 |
| IT1275097B (it) | 1997-07-30 |
| GB2285189A (en) | 1995-06-28 |
| GB2285189B (en) | 1998-08-19 |
| US5424689A (en) | 1995-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2714242A1 (fr) | Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase. | |
| US5175729A (en) | Radio with fast lock phase-locked loop | |
| FR2712441A1 (fr) | Circuit de synchronisation de phase et méthode subséquente pour une boucle à verrouillage de phase. | |
| FR2714241A1 (fr) | Appareil et procédé destinés à commander la largeur de bande d'une boucle asservie en phase. | |
| FR2670965A1 (fr) | Radiorecepteur comportant une correction du decalage en continu. | |
| FR2716589A1 (fr) | Amplificateur de puissance à commande de modulation d'amplitude et commande de modulation de phase imbriquées. | |
| FR2645375A1 (fr) | Systeme de telephone mobile avec commande intermittente des composants du recepteur dans un etat d'attente | |
| EP0039275A1 (fr) | Dispositif de synthèse et de démodulation combinées pour récepteur d'ondes modulées en fréquence, et récepteur le comportant | |
| EP1464111A1 (fr) | Abaissement de frequence numerique et analogique multiple | |
| FR2719437A1 (fr) | Procédé et dispositif d'identification d'une voie de signalisation. | |
| EP0746114B1 (fr) | Dispositif d'émission radio à modulation de fréquence | |
| FR2798019A1 (fr) | Synthetiseur de frequences a boucle de phase | |
| FR2530898A1 (fr) | Dispositif d'accord a boucle a verrouillage de phase | |
| FR2745449A1 (fr) | Modulation d'horloge a etalement en frequence | |
| FR2712440A1 (fr) | Circuit de suppression d'erreur et procédé correspondant pour une boucle à verrouillage de phase. | |
| EP1001548A1 (fr) | Procédé de réglage d'un émetteur récepteur multibande de téléphonie mobile et téléphone mobile ainsi obtenu | |
| EP1295391B1 (fr) | Dispositif de filtrage passe bande de frequence auto adaptatif dans un emetteur/recepteur de signaux hyperfrequences | |
| FR2471703A1 (fr) | Circuit a boucle verrouillee en phase | |
| CA2025240A1 (fr) | Transpondeur de mise a poste d'un satellite | |
| EP1193879A1 (fr) | Synthétiseur de fréquences à faible bruit et à réponse rapide, et procédé de synthèse de fréquences correspondant | |
| EP0013248B1 (fr) | Dispositif de télécommunications hyperfréquence | |
| EP1052772B1 (fr) | Dispositif et procédé pour produire un signal filtré | |
| EP0889619B1 (fr) | Dispositif de modulation par déplacement de fréquence comportant un boucle de verrouillage de phase | |
| EP0531757B1 (fr) | Procédé de commande d'un synthétiseur de fréquence pourvu d'une entrée de modulation | |
| EP0550360A1 (fr) | Détecteur de verrouillage d'une boucle à verrouillage de phase |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20081020 |