CN1695100A - 具有表体偏压的负充电泵 - Google Patents

具有表体偏压的负充电泵 Download PDF

Info

Publication number
CN1695100A
CN1695100A CNA038246635A CN03824663A CN1695100A CN 1695100 A CN1695100 A CN 1695100A CN A038246635 A CNA038246635 A CN A038246635A CN 03824663 A CN03824663 A CN 03824663A CN 1695100 A CN1695100 A CN 1695100A
Authority
CN
China
Prior art keywords
coupled
node
mos
table body
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038246635A
Other languages
English (en)
Inventor
乔治·奥多内
马西米利亚诺·弗鲁利奥
卢卡·菲吉尼
法比奥·塔桑·卡塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1695100A publication Critical patent/CN1695100A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一种n沟道金属氧化物半导体(MOS)晶体管负电压充电泵，其中该等n沟道金属氧化物半导体(MOS)晶体管的表体(bulk)以一可防止接通寄生双极晶体管的方式偏压，该寄生双极晶体管是该充电泵结构的互补金属氧化物半导体(CMOS)环境中所固有的。

Description

具有表体偏压的负充电泵
技术领域
本发明系关于充电泵电路。更具体而言，本发明系关于一种将每一晶体管级(transistor stage)的表体切换到最低电位节点来将体效应(body effect)降低至最小的负充电泵。
背景技术
在诸如闪存、电可擦可编程序只读存储器(EEPROM)及类似装置的集成电路应用中，需要产生一负电压。对于仅使用一级电源电压工作的非易失性存储器而言，该等内部高电压由充电泵产生。该等充电泵既用于产生正电压也用于负电压。通常使用三井(triple-well)工艺来形成产生负电压的充电泵。该等负充电泵利用n-沟道金属氧化物半导体(MOS)晶体管将一电压线抽运成一负值。
参见图1，该示意图显示了由n-沟道金属氧化物半导体(MOS)晶体管形成的通常采用的一负充电泵的先前技术实施例。充电泵10包括由一四相时钟驱动的三个级：12、14和16。每一级包括两个n-沟道金属氧化物半导体(MOS)晶体管及两个电容器。
级12包括n-沟道金属氧化物半导体(MOS)晶体管18和20。N-沟道金属氧化物半导体(MOS)晶体管18具有：耦合接地的漏极、耦合至n-沟道金属氧化物半导体(MOS)晶体管20的源极的源极及耦合至n-沟道金属氧化物半导体(MOS)晶体管20的漏极并通过电容器22耦合至该时钟的D相信号的栅极。n-沟道晶体管20的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管18的漏极并通过电容器24耦合至所述时钟的A相信号。
级14包括n-沟道金属氧化物半导体(MOS)晶体管26及28。N-沟道金属氧化物半导体(MOS)晶体管26具有：耦合至来自级12的n-沟道金属氧化物半导体(MOS)晶体管18及20的源极的漏极；耦合至n-沟道金属氧化物半导体(MOS)晶体管28的源极的源极；及耦合至n-沟道金属氧化物半导体(MOS)晶体管28的漏极并通过电容器30耦合至所述时钟的B相信号的栅极。n-沟道晶体管28的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管26的漏极，并通过电容器32耦合至所述时钟的C相信号。
级16包括n-沟道金属氧化物半导体(MOS)晶体管34及36。N-沟道金属氧化物半导体(MOS)晶体管34具有：耦合至来自级14的n-沟道金属氧化物半导体(MOS)晶体管26及28的源极的漏极、耦合至n-沟道金属氧化物半导体(MOS)晶体管36的源极的源极；及耦合至n-沟道金属氧化物半导体(MOS)晶体管36的漏极并通过电容器38耦合至所述时钟的D相信号的栅极。n-沟道晶体管36的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管34的漏极并通过电容器40耦合至所述时钟的A相信号。
通过查看图1可看出，n-沟道金属氧化物半导体(MOS)晶体管18、20、26、28、34及36中每一个的体均连接至用作该充电泵输出的最负节点(附图标记42处的VNEG)。这样做的原因是为了避免接通每一级中由n-沟道金属氧化物半导体(MOS)晶体管的埋入n-井、p-井及n+源极及漏极区域所形成的寄生双极晶体管。
在图1的充电泵电路中，当时钟的A相信号降低至自该负载吸收电流时，最后级16中的寄生双极晶体管可在向稳态(从0至VNEG)转变期间被接通。如果该双极晶体管接通，则该充电泵的效率将降低，因为该负载不再吸收电流而是从该双极晶体管的接地埋入n-井集电极吸收电流。
此外，图1实施方案的另一缺陷在于：该充电泵的n-沟道金属氧化物半导体(MOS)晶体管的体效应增加了该泵自右边向左边的移动量。就在使用极低电源电压的应用中的最大负电压而言，这能够严重地限制该充电泵的性能。
现参见图2，该示意图展示了一先前技术解决方案，该解决方案可用来减小但不能消除该充电泵每一极中的体效应。除了每一极中该等两个n-沟道金属氧化物半导体(MOS)晶体管的表体被耦合至该极的输出节点外，图2的电路实质上类似于图1的电路。因此，n-沟道金属氧化物半导体(MOS)晶体管18及20的表体耦合至其公共源极；n-沟道金属氧化物半导体(MOS)晶体管26及28的表体耦合至其公共源极；及n-沟道金属氧化物半导体(MOS)晶体管34及36的表体耦合至其公共源极。该配置未解决在最后级16中的寄生双极接通问题。
美国专利第6,130,572号揭示了减少体效应的另一种技术。该电路具有与图2相同的缺陷。具体而言，对于低电压应用而言，由体效应引起的阈值电压增加问题非常重要，因为该等金属氧化物半导体(MOS)晶体管的VDD与Vth之间的差减小并由此降低了性能。
另一用于减少体效应影响的先前技术是使用一电平移动器来提升充电泵的相位，但是使用这种方式会降低充电泵的效率(Iload/IVDD)。该方法的另一个缺陷是：硅面积将增加，而人们并不希望如此。
发明内容
本发明提供一种n-沟道金属氧化物半导体(MOS)晶体管充电泵，其中该等n-沟道金属氧化物半导体(MOS)晶体管的表体以某一方式偏压，以防止接通在该充电泵结构的互补金属氧化物半导体(CMOS)环境中所固有的寄生双极晶体管。
一负电压充电泵具有多个工作相位且包括多个级，每一级包括至少两个n-沟道金属氧化物半导体(MOS)晶体管，而每个n-沟道金属氧化物半导体(MOS)晶体管都包括多个表体区域(bulk regions)。该等级中的每一个级还包括一寄生双极晶体管。该等表体区域在每一工作相位期间可以切换方式耦合至一电路节点，该电路节点具有一不会使该寄生双极晶体管接通的电位。
附图说明
图1为一描绘使用n-沟道金属氧化物半导体(MOS)晶体管的一负充电泵的普通实施方案的示意图。
图2为一描绘使用n-沟道金属氧化物半导体(MOS)晶体管的一负充电泵的另一先前技术实施方案的示意图。
图3为一描绘根据本发明使用n-沟道金属氧化物半导体(MOS)晶体管的一负充电泵的一单一级的示意图。
图4为一描绘根据本发明使用n-沟道金属氧化物半导体(MOS)晶体管的一负充电泵的多个级的示意图。
具体实施方式
本领域普通技术人员应理解，本发明的以下说明仅具有举例说明性而不具有任何限制性。在受益于本揭示内容后，本领域普通技术人员将易于构想出本发明的其它实施例。
本发明的目的是：通过使该充电泵的每一级的表体偏压的方式，消除体效应(当晶体管接通时，Vbs＝0)，且是该些寄生双极晶体管即使在输出级中也永不接通，以此来克服上述某些缺陷。
现参见图3，该示意图展示了一根据本发明原理运行的示例性充电泵的单一级50的示例性实施例。为便于理解本发明，图3展示一与图1及图2中充电泵的第二级相对应的级，并且将在图3中使用与该等图式中相同的附图标记来标识相应的电路元件。
级50包括n-沟道金属氧化物半导体(MOS)晶体管26及28。如同在图1及图2的先前技术充电泵电路中，n-沟道金属氧化物半导体(MOS)晶体管26具有：耦合至来自前一级的两个n-沟道金属氧化物半导体(MOS)晶体管的公共源极(在此情况下为对应于图1及图2中附图标记18及20的n-沟道金属氧化物半导体(MOS)晶体管的源极)的漏极(或者，如果级50是该第一级，则接地)；耦合至n-沟道金属氧化物半导体(MOS)晶体管28源极的源极；及耦合至n-沟道金属氧化物半导体(MOS)晶体管28的漏极并通过电容器30耦合至该时钟的B相信号的栅极。n-沟道金属氧化物半导体(MOS)晶体管28的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管26的漏极并通过电容器32耦合至该时钟的C相信号。该时钟的A相信号(如其在如图1及图2的充电泵中所示)经由电容器40耦合至n-沟道金属氧化物半导体(MOS)晶体管26及28的公共源极。
n-沟道金属氧化物半导体(MOS)晶体管26及28的表体被一起连接至一节点50。节点50耦合至两个n-沟道金属氧化物半导体(MOS)晶体管52及54的漏极以及其表体区域。n-沟道金属氧化物半导体(MOS)晶体管52的源极耦合至前一级的两个n-沟道金属氧化物半导体(MOS)晶体管的公共源极，且n-沟道金属氧化物半导体(MOS)晶体管54的源极耦合至两个n-沟道金属氧化物半导体(MOS)晶体管26及28的公共源极。n-沟道金属氧化物半导体(MOS)晶体管52的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管28的漏极与栅极，且n-沟道金属氧化物半导体(MOS)晶体管54的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管26及28的公共源极。
该单一级50以如前所述的方式工作：当该时钟的A相信号较高且该时钟的C相信号较低时，该时钟的B相信号也升高且接通n-沟道金属氧化物半导体(MOS)晶体管26，允许电流自电容器40流向电容器30，从而使电容器40放电且使电容器30充电。然后，该时钟的A相信号降低且在该时钟的C相信号升高时自该下一级接收电荷，将电荷传输至前一级。
将两个晶体管52及54加入每一级可防止该寄生双极晶体管被接通。当该时钟的C相信号较高且该时钟的A相信号较低时，该时钟的B相信号也较低，n-沟道金属氧化物半导体(MOS)晶体管52被关闭且n-沟道金属氧化物半导体(MOS)晶体管54被接通，由此将节点50偏压至与n-沟道金属氧化物半导体(MOS)晶体管26及28的公共源极相同的电位，该电位是该级的晶体管可具有的最低电压。在另一半周期中，当该时钟的A相信号较高且该时钟的C相信号较低时，该时钟的B相信号也较高且n-沟道金属氧化物半导体(MOS)晶体管54被关闭，但n-沟道金属氧化物半导体(MOS)晶体管52被接通，从而确保n-沟道金属氧化物半导体(MOS)晶体管26及28的表体区域处于一负于或等于该级的任何n+区域的电位上。
现参见图4，该示意图展示了根据本发明包括多个充电泵级的示例性充电泵电路60。如同图3的电路，图4中将使用图1及图2中所使用的相同附图标记来标识相应的电路元件。
如图1充电泵电路10中所示，图4的充电泵电路60包括由一四相时钟驱动的三个级：62、64及66。每一级包括相同的两个n-沟道金属氧化物半导体(MOS)晶体管及两个电容器。
级62包括n-沟道金属氧化物半导体(MOS)晶体管18及20。N-沟道金属氧化物半导体(MOS)晶体管18具有：耦合至地的漏极、耦合至n-沟道金属氧化物半导体(MOS)晶体管20源极的源极、及耦合至n-沟道金属氧化物半导体(MOS)晶体管20的漏极并通过电容器22耦合至该时钟的D相信号的栅极。n-沟道晶体管20的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管18的漏极并通过电容器24耦合至该时钟的A相信号。
此外，级62包括其漏极被一同耦合至节点72的n-沟道金属氧化物半导体(MOS)晶体管68及70，该节点72包含n-沟道金属氧化物半导体(MOS)晶体管18及20的表体区域以及n-沟道金属氧化物半导体(MOS)晶体管68及70的表体区域。n-沟道金属氧化物半导体(MOS)晶体管68的源极耦合至n-沟道金属氧化物半导体(MOS)晶体管18的漏极，且其栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管20的漏极。n-沟道金属氧化物半导体(MOS)晶体管70的源极耦合至n-沟道金属氧化物半导体(MOS)晶体管18及20的公共源极，且其栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管18的漏极。
级64包括n-沟道金属氧化物半导体(MOS)晶体管26及28。N-沟道金属氧化物半导体(MOS)晶体管18具有：耦合至来自级62的n-沟道金属氧化物半导体(MOS)晶体管18及20的源极的漏极、耦合至n-沟道金属氧化物半导体(MOS)晶体管28源极的源极、及耦合至n-沟道金属氧化物半导体(MOS)晶体管28的漏极并通过电容器30耦合至该时钟的B相信号的栅极。n-沟道晶体管28的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管26的漏极并通过电容器32耦合至该时钟的C相信号。
此外，级64包括其漏极被一同耦合至节点78的n-沟道金属氧化物半导体(MOS)晶体管74及76，该节点78包含n-沟道金属氧化物半导体(MOS)晶体管26及28的表体区域以及n-沟道金属氧化物半导体(MOS)晶体管74及76的表体区域。n-沟道金属氧化物半导体(MOS)晶体管74的源极耦合至n-沟道金属氧化物半导体(MOS)晶体管26的漏极，且其栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管28的漏极。n-沟道金属氧化物半导体(MOS)晶体管76的源极耦合至n-沟道金属氧化物半导体(MOS)晶体管26及28的公共源极，且其栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管26的漏极。
级66包括n-沟道金属氧化物半导体(MOS)晶体管34及36。N-沟道金属氧化物半导体(MOS)晶体管34具有：耦合至来自级64的n-沟道金属氧化物半导体(MOS)晶体管26及28的源极的漏极、耦合至n-沟道金属氧化物半导体(MOS)晶体管36源极的源极、及耦合至n-沟道金属氧化物半导体(MOS)晶体管36的漏极并通过电容器38耦合至该时钟的D相信号的栅极。n-沟道晶体管36的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管34的漏极并通过电容器40耦合至该时钟的A相信号。
此外，级66包括有漏极被一同耦合至节点84的n-沟道金属氧化物半导体(MOS)晶体管80及82，该节点84包含n-沟道金属氧化物半导体(MOS)晶体管34及36的表体区域以及n-沟道金属氧化物半导体(MOS)晶体管80及82的表体区域。n-沟道金属氧化物半导体(MOS)晶体管80的源极耦合至n-沟道金属氧化物半导体(MOS)晶体管34的漏极，且其栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管36的漏极。n-沟道金属氧化物半导体(MOS)晶体管82的源极耦合至n-沟道金属氧化物半导体(MOS)晶体管34及36的公共源极，且其栅极耦合至该n-沟道金属氧化物半导体(MOS)晶体管34的漏极。级66还包括将时钟的C相信号耦合至n-沟道金属氧化物半导体(MOS)晶体管34及36的源极的电容器86。
图4中的充电泵的输出为n-沟道金属氧化物半导体(MOS)晶体管90的源极处的VNEG节点88。n-沟道金属氧化物半导体(MOS)晶体管90的漏极耦合至n-沟道金属氧化物半导体(MOS)晶体管26及28的源极。n-沟道金属氧化物半导体(MOS)晶体管的栅极耦合至n-沟道金属氧化物半导体(MOS)晶体管36的漏极。n-沟道金属氧化物半导体(MOS)晶体管90的表体耦合至节点78。
在图4的实施例中，最后级66未用于传输电荷，但其存在是为了适当地偏压该n-沟道金属氧化物半导体(MOS)晶体管90的栅极。
在图3及图4的电路中所使用的电容器22、24、30、32、38、40及86可作为聚-1至聚-2电容器或作为金属氧化物半导体(MOS)电容器而形成。尽管最后级中的电容器38及86因未用于将电荷传输至该负载而可具有较低值，但该些电容器的典型值可自约500fF至约7pF。
熟知此项技术者自图4的揭示中可理解，可使用任何数量的级来实现本发明原理的充电泵电路。
当使用图4中所示的电路时，可克服在该输出级中接通该寄生双极晶体管的问题。所有晶体管34、36、80及82都使其表体区域偏压至更负的电位或与该级上任何n+接点相同的电位。
尽管已显示并说明了本发明的实施例及应用，但是熟知此项技术者应理解，可进行比上述内容更多的修改，此不背离本发明的概念。因此，本发明仅受随附权利要求精神的限制。

Claims (4)

1、一种具有多个工作相位并包含多个级的负电压充电泵，每一级包含至少两个各包括若干表体区域的n-沟道金属氧化物半导体(MOS)晶体管，所述级的每一个还包括一寄生双极晶体管，所述表体区域在所述工作相位中的每一个期间可切换耦合至一电路节点，该电路节点具有一电位，使得所述寄生双极晶体管不接通。
2、根据权利要求1所述的负电压充电泵，其中，所述级的每一个的所述表体区域在所述工作相位的每一个期间可切换耦合至一电路节点，该电路节点具有一电位，使得所述寄生双极晶体管由一第一n-沟道金属氧化物半导体(MOS)表体开关晶体管及一第二n-沟道金属氧化物半导体(MOS)表体开关晶体管中的一个保持断开。
3、一种负充电泵级，其包括：
一输入节点；
一输出节点；
一A相时钟信号节点；
一D相时钟信号节点；
一第一n-沟道金属氧化物半导体(MOS)晶体管，其具有：一耦合至所述输入节点的漏极、一耦合至该输出节点的源极、一栅极、及一耦合至一表体区域节点的表体区域；
一第二n-沟道金属氧化物半导体(MOS)晶体管，其具有：一漏极、一耦合至所述输出节点的源极、一耦合至所述输入节点的栅极、及一耦合至一表体区域节点的表体区域；
一耦合在所述输入节点与所述A相时钟信号节点之间的第一电容器；
一耦合在所述第二n-沟道金属氧化物半导体(MOS)晶体管的漏极与所述D相时钟信号节点之间的第二电容器；
一第一n-沟道金属氧化物半导体(MOS)表体开关晶体管，其具有：一耦合至所述表体区域节点的漏极、一耦合至所述输入节点的源极、一耦合至所述第二n-沟道金属氧化物半导体(MOS)晶体管的所述漏极的栅极；及一耦合至所述表体区域节点的表体区域；及
一第二n-沟道金属氧化物半导体(MOS)表体开关晶体管，其具有：一耦合至所述表体区域节点的漏极、一耦合至所述输出节点的源极、一耦合至所述输入节点的栅极、及一耦合至所述表体区域节点的表体区域。
4、一种负电压充电泵，其包括：
一A相时钟信号节点；
一B相时钟信号节点；
一C相时钟信号节点；
一D相时钟信号节点；
一第一充电泵级，其包括：
一耦合至一固定电位的第一级输入节点；
一第一级输出节点；
一第一n-沟道金属氧化物半导体(MOS)晶体管，其具有：一耦合至所述第一级输入节点的漏极、一耦合至所述第一级输出节点的源极、一栅极、及一耦合至一第一级表体区域节点的表体区域；
一第二n-沟道金属氧化物半导体(MOS)晶体管，其具有：一漏极、一耦合至所述第一级输出节点的源极、一耦合至所述第一级输入节点的栅极、及一耦合至所述第一级表体区域节点的表体区域；
一耦合在所述第一级输入节点与所述A相时钟信号节点之间的第一电容器；
一耦合在所述第二n-沟道金属氧化物半导体(MOS)晶体管的漏极与所述D相时钟信号节点之间的第二电容器；
一第一n-沟道金属氧化物半导体(MOS)表体开关晶体管，其具有：一耦合至所述表体区域节点的漏极、一耦合至所述第一级输入节点的源极、一耦合至所述第二n-沟道金属氧化物半导体(MOS)晶体管的漏极的栅极、及一耦合至所述第一级表体区域节点的表体区域；
一第二n-沟道金属氧化物半导体(MOS)表体开关晶体管，其具有：一耦合至所述第一级表体区域节点的漏极、一耦合至所述第一级输出节点的源极、一耦合至所述第一级输入节点的栅极、及一耦合至所述第一级表体区域节点的表体区域；
一第二充电泵级，其包括：
一耦合至所述第一级输出节点的第二级输入节点；
一第二级输出节点；
一第三n-沟道金属氧化物半导体(MOS)晶体管，其具有：一耦合至所述第二级输入节点的漏极、一耦合至所述第二级输出节点的源极、一栅极、及一耦合至一第二级表体区域节点的表体区域；
一第四n-沟道金属氧化物半导体(MOS)晶体管，其具有：一漏极、一耦合至所述第二级输出节点的源极、一耦合至所述第二级输入节点的栅极、及一耦合至所述第二级表体区域节点的表体区域；
一耦合在所述第二级输入节点与所述C相时钟信号节点之间的第三电容器；
一耦合在所述第四n-沟道金属氧化物半导体(MOS)晶体管的漏极与所述B相时钟信号节点之间的第四电容器；
一第三n-沟道金属氧化物半导体(MOS)表体开关晶体管，其具有：一耦合至所述第二级表体区域节点的漏极、一耦合至所述第二级输入节点的源极、一耦合至所述第四n-沟道金属氧化物半导体(MOS)晶体管的漏极的栅极、及一耦合至所述第二级表体区域节点的表体区域；
一第四n-沟道金属氧化物半导体(MOS)表体开关晶体管，其具有：一耦合至所述第二级表体区域节点的漏极、一耦合至所述第二级输出节点的源极、一耦合至所述第二级输入节点的栅极、及一耦合至所述第二级表体区域节点的表体区域；
一第三充电泵级，其包括：
一耦合至所述第二级输出节点的第三级输入节点；
一第三级输出节点；
一第五n-沟道金属氧化物半导体(MOS)晶体管，其具有：一耦合至所述第三级输入节点的漏极、一耦合至所述第三级输出节点的源极、一栅极、及一耦合至一第三级表体区域节点的表体区域；
一第六n-沟道金属氧化物半导体(MOS)晶体管，其具有：一漏极、一耦合至所述第三级输出节点的源极、一耦合至所述第三级输入节点的栅极、及一耦合至所述第三级表体区域节点的表体区域；
一耦合在所述第三级输入节点与所述A相时钟信号节点之间的第五电容器；
一耦合在所述第六n-沟道金属氧化物半导体(MOS)晶体管的漏极与所述D相时钟信号节点之间的第六电容器；
一耦合在所述第三级输出节点与所述C相时钟信号节点之间的第七电容器；
一第五n-沟道金属氧化物半导体(MOS)表体开关晶体管，其具有：一耦合至所述第三级表体区域节点的漏极、一耦合至所述第三级输入节点的源极、一耦合至所述第六n-沟道金属氧化物半导体(MOS)晶体管的漏极的栅极、及一耦合至所述第三级表体区域节点的表体区域；
一第六n-沟道金属氧化物半导体(MOS)表体开关晶体管，其具有：一耦合至所述第三级表体区域节点的漏极、一耦合至所述第三级输出节点的源极、一耦合至所述第三级输入节点的栅极、及一耦合至所述第三级表体区域节点的表体区域；及
一包括一第七n-沟道金属氧化物半导体(MOS)晶体管的输出级，该晶体管具有：耦合至所述充电泵输出节点的源极、一耦合至所述第二级输出节点的漏极、一耦合至所述第六n-沟道金属氧化物半导体(MOS)晶体管的漏极的栅极、及一耦合至所述第二级表体区域节点的表体区域。
CNA038246635A 2002-09-20 2003-09-18 具有表体偏压的负充电泵 Pending CN1695100A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT2002A000821 2002-09-20
IT000821A ITTO20020821A1 (it) 2002-09-20 2002-09-20 Pompa di carica negativa con polarizzazione di massa.
US10/407,615 2003-04-03

Publications (1)

Publication Number Publication Date
CN1695100A true CN1695100A (zh) 2005-11-09

Family

ID=31986057

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038246635A Pending CN1695100A (zh) 2002-09-20 2003-09-18 具有表体偏压的负充电泵

Country Status (4)

Country Link
US (1) US6831499B2 (zh)
CN (1) CN1695100A (zh)
IT (1) ITTO20020821A1 (zh)
TW (1) TW200418253A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104811033A (zh) * 2015-05-29 2015-07-29 聚辰半导体(上海)有限公司 适合低电压操作的电荷泵电路
CN105789110A (zh) * 2016-04-25 2016-07-20 中国电子科技集团公司第五十五研究所 Mems开关用高升压倍数电荷泵电路及其制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
JP2006067764A (ja) * 2004-08-30 2006-03-09 Sanyo Electric Co Ltd チャージポンプ回路
US7301388B2 (en) * 2004-12-22 2007-11-27 Mosel Vitelic Corporation Charge pump with ensured pumping capability
FR2886783B1 (fr) * 2005-06-03 2008-02-01 Atmel Corp Pompe a charge bi-directionnelle a haut rendement
WO2006132757A2 (en) * 2005-06-03 2006-12-14 Atmel Corporation High efficiency bi-directional charge pump circuit
US7855591B2 (en) * 2006-06-07 2010-12-21 Atmel Corporation Method and system for providing a charge pump very low voltage applications
TW200826446A (en) * 2006-12-08 2008-06-16 Ememory Technology Inc Two-phase charge pump circuit capable of avoiding body effect
US7414891B2 (en) * 2007-01-04 2008-08-19 Atmel Corporation Erase verify method for NAND-type flash memories
US7882405B2 (en) * 2007-02-16 2011-02-01 Atmel Corporation Embedded architecture with serial interface for testing flash memories
US20080232169A1 (en) * 2007-03-20 2008-09-25 Atmel Corporation Nand-like memory array employing high-density nor-like memory devices
US7683699B2 (en) * 2007-09-14 2010-03-23 Atmel Corporation Charge pump
EP2346169A3 (en) 2008-07-18 2013-11-20 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
EP2178197B1 (en) * 2008-10-20 2017-07-05 Dialog Semiconductor GmbH HVPMOS switched capacitor charage pump having ideal charge transfer
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9264053B2 (en) 2011-01-18 2016-02-16 Peregrine Semiconductor Corporation Variable frequency charge pump
KR20130074050A (ko) 2011-12-26 2013-07-04 삼성전자주식회사 차지 펌핑 동작을 수행하는 전원공급장치
FR3011146B1 (fr) * 2013-09-23 2015-10-23 Commissariat Energie Atomique Circuit de pompe de charge de generation d'une tension negative
US10847227B2 (en) 2018-10-16 2020-11-24 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices
US11056197B2 (en) 2018-11-08 2021-07-06 Samsung Electronics Co., Ltd. Charge pump and memory device including the same
KR102704906B1 (ko) 2018-11-08 2024-09-09 삼성전자주식회사 차지 펌프 및 차지 펌프를 포함하는 메모리 장치
US10826389B1 (en) 2019-05-28 2020-11-03 Samsung Electronics Co., Ltd. Charge pump device and image sensor including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69515669T2 (de) * 1995-10-31 2000-07-27 Stmicroelectronics S.R.L., Agrate Brianza Negative Ladungspumpenschaltung für elektrisch löschbare Halbleiterspeichervorrichtung
EP0855788B1 (en) * 1997-01-23 2005-06-22 STMicroelectronics S.r.l. NMOS negative charge pump
US6373324B2 (en) * 1998-08-21 2002-04-16 Intel Corporation Voltage blocking method and apparatus for a charge pump with diode connected pull-up and pull-down on boot nodes
US6452438B1 (en) * 2000-12-28 2002-09-17 Intel Corporation Triple well no body effect negative charge pump
ITTO20010537A1 (it) * 2001-06-05 2002-12-05 St Microelectronics Srl Pompa di carica di potenza ad alto rendimento in grado di erogare elevate correnti continue di uscita.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104811033A (zh) * 2015-05-29 2015-07-29 聚辰半导体(上海)有限公司 适合低电压操作的电荷泵电路
CN105789110A (zh) * 2016-04-25 2016-07-20 中国电子科技集团公司第五十五研究所 Mems开关用高升压倍数电荷泵电路及其制造方法
CN105789110B (zh) * 2016-04-25 2019-07-12 中国电子科技集团公司第五十五研究所 Mems开关用高升压倍数电荷泵电路及其制造方法

Also Published As

Publication number Publication date
TW200418253A (en) 2004-09-16
US6831499B2 (en) 2004-12-14
US20040057259A1 (en) 2004-03-25
ITTO20020821A1 (it) 2004-03-21

Similar Documents

Publication Publication Date Title
CN1695100A (zh) 具有表体偏压的负充电泵
US7176742B2 (en) Bootstrapped switch with an input dynamic range greater than supply voltage
US8295784B2 (en) Semiconductor switching device
KR100399693B1 (ko) 챠지 펌프 회로
US7148740B2 (en) Boost circuit and semiconductor integrated circuit
CN109921779B (zh) 一种半桥电路直通保护电路
US20140055191A1 (en) Low power rf switch
US8120413B2 (en) Charge pump circuit
US7256438B2 (en) MOS capacitor with reduced parasitic capacitance
US20100283533A1 (en) Charge pump circuit and method
US7595683B1 (en) Low-input-voltage charge pump
US6975161B2 (en) Charge pump and voltage doubler using the same
KR100935843B1 (ko) Ｉ／ｏ 회로
US20060133176A1 (en) Charge pump with ensured pumping capability
US20110050327A1 (en) Semiconductor device
US20060164135A1 (en) Driver circuit
US6232826B1 (en) Charge pump avoiding gain degradation due to the body effect
US6812773B1 (en) Charge pump circuit reliability without degrading performance
US20150372591A1 (en) Positive and negative potential generating circuit
US20210351177A1 (en) Semiconductor device
US11418188B1 (en) Bootstrapped switch
CN109787613B (zh) 一种输出级的驱动电路和电子设备
US6624666B2 (en) Differential type logic circuit
CN102624376A (zh) 负向电压转换电路
US7772919B2 (en) Double stage compact charge pump circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1083573

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1083573

Country of ref document: HK