CN102624376A

CN102624376A - 负向电压转换电路

Info

Publication number: CN102624376A
Application number: CN2012100859016A
Authority: CN
Inventors: 杨光军; 胡剑
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-03-27
Filing date: 2012-03-27
Publication date: 2012-08-01
Anticipated expiration: 2032-03-27
Also published as: CN102624376B

Abstract

一种负向电压转换电路。该电路包括：电压钳位电路和输出电路；所述电压钳位电路连接正向电压和负向电压，用于根据接收到的第一输入信号和第二输入信号输出钳位于所述正向电压或负向电压的输出电压；所述输出电路，连接所述电压钳位电路，用于根据所述电压钳位电路的输出电压输出与所述负向电压相应的电压；其中，所述正向电压在负向电压下降至预设电压值时由第一电压值转换为第二电压值；所述第二电压值等于0V，且所述第一电压值大于所述第二电压值。本发明的负向电压转换电路有效地避免了各MOS管被击穿，从而提高了该电路的可靠性；并且有效地减小了电路的面积，从而提高了其集成性。

Description

负向电压转换电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种负向电压转换电路。

背景技术

集成电路在运作过程中，通常需要不同的电压，而电路的输入电压通常为单一的或者是有限的，因此，在电路设计中就需要把输入电压转换为不同的正向电压或者负向电压的电路。电平转换电路被广泛应用于各种接口电路及输入输出单元中来实现电平的逻辑转换。

图1示出了现有技术中的一种典型的负向电压转换电路。如图1所示，所述负向电压转换电路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5。

具体地，所述第一PMOS管P1和第一NMOS管N1构成反相器。所述第一PMOS管P1的源极连接正向电压Vcg，漏极与第一NMOS管N1的漏极在节点A连接，栅极与第一NMOS管N1的栅极相连并连接电压输入端IN；第一NMOS管N1的源极接地Gnd。第二PMOS管P2的栅极连接节点A，源极连接正向电压Vcg，漏极与第二NMOS管N2的漏极在节点B连接；第二NMOS管N2的源极连接负向电压Vn，栅极与第三NMOS管N3的漏极、第三PMOS管P3的漏极以及第四NMOS管N4的栅极在节点C连接；第三PMOS管P3的源极连接正向电压Vcg，栅极连接电压输入端IN；第三NMOS管N3的栅极连接节点B，源极连接负向电压Vn；第四NMOS管N4的源极连接负向电压Vn，漏极连接电压输出端OUT；第五NMOS管N5的栅极连接节点B，漏极连接电压输出端OUT，源极接地Gnd。

下面对图1所示的负向电压转换电路的工作原理做详细说明。

首先，假定所述电压输入端IN输入的电压范围为0～3V；正向电压Vcg为1.8V；负向电压Vn为-7V。

当电压输入端IN输入逻辑高电平“1”，例如3V时，所述第一PMOS管P1截止，第一NMOS管N1导通，从而使得由第一PMOS管P1和第一NMOS管N1组成的反相器输出逻辑低电平“0”，即节点A处的电压为逻辑低电平“0”。此时，第三PMOS管P3截止；而第二PMOS管P2上的栅极电压为逻辑低电平“0”，所述第二PMOS管P2导通，由于其源极连接正向电压Vcg(1.8V)，因此其漏极上的电压，即节点B处的电压为1.8V。因此，第五NMOS管N5的栅极电压即为1.8V，所述第五NMOS管N5导通，使得其漏极上的电压为0V，即此时电压输出端OUT的输出电压为0V。

当电压输入端IN输入逻辑低电平“0”，例如0V时，所述第一PMOS管P1导通，第一NMOS管N1截止，从而使得由第一PMOS管P1和第一NMOS管N1组成的反相器输出逻辑高电平“1”，即节点A处的电压为逻辑高电平“1”。此时第二PMOS管P2截止，第三PMOS管P3导通，由于所述第三PMOS管P3的源极连接正向电压Vcg(1.8V)，因此其漏极上的电压，即节点C处的电压为1.8V。因此，第四NMOS管N4的栅极电压为1.8V，所述第四NMOS管N4导通，由于其源极连接负向电压Vn(-7V)，使得其漏极上的电压为-7V，即此时电压输出端OUT的输出电压为-7V。

该负向电压转换电路在电压输入端IN输入3V时，电压输入端OUT的输出电压为0V；而在电压输入端IN输入0V时，电压输入端OUT的输出电压为-7V，从而实现了负向电压的转换。

然而，在图1所示的负向电压转换电路中，MOS管的各极之间需承受较大的电压差，容易导致MOS管被击穿。

以第三PMOS管P3为例，当电压输入端IN输入逻辑高电平“1”，例如3V时，由于节点B处的电压为1.8V，因此第三NMOS管N3的栅极电压为1.8V，从而使得所述第三NMOS管N3导通，由于所述第三NMOS管N3的源极连接负向电压Vn(-7V)，因此此时其漏极上的电压，即节点C处的电压为-7V。此时所述第三PMOS管P3的漏极电压即为-7V，其源极电压为1.8V，因此，所述第三PMOS管P3的漏极与源极之间的电压差为-8.8V，此电压差临近MOS管的击穿电压(通常PMOS管的击穿电压为-9V)，因此容易导致第三PMOS管P3被击穿。

另一方面，图1中的负向电压转换电路中的正向电压Vcg为1.8V，而电路中的外部电源通常只提供单一的如3V的电压，那么该正向电压Vcg就需要由电压调节电路来实现，这样就增加了电路的面积，不利于电路的集成。

因此，如何避免MOS管被击穿以提高电路的可靠性以及提高电路的集成性就成为本领域技术人员亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种负向电压转换电路，以有效地避免MOS管被击穿并且有效地提高电路的集成性。

为解决上述问题，本发明提供一种负向电压转换电路，包括：电压钳位电路和输出电路；

所述电压钳位电路，连接正向电压和负向电压，用于根据接收到的第一输入信号和第二输入信号输出钳位于所述正向电压或负电电压的输出电压；当所述第一输入信号为高电平且所述第二输入信号为低电平时，所述电压钳位电路输出钳位于所述负向电压的输出电压；当所述第一输入信号为低电平且所述第二输入信号为高电平，或者所述第一输入信号和所述第二输入信号均为低电平时，所述电压钳位电路输出电压钳位于所述正向电压的输出电压；

所述输出电路，连接所述电压钳位电路，用于根据所述电压钳位电路的输出电压输出与所述负向电压相应的电压；

其中，所述正向电压在负向电压下降至预设电压值时由第一电压值转换为第二电压值；所述第二电压值等于0V，且所述第一电压值大于所述第二电压值。

可选地，所述电压钳位电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管和第二NMOS管；其中，

所述第一PMOS管的源极连接正向电压，漏极连接第一节点，作为所述电压钳位电路的输出端，用于输出钳位于所述正向电压或所述负向电压的输出电压，其栅极作为第一输入端，用于接收第一输入信号；

所述第二PMOS管的源极连接正向电压，漏极连接第二节点，栅极作为第二输入端，用于接收第二输入信号；

所述第三PMOS管的源极连接正向电压，漏极与第一NMOS管的漏极共同连接至第一节点，栅极与第一NMOS管的栅极共同连接至第二节点；所述第一NMOS管的源极连接负向电压；所述第四PMOS管的源极连接正向电压，漏极与第二NMOS管的漏极共同连接至第一节点，栅极与第二NMOS管的栅极共同连接至第二节点；第二NMOS管的源极连接负向电压。

可选地，所述输出电路包括第五PMOS管和第三NMOS管；其中，所述第五PMOS管的源极接地，栅极与第三NMOS管的栅极相连且均连接至所述电压钳位电路的输出端，漏极与第三NMOS管的漏极相连并作为所述负向电压转换电路的输出端；所述第三NMOS管的源极连接负向电压。

可选地，所述预设电压值的范围包括-2V～-5V；所述第一电压值范围为2.5V～3.6V；所述负向电压范围为-4V～-10V。

可选地，所述预设电压值为-4V。

可选地，所述负向电压转换电路还包括：第一控制电路，用于控制所述正向电压的时序，使其在负向电压下降至预设电压值时由第一电压值转换为第二电压值。

可选地，所述第一控制电路包括：电压检测电路和选择电路；所述电压检测电路的输入端连接所述负向电压，输出端连接所述选择电路的控制端；所述选择电路的第一输入端连接电源电压，第二输入端接地，输出端输出所述正向电压。

可选地，当所述电压检测电路检测到所述负向电压大于预设电压值时，输出低电平电压；所述选择电路根据接收到的所述低电平电压将电源电压输出；当所述电压检测电路检测到所述负向电压小于或等于预设电压值时，输出高电平电压；所述选择电路根据接收到的所述高电平电压将0V电压输出。

可选地，所述预设电压值的范围为-2V～-5V。

可选地，所述预设电压值为-4V。

可选地，所述第一输入信号和第二输入信号的时序均关联于输入信号和所述电压检测电路的输出信号。

可选地，所述负向电压转换电路还包括第二控制电路，所述第二控制电路包括第一或非电路和第二或非电路；所述第一或非电路的第一输入端用于接收输入信号，第二输入端用于接收所述电压检测电路的输出信号，输出端用于输出第一输入信号；所述第二或非电路的第一输入端连接所述第一或非电路的输出端，用于接收所述第一输入信号，其第二输入端用于接收所述电压检测电路的输出信号，输出端用于输出第二输入信号。

可选地，所述电压检测电路的输出信号与所述输入信号的时序相关，当所述输入信号由低电平转换为高电平之后，所述电压检测电路的输出信号由低电平转换为高电平，且所述电压检测电路的输出信号的状态翻转比所述输入信号的状态翻转延迟。

可选地，所述负向电压转换电路中的MOS管均采用深阱工艺形成。

与现有技术相比，本发明的负向电压转换电路至少具有以下优点：

1)在本发明的负向电压转换电路中，所述正向电压在负向电压下降至预设电压值时由第一电压转换为第二电压值，所述第一电压值大于所述第二电压值。随着负向电压的不断降低，在所述负向电压小于预设电压值时，使正向电压进行翻转(即使得正向电压变小)，这样就使得该负向电压转换电路中各MOS管的各极间承受的电压值降低，从而有效地避免了各MOS管被击穿的问题，进而有效地提高了该电路的可靠性。

2)可选方案中，所述正向电压的第一电压值为范围为2.5V～3.6V，第二电压值为0V。在电路设计时，电源电压一般为3V，因此所述正向电压不再需要通过电压转换器对电源电压进行转换，从而有效地简化了电路，节省了电路的面积，进而有效地提高了电路的集成性。

附图说明

图1是现有技术中负向电压转换电路的一种实施例的示意图；

图2是本发明负向电压转换电路的结构示意图；

图3是本发明负向电压转换电路的一种实施例的示意图；

图4是本发明负向电压转换电路中第一控制电路的示意图；

图5是本发明负向电压转换电路中第二控制电路的示意图；

图6是本发明中电压检测电路的输出信号与输入信号之间的时序图；

图7是本发明负向电压转换电路中各个信号的时序图。

具体实施方式

由背景技术可知，现有技术的负向电压转换电路中容易导致MOS管被击穿，从而影响电路的可靠性。并且，现有技术中的负向转换电路还需要电压转换器进行电压转换，以达到负向电压电路中的正向电压Vcg，从而也使得电路的面积较大，不利于电路的集成。

本发明的负向电压转换电路，当负向电压下降至预设电压值时，正向电压由第一电压值降至第二电压值，从而降低了该电路中MOS管的各极间所需承受的电压值，避免了MOS管被击穿，进而提高了该电路的可靠性。另一方面，所述正向电压的第一电压值为3V，因此，不需要再通过电压转换器进行电压转换，从而也减小了电路的面积，提高了该电路的集成性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

图2示出了本发明负向电压转换电路的结构示意图。参考图2，所述负向电压转换电路包括：电压钳位电路10和输出电路20。

所述电压钳位电路10连接正向电压Vcgbias和负向电压Vneg，且其第一输入端接收第一输入信号ENB，第二输入端接收第二输入信号ENI；当所述第一输入信号ENB为高电平且所述第二输入信号ENI为低电平时，所述电压钳位电路10输出钳位于所述负向电压Vneg的输出电压；当所述第一输入信号ENB为低电平且所述第二输入信号ENI为高电平，或者所述第一输入信号ENB和所述第二输入信号ENI均为低电平时，所述电压钳位电路10输出电压钳位于所述正向电压Vcgbias的输出电压；

所述输出电路20，连接所述电压钳位电路10，用于根据所述电压钳位电路10的输出电压输出与所述负向电压Vneg相应的电压Vout；

其中，所述正向电压Vcgbias在负向电压Vneg下降至预设电压值时由第一电压值转换为第二电压值；所述第二电压值等于0V，且所述第一电压值大于所述第二电压值。

具体地，所述预设电压值的范围包括-2V～-5V；所述第一电压值范围为2.5V～3.6V；所述负向电压范围为-4V～-10V。在本实施例中，所述预设电压值可以为-4V。

图3示出了本发明负向电压转换电路的一种实施例的示意图。参考图3所示，所述负电电压转换电路包括电压钳位电路10和输出电路20。

所述电压钳位电路10包括：第一PMOS管P11、第二PMOS管P12、第三PMOS管P13、第四PMOS管P14、第一NMOS管N11和第二NMOS管N12。

其中，所述第一PMOS管P11的源极连接正向电压Vcgbias，漏极连接第一节点D，作为所述电压钳位电路10的输出端，栅极作为第一输入端，用于接收第一输入信号ENB。

所述第二PMOS管P12的源极连接正向电压Vcgbias，漏极连接第二节点E，栅极作为第二输入端，用于接收第二输入信号ENI。

所述第三PMOS管P13的源极连接正向电压Vcgbias，漏极与第一NMOS管N11的漏极共同连接至第二节点E，栅极与第一NMOS管N11的栅极共同连接至第一节点D；所述第一NMOS管N11的源极连接负向电压Vneg；所述第四PMOS管P14的源极连接正向电压Vcgbias，漏极与第二NMOS管N12的漏极共同连接至第一节点D，栅极与第二NMOS管N12的栅极共同连接至第二节点E；第二NMOS管N12的源极连接负向电压Vneg。

所述输出电路20包括第五PMOS管P15和第三NMOS管N13；所述第五PMOS管P15的源极接地GND，栅极与第三NMOS管N13的栅极共同连接至第一节点D，漏极与第三NMOS管N13的漏极相连并作为所述负向电压转换电路的输出端，用于输出电压Vout；所述第三NMOS管N13的源极连接负向电压Vneg。

在本实施例中，所述正向电压Vcgbias在负向电压Vneg下降至预设电压值时由第一电压值转换为第二电压值；所述第二电压值等于0V，且所述第一电压值大于所述第二电压值。

具体地，所述负向电压Vneg的电压范围为-4V～-10V，例如在本实施例中，可以为0～-7V，且所述负向电压Vneg逐渐从0V下降至-7V。所述正向电压Vcgbias的第一电压值范围为2.5V～3.6V，例如可以为3V。所述第二电压值范围为0V。其中，所述预设电压值可以为-2V～-5V，例如，可以为-2V、-3V、-4V、-5V等等。在本实施例中，所述预设电压值为-4V。

需要说明的是，上述关于各个电压值的范围仅为举例说明，其不应限制本发明的保护范围。

另外，可选地，本实施例中的各个MOS管均采用深阱工艺形成。采用深阱工艺形成的MOS管会在P-N结之间产生寄生二极管。

具体地，参考图3，以第二NMOS管N12为例，所述第一二极管D1和第二二极管D2即为所述第二NMOS管N12的寄生二极管，所述第一二极管D1与所述第二二极管D2相对。

在本实施例中，所述第一二极管D1和第二二极管D2的正极均连接电源电压VDD，所述第二二极管D2的负极接地GND。通过这样的连接方式，就使得所述第一二极管D1和第二二极管D2均处于截止状态，从而就避免了漏电流的产生。

在本实施例中，所述正向电压Vcgbias可以由所述电源电压VDD提供。当然，其不应限制本发明的保护范围。

在本实施例中，所述负向电压转换电路还可以包括第一控制电路，用于控制所述正向电压的时序，使其在负向电压下降至预设电压值时由第一电压值转换为第二电压值。

图4示出了所述第一控制电路的示意图。参考图4，所述第一控制电路包括电压检测电路30和选择电路40。其中，所述选择电路40包括第一输入端、第二输入端、控制端和输出端。

所述电压检测电路30的输入端连接所述负向电压Vneg，输出端连接所述选择电路40的控制端，用于将输出信号LVEN传输至所述选择电路40的控制端。

所述选择电路40的第一输入端连接电源电压VDD，第二输入端接地GND，输出端输出所述正向电压Vcgbias。

其中，当所述电压检测电路30检测到所述负向电压Vneg大于预设电压值时，其输出端的输出信号LVEN为低电平电压；所述选择电路40根据接收到的所述低电平电压将电源电压VDD输出。当所述电压检测电路30检测到所述负向电压Vneg小于或等于预设电压值时，其输出端的输出信号LVEN为高电平电压；所述选择电路40根据接收到的所述高电平电压将0V电压(即接地GND的电压)输出。

具体地，所述预设电压值的范围可以为-2V～-5V，例如，可以为-2V、-3V、-4V、-5V等等。在本实施例中，所述预设电压值为-4V。所述电压检测电路30输出端输出的低电平电压可以为0V，高电平电压可以为3V。所述电源电压VDD的电压值可以为3V。

需要说明的是，上述关于各个电压值的列举仅为举例说明，其不应限制本发明的保护范围。

通过所述第一控制电路，使得所述正向电压Vcgbias的时序与所述负向电压Vneg的时序相关联。也就是说，在本实施例中，当所述负向电压Vneg从0V下降至-4V的过程中，所述正向电压Vcgbias为电源电压VDD(即3V)；而当所述负向电压Vneg小于或者等于-4V时，所述正向电压Vcgbias为0V。

所述电压检测电路30和所述选择电路40均可以采用现有技术的电路结构来实现，其对于本领域技术人员所熟知，故在此不再赘述。当然，在其他实施例中，还可以采用其他方式来实现所述正向电压Vcgbias与负向电压Vneg之间的时序关联。

在本实施例中，所述负向电压转换电路还可以包括第二控制电路。所述第二控制电路用于使所述负向电压转换电路的第一输入信号ENB的时序与第二输入信号ENI的时序相关，且均关联于输入信号和所述电压检测电路30的输出信号LVEN。

图5示出了所述第二控制电路的示意图。参考图5，所述第二控制电路包括第一或非电路50和第二或非电路60。

所述第一或非电路50的第一输入端用于接收输入信号EN，第二输入端用于接收所述电压检测电路30的输出信号LVEN，输出端用于输出第一输入信号ENB。

所述第二或非电路60的第一输入端连接所述第一或非电路50的输出端，用于接收所述第一输入信号ENB，其第二输入端用于接收所述电压检测电路30的输出信号LVEN，输出端用于输出第二输入信号ENI。

在本实施例中，所述电压检测电路30的输出信号LVEN的时序关联于所述输入信号EN的时序，当所述输入信号EN由低电平(例如0V)转换为高电平(例如3V)之后，所述电压检测电路30的输出信号LVEN由低电平(例如0V)转换为高电平(例如3V)。

图6示出了所述电压检测电路的输出信号与输入信号之间的一种时序图。参考图6，所述电压检测电路30的输出信号LVEN的上升沿晚于所述输入信号EN的上升沿出现，换句话说，在所述输入信号EN的上升沿出现后的T时刻，所述电压检测电路30的输出信号LVEN的上升沿才出现。这样就保证了当所述输入信号EN为逻辑低电平(例如0V)时，所述电压检测电路30的输出信号LVEN为低电平电压(例如0V)。

下面结合附图5对所述第二控制电路的工作原理做详细说明。

当输入信号EN为逻辑低电平(例如0V)时，所述电压检测电路30的输出信号LVEN也为逻辑低电平(例如0V)，经过所述第一或非电路50后，输出的第一输入信号ENB为逻辑高电平(例如3V)；再经过所述第二或非电路60后，输出的第二输入信号ENI为逻辑低电平(例如0V)。

当输入信号EN变为逻辑高电平(例如3V)，并且所述电压检测电路30的输出信号LVEN仍为逻辑低电平(例如0V)时，所述第一或非电路50的输出信号，即所述第一输入信号ENB为逻辑低电平(例如0V)；而由于此时所述第二或非电路60的第二输入端也为逻辑低电平(例如0V)，因此，所述第二或非电路60输出信号，即所述第二输入信号ENI为逻辑高电平(例如3V)。

当输入信号EN与所述电压检测电路30的输出信号LVEN均为逻辑高电平(例如3V)时，所述第一或非电路50的输出信号，即所述第一输入信号ENB为逻辑低电平(例如0V)；所述第二或非电路60的输出信号，即所述第二输入信号ENI为逻辑低电平(例如0V)。

图7示出了本发明负向电压转换电路中各个信号的时序图。下面再结合图3～图7对本发明负向电压转换电路的工作原理做详细说明。

在第一阶段，所述负向电压Vneg小于0V且大于-4V。为了方便说明，假定其在第一时刻的电压值为-2V。经过电压检测电路30，输出信号LVEN为0V，再经过选择电路40，输出正向电压Vcgbias为3V。

此时的输入信号EN也为0V，则所述第一或非电路50的两个输入端均接收到0V的信号(即输入信号EN与电压检测电路30的输出信号LVEN均为0V)，那么所述第一或非电路50输出的第一输入信号ENB即为3V，从而所述第二或非电路60输出的第二输入信号ENI为0V。

再参考图3所示，在第一时刻时，所述第一PMOS管P11的栅极接收的第一输入信号ENB为3V，其源极连接的正向电压Vcgbias也为3V，因此，所述第一输入PMOS管P11截止。而所述第二PMOS管P12的栅极接收的第二输入信号ENI为0V，其源极连接的正向电压Vcgbias为3V。因此，所述第二PMOS管P12导通，从而使得第二节点E的电压为3V。所述第二NMOS管N12的栅极电压为3V，而其源极连接的所述负向电压Vneg为-2V，因此，所述第二NMOS管N12导通，从而使得其漏极电压，也即第一节点D点的电压为-2V。

在第一时刻时，所述第三NMOS管N13的栅极电压及源极电压均为-2V，因此，所述第三NMOS管N13截止。而所述第五PMOS管P15导通，从而使得其漏极电压为0V，即该负向电压转换电路的输出电压Vout为0V。

在第二阶段，所述负向电压Vneg继续降低且仍大于-4V。为了方便说明，假定其第二时刻的电压值为-3V。经过电压检测电路30，输出信号LVEN为0V，再经过选择电路40，输出正向电压Vcgbias为3V。

此时的输入信号EN变为3V，则所述第一或非电路50输出的第一输入信号ENB变为0V，从而所述第二或非电路60输出的第二输入信号ENI变为3V。

再参考图3所示，在第二时刻时，所述第二PMOS管P12的栅极接收的第二输入信号ENI为3V，其源极连接的正向电压Vcgbias也为3V，因此，所述第二输入PMOS管P12截止。而所述第一PMOS管P11的栅极接收的第一输入信号ENB为0V，其源极连接的正向电压Vcgbias为3V，因此，所述第一PMOS管P11导通。从而使得第一节点D的电压为3V，此时所述第五PMOS管P15截止。而所述第三NMOS管N13的栅极电压为3V，而其源极连接的所述负向电压Vneg为-3V，因此，所述第三NMOS管N13导通，从而使得其漏极电压，也即该负向电压的输出电压Vout为-3V。

在第二时刻，所述第一NMOS管N11也处于导通状态，因此，所述第二节点E的电压为-3V。

在第三阶段，所述负向电压Vneg的电压小于或等于-4V且大于或等于-7V。为了方便说明，假定其在第三时刻的电压值为-4V。经过电压检测电路30，输出信号LVEN为3V，再经过选择电路40，输出正向电压Vcgbias为0V。

此时的输入信号EN变为3V，则所述第一或非电路50输出的第一输入信号ENB变为0V。由于所述第二或非电路60的第二输入端接收到的信号为3V(即电压检测电路30的输出信号LVEN为3V)，因此，所述第二或非电路60输出的第二输入信号ENI也为0V。

再参考图3所示，在第三时刻时，所述第一PMOS管P11和第二PMOS管P12的栅极以及源极电压均变为0V。但是由于在第二阶段时，所述第一NMOS管N11为导通状态，且第一节点D的电压为3V。而在第三时刻时，所述第一NMOS管N11的栅极电压不会发生突变，其仍处于导通状态。也就是说，所述第一节点D的电压被钳位至3V，因此，在第三时刻时，所述第三NMOS管N13导通，其漏极的电压，即该负向电压转换电路的输出电压Vout为-4V。

同理，在第三阶段的第四时刻，所述负向电压Vneg的电压值为-7V时，所述负向电压转换电路的输出电压Vout为-7V。

综上，当输入信号EN为0V时，所述负向电压转换电路的输出电压Vout为0V，而随着负向电压Vneg的不断降低，且输入信号EN变为3V时，所述负向电压转换电路的输出电压Vout也不断降低，如前述说明中的-3V，降至-4V，最后达到-7V。这样，该电路就实现负向电压的转换。

需要说明的是，在本实施例中，所述正向电压Vcgbias与负向电压Vneg的时序相关。当所述负向电压Vneg下降至预定电压值，例如-4V时，所述正向电压Vcgbias的电压值发生翻转，即从3V变为0V。这样就降低了该电路中各MOS管的各极间承受的电压，有效地避免了各MOS管被击穿的问题，从而有效地提高了该电路的可靠性。

以第一PMOS管P11为例，在第一时刻时，所述第一PMOS管P11的栅极和源极电压均为3V，其漏极电压(即第一节点D的电压)为-2V。因此，所述第一PMOS管P11的漏极与源极之间的电压即为-5V，该电压远远小于其击穿电压(-9V)。因此，避免了第一PMOS管P11被击穿。

另外，该负向电压转换电路中的正向电压Vcgbias的电压值为0V或者3V。由于电源电压即为3V，因此，所述正向电压Vcgbias可以直接采用电源电压，而不再需要通过电压转换器对电源电压进行转换。这样就简化了电路结构，且有效地减小了电路的面积，从而提高了该电路的集成性。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种负向电压转换电路，其特征在于，包括：电压钳位电路和输出电路；

2.如权利要求1所述的负向电压转换电路，其特征在于，所述电压钳位电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管和第二NMOS管；其中，

3.如权利要求1所述的负向电压转换电路，其特征在于，所述输出电路包括第五PMOS管和第三NMOS管；其中，所述第五PMOS管的源极接地，栅极与第三NMOS管的栅极相连且均连接至所述电压钳位电路的输出端，漏极与第三NMOS管的漏极相连并作为所述负向电压转换电路的输出端；所述第三NMOS管的源极连接负向电压。

4.如权利要求1所述的负向电压转换电路，其特征在于，所述预设电压值的范围包括-2V～-5V；所述第一电压值范围为2.5V～3.6V；所述负向电压范围为-4V～-10V。

5.如权利要求4所述的负向电压转换电路，其特征在于，所述预设电压值为-4V。

6.如权利要求1所述的负向电压转换电路，其特征在于，所述负向电压转换电路还包括：第一控制电路，用于控制所述正向电压的时序，使其在负向电压下降至预设电压值时由第一电压值转换为第二电压值。

7.如权利要求6所述的负向电压转换电路，其特征在于，所述第一控制电路包括：电压检测电路和选择电路；所述电压检测电路的输入端连接所述负向电压，输出端连接所述选择电路的控制端；所述选择电路的第一输入端连接电源电压，第二输入端接地，输出端输出所述正向电压。

8.如权利要求7所述的负向电压转换电路，其特征在于，当所述电压检测电路检测到所述负向电压大于预设电压值时，输出低电平电压；所述选择电路根据接收到的所述低电平电压将电源电压输出；当所述电压检测电路检测到所述负向电压小于或等于预设电压值时，输出高电平电压；所述选择电路根据接收到的所述高电平电压将0V电压输出。

9.如权利要求8所述的负向电压转换电路，其特征在于，所述预设电压值的范围为-2V～-5V。

10.如权利要求9所述的负向电压转换电路，其特征在于，所述预设电压值为-4V。

11.如权利要求7所述的负向电压转换电路，其特征在于，所述第一输入信号和第二输入信号的时序均关联于输入信号和所述电压检测电路的输出信号。

12.如权利要求11所述的负向电压转换电路，其特征在于，所述负向电压转换电路还包括第二控制电路，所述第二控制电路包括第一或非电路和第二或非电路；

所述第一或非电路的第一输入端用于接收输入信号，第二输入端用于接收所述电压检测电路的输出信号，输出端用于输出第一输入信号；所述第二或非电路的第一输入端连接所述第一或非电路的输出端，用于接收所述第一输入信号，其第二输入端用于接收所述电压检测电路的输出信号，输出端用于输出第二输入信号。

13.如权利要求12所述的负向电压转换电路，其特征在于，所述电压检测电路的输出信号与所述输入信号的时序相关，当所述输入信号由低电平转换为高电平之后，所述电压检测电路的输出信号由低电平转换为高电平，且所述电压检测电路的输出信号的状态翻转比所述输入信号的状态翻转延迟。

14.如权利要求1所述的负向电压转换电路，其特征在于，所述负向电压转换电路中的MOS管均采用深阱工艺形成。