CN106571796B - 上电复位电路和方法 - Google Patents

Abstract

本发明实施例公开了一种上电复位电路和方法，其中，上电复位电路包括执行电路和控制电路，其中，执行电路包括第一输入端、第二输入端和第一输出端，其中，第一输入端连接电源，并当第一输入端的电压和第二输入端的电压均不小于预设电压时，第一输出端从低电平跳变到高电平。控制电路，包括第三输入端、第四输入端和第二输出端，其中，第三输入端连接第一输出端，第四输入端连接第一输入端，第二输出端连接第二输入端，用于当第一输入端的电压和第一输出端的电压的压差大于预设压差时，第二输入端的电压由低电平跳变到高电平，从而可以实现较宽的电压范围、不同压摆率的上电复位功能，同时该上电复位电路可完全集成在芯片内部。

Description

上电复位电路和方法

技术领域

本发明涉及半导体设计领域，尤其涉及一种上电复位电路和方法。

背景技术

随着芯片的集成度越来越高，在片上系统(System on Chip，SoC)集成电路设计中，单个芯片上集成的功能越来越多。上电复位电路(Power-on-Reset，POR)是SoC中必不可少的组成部分。在整个系统启动的初始阶段，需要保持芯片内部的电路的稳定，防止在电源电压上升过程中，造成芯片内部的电路出现逻辑混乱的现象，上电复位电路提供一个芯片内部的复位信号，保证系统能够正常启动；在系统正常工作阶段，如果电源电压过低则可以自动复位，在电源电压上升过程中，复位信号一致保持低电平，直到电源电压达到正常的工作电压后，复位信号会迅速变成高电平。

图1是一个传统上电复位电路的结构示意图，该上电复位电路中的大电容会增加芯片成本和设计面积，同时该上电复位电路的压摆率(Slew Rate)不能改变，而且没有掉电复位功能。

由于片内上电复位电路需要支持较宽的电压范围、不同压摆率、同时支持掉电复位，鲁棒性好，还需要满足低功耗和低成本的要求，但是目前，还没有一种上电复位电路能够满足上述要求。

发明内容

本发明的目的是提出一种上电复位电路和方法，可支持较宽的电压范围和不同压摆率，同时支持掉电复位功能。

本发明实施例提供的一种上电复位电路，包括：

执行电路，包括第一输入端、第二输入端和第一输出端，其中，所述第一输入端连接电源，当所述第一输入端的电压和所述第二输入端的电压均不小于预设电压时，所述第一输出端从低电平跳变到高电平。

控制电路，包括第三输入端、第四输入端和第二输出端，其中，所述第三输入端连接所述第一输出端，所述第四输入端连接所述第一输入端，第二输出端连接所述第二输入端，用于当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述第二输入端的电压由低电平跳变到高电平。

在本发明上述上电复位电路的一些实施例中，所述执行电路包括与非门电路和反相器，所述第一输入端和所述第二输入端分别连接所述与非门的两个输入端，所述与非门的输出端连接所述反相器的输入端，所述反相器的输出端连接所述第一输出端，所述第二输入端的初始状态为低电平。

在本发明上述上电复位电路的一些实施例中，所述控制电路包括：

充放电模块、压差检测模块、降压模块和反相器组；

其中，所述充放电模块的输入端连接所述第一输入端，其输出端连接所述反相器组的输入端，用于在所述第一输入端的电压上升时，进行充电，并使其输出端的电压升高；

所述压差检测模块的两个输入端分别连接所述第一输入端和所述第一输出端，其输出端连接所述降压模块的一个输入端，用于在所述第一输出端和所述第一输出端的压差大于所述预设压差时，向所述降压模块发送控制信号；

所述降压模块的另一个输入端连接所述反相器组的输入端，用于在接收到所述控制信号时，将所述反相器组的输入端的电压降至低电平；

所述反相器组的输出端连接所述第二输出端，在其输入端为低电平时，其输出端跳变为高电平，在其输入端为高电平时，其输出端跳变为低电平。

具体地，所述充放电模块为电容。

在本发明上述上电复位电路的一些实施例中，所述压差检测模块包括第一P型金属氧化物半导体(MOS)场效应晶体管，其衬底连接所述第一输入端，其栅极连接所述第一输出端，其源极与类二极管电路反向串联后连接至电源，其漏极与类二极管电路正向串联后连接至低电平信号端。

在本发明上述上电复位电路的一些实施例中，所述降压模块包括第一NMOS管，其栅极连接所述第一PMOS管的漏极，其漏极连接所述反相器组的输入端，其源极和衬底连接至低电平信号端。

在本发明上述上电复位电路的一些实施例中，所述控制电路还包括：

反馈模块，其输入端连接所述第二输入端，其输出端连接所述反相器组的输入端，用于在所述第二输入端为高电平时，将所述反相器组的输入端保持在低电平。

在本发明上述上电复位电路的一些实施例中，所述反馈模块包括：第二PMOS管和第二NMOS管；其中，所述第二PMOS管的源极和衬底连接所述第二输入端，所述第二PMOS管的栅极和漏极连接所述第二NMOS管的栅极，所述第二NMOS管的漏极连接所述反相器组的输入端，所述第二NMOS管的源极和衬底连接至低电平信号端。

在本发明上述上电复位电路的一些实施例中，所述反相器组包括奇数个级联的反相器，所述级联的反相器中的末级反相器的输出端连接所述第二输入端。

在本发明上述上电复位电路的一些实施例中，所述末级反相器包括第三PMOS管，其栅极连接所述末级反相器的输入端，其漏极连接所述末级反相器的输出端，其源极与类二极管电路反向串联后连接至电源，其衬底连接电源。

在本发明上述上电复位电路的一些实施例中，所述与非门电路包括第四PMOS管，其栅极连接所述第二输入端，其漏极连接所述与非门电路的输出端，其源极与类二极管电路反向串联后连接至电源，其衬底连接电源。

具体地，所述类二极管电路包括漏极和栅极相连接的PMOS管或NMOS管。

本发明实施例还提供一种上电复位方法，其特征在于，包括：

检测执行电路的第一输入端的电压和第二输入端的电压是否均不小于预设电压，当所述第一输入端的电压和所述第二输入端的电压均不小于预设电压时，所述执行电路的第一输出端从低电平跳变到高电平；其中，所述第一输入端连接电源，所述第二输入端的初始状态为低电平；

通过控制电路检测所述第一输入端的电压和所述第一输出端的电压的压差，当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述控制电路的第二输出端的电压由低电平跳变到高电平；其中，所述控制电路包括：第三输入端、第四输入端和第二输出端，其中，所述第三输入端连接所述第一输出端，所述第四输入端连接所述第一输入端，第二输出端连接所述第二输入端。

具体地，所述执行电路包括与非门电路和反相器，其中，所述第一输入端和所述第二输入端分别连接所述与非门的两个输入端，所述与非门的输出端连接所述反相器的输入端，所述反相器的输出端连接所述第一输出端。

在本发明上电复位方法的一些实施例中，还包括：

当所述第二输入端的电压小于预设电压时，将所述第二输入端的电压保持在低电平。

具体地，将所述第二输入端的电压保持在低电平包括：

当所述第一输入端的电压上升时，对所述控制电路的充放电模块进行充电，并使所述充放电模块输出端的电压升高；其中，所述充放电模块的输入端连接所述第一输入端，其输出端连接所述控制电路的反相器组的输入端；

当所述反相器组的输入端的电压升到高电平时，其输出端输出低电平；其中，所述反相器组的输出端连接所述第二输出端。

具体地，通过控制电路检测所述第一输入端的电压和所述第一输出端的电压的压差，当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述控制电路的第二输出端的电压由低电平跳变到高电平包括：

通过所述控制电路的压差检测模块检测所述所述第一输出端和所述第一输出端的压差，当所述第一输出端和所述第一输出端的压差大于所述预设压差时，所述压差检测模块向所述控制电路的降压模块发送控制信号；其中，所述压差检测模块的两个输入端分别连接所述第一输入端和所述第一输出端，其输出端连接所述降压模块的一个输入端；

所述降压模块在接收到所述控制信号时，将所述所述控制电路的反相器组的输入端的电压降至低电平；其中，所述降压模块的另一个输入端连接所述反相器组的输入端；

当所述反相器组的输入端为低电平时，其输出端跳变为高电平；其中，所述反相器组的输出端连接所述第二输出端。

在本发明上电复位方法的一些实施例中，还包括：

当所述第二输入端为高电平时，通过所述控制电路的反馈模块将所述反相器组的输入端保持在低电平；其中，所述反馈模块的输入端连接所述第二输入端，其输出端连接所述反相器组的输入端。

本发明实施例提出的上述上电复位电路和方法，包括执行电路和控制电路，其中，执行电路包括第一输入端、第二输入端和第一输出端，其中，第一输入端连接电源，并当第一输入端的电压和第二输入端的电压均不小于预设电压时，第一输出端从低电平跳变到高电平。控制电路，包括第三输入端、第四输入端和第二输出端，其中，第三输入端连接第一输出端，第四输入端连接第一输入端，第二输出端连接第二输入端，用于当第一输入端的电压和第一输出端的电压的压差大于预设压差时，第二输入端的电压由低电平跳变到高电平，从而实现了较宽的电压范围、不同压摆率的上电复位功能。

附图说明

构成说明书的一部分的附图描述了本发明的实施例，并且连同描述一起用于解释本发明的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：

图1是一个传统上电复位电路的结构示意图。

图2为本发明上电复位电路一个实施例的结构示意图。

图3为本发明上电复位电路另一个实施例的结构示意图。

图4为本发明上电复位电路又一个实施例的结构示意图。

图5为本发明上电复位电路再一个实施例的结构示意图。

图6为本发明上电复位电路一个应用实施例的结构示意图。

图7是本发明用于上电复位电路的反相器一个实施例结构示意图。

图8是本发明用于上电复位电路的反相器一个应用实施例结构示意图。

图9是本发明用于上电复位电路的与非门一个实施例结构示意图。

图10是本发明用于上电复位电路的与非门一个应用实施例结构示意图。

图11为本发明上电复位方法一个实施例的流程示意图。

图12是本发明上电复位方法另一个实施例流程示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图2为本发明上电复位电路一个实施例的结构示意图，如图2所示，该实施例的上电复位电路包括：执行电路201和控制电路202，其中：

执行电路201，包括第一输入端、第二输入端和第一输出端，其中，所第一输入端连接电源，当第一输入端的电压和第二输入端的电压均不小于预设电压时，第一输出端从低电平跳变到高电平。

其中，上述预设电压可以是上述执行电路201的高电平的阈值电压。

在一些实施例中，上述执行电路201可以通过与门电路实现，也可以通过与非门电路和反相器组合的方式实现，但不限于以上两种实现方式；如果上述执行电路201通过与门电路实现，则上述高电平的阈值电路即为该与门电路的高电平的阈值电压。

控制电路202，包括第三输入端、第四输入端和第二输出端，其中，第三输入端连接第一输出端，第四输入端连接第一输入端，第二输出端连接第二输入端，用于当第一输入端的电压和第一输出端的电压的压差大于预设压差时，第二输入端的电压由低电平跳变到高电平。

其中，上述预设压差可根据实际电路特性确定，例如，上述控制电路202中用于检测压差的电路可以是衬底连接电源的PMOS管，上述第一输出端连接PMOS管的栅极，则当电源电压上升到该PMOS管的开启电压时，即达到预设压差。

本发明实施例提出的上述上电复位电路，包括执行电路和控制电路，其中，执行电路包括第一输入端、第二输入端和第一输出端，其中，第一输入端连接电源，当第一输入端的电压和第二输入端的电压均不小于预设电压时，第一输出端从低电平跳变到高电平。控制电路，包括第三输入端、第四输入端和第二输出端，其中，第三输入端连接第一输出端，第四输入端连接第一输入端，第二输出端连接第二输入端，用于当第一输入端的电压和第一输出端的电压的压差大于预设压差时，第二输入端的电压由低电平跳变到高电平，从而可实现较宽的电压范围、不同压摆率的上电复位功能。

图3为本发明上电复位电路另一个实施例的结构示意图，如图3所示，在该实施例的上电复位电路中，执行电路201可以包括：与非门301和反相器302，其中：

上述第一输入端和第二输入端分别连接与非门301的两个输入端，与非门301的输出端连接反相器302的输入端，反相器302的输出端连接第一输出端，第二输入端的初始状态为低电平。

当第一输入端和第二输入端同时为高电平时，与非门301输出低电平，经过反相器302后，第一输出输出高电平；当第一输入端和第二输入端不都为高电平时，第一输出输出低电平。

图4为本发明上电复位电路又一个实施例的结构示意图，与图3实施例相比，在该实施例的上电复位电路中，控制电路202包括：充放电模块401，压差检测模块402，降压模块403和反相器组404，其中：

充放电模块401的输入端连接第一输入端，其输出端连接反相器组404的输入端，用于在第一输入端的电压上升时，进行充电，并使其输出端的电压升高。

在一些实施例中，上述充放电模块401可以是小容量的电容，其电容值取值可以是100fF～1pF之间。

压差检测模块402的两个输入端分别连接第一输入端和第一输出端，其输出端连接降压模块403的一个输入端，用于在第一输入端和第一输出端的压差大于预设压差时，向降压模块403发送控制信号。

在一些实施例中，上述压差检测模块402可以是PMOS管，该PMOS管的衬底连接电源，上述第一输出端连接该PMOS管的栅极，当该PMOS的栅压达到该PMOS管的开启电压时，即达到上述预设压差。

降压模块403的另一个输入端连接反相器组404的输入端，用于在接收到压差检测模块402发送的控制信号时，将反相器组404的输入端的电压降至低电平。

在一个具体实施方式中，上述降压模块403可通过一个NMOS管实现，该NMOS管栅极连接上述PMOS管的漏极，其漏极连接反相器组404的输入端，其源极和衬底连接至低电平信号端，即当上述PMOS管开启时，其栅极电压升高，使上述NMOS管导通，从而将其漏极电压拉至低电平。

反相器组404的输出端连接上述第二输出端，在其输入端为低电平时，其输出端跳变为高电平，在其输入端为高电平时，其输出端跳变为低电平。

在一些实施例中，上述反相器组404可以由奇数个级联的反相器组404成，该奇数个级联的反相器中的末级反相器的输出端连接上述第二输入端。

图5为本发明上电复位电路再一个实施例的结构示意图，与图4实施例相比，在该实施例的上电复位电路中，控制电路202还包括：反馈模块505，其中：

反馈模块505，其输入端连接第二输入端，其输出端连接反相器组404的输入端，用于在第二输入端为高电平时，将反相器组404的输入端保持在低电平。

图6为本发明上电复位电路一个应用实施例的结构示意图，如图6所示，该实施例的上电复位电路包括与非门601，第一反相器602，第二反相器603，第三反相器604，末级反相器605，电容606，第一NMOS管607，第二NMOS管608，第一PMOS管609，第二PMOS管610，第三PMOS管611，第三NMOS管612和第四NMOS管613，其中：

其中，与非门601的输出端连接第一反相器602的输入端，第一反相器的输出端连接上电复位电路的输出端(Vout)，与非门601的两个输入端分别连接电源(VDD)和末级反相器605的输出端A。

第二反相器603、第三反相器604和末级反相器605串联形成反相器组404；第二反相器603的输入端C连接电容606的一端，电容606的另一端连接电源VDD。

第一NMOS管607的漏极连接第二反相器603的输入端C，其源极和衬底连接低电平信号端(VSS)，其栅极连接第一PMOS管609的漏极B，第一PMOS管609的栅极连接Vout，其源极连接第三PMOS管611的漏极，其衬底连接VDD；第三PMOS管611的栅极与其漏极相连，其衬底和源极连接VDD；第四NMOS管613的栅极和漏极连接第一PMOS管609的漏极B，其衬底和源极连接VSS。

第二PMOS管610的源极和衬底连接末级反相器605的输出端A，其漏极和栅极连接第二NMOS管608的栅极，第二NMOS管的漏极连接第二反相器603的输入端C，其源极和衬底连接VSS；第三NMOS管612的漏极连接第二NMOS管608的栅极，其源极、衬底和栅极连接VSS。

在实施例中，第二反相器603的输入端C点和末级反相器605的输出端A点的初始电压都为低电平，即输出端Vout也是低电平，在电源电压VDD上升时，首先对电容606充电，使C点电压逐渐升高，由于C点与A点通过三级反相器级联，所以在C点电压上升时，A点电压保持在低电平，从而使Vout保持在低电平。

当VDD继续升高，VDD与Vout之间的压差逐渐增大，当该压差达到第一PMOS管609的开启电压时，第一PMOS管609导通，从而使第一PMOS管609的漏极B点的电压升高，即连接B点的第一NMOS管607的栅极电压升高，当达到第一NMOS管607的开启电压后，第一NMOS管607导通，从而将第一NMOS管607的漏极C点的电压拉低，随之将A点的电压拉高，当VDD和A点电压都达到高电平的阈值电压时，Vout将从低电平跳至高电平，从而实现了上电复位功能。

另外，在该实施例中，通过第二NMOS管608和第二PMOS管610实现了电压反馈的功能，即：当A点电压上升至高电平时，会使得第二NMOS管608的栅极电压升高，从而使第二NMOS管608导通，以将连接第二NMOS管608漏极的C点电压保持在低电平，从而将A点电压维持在高电平。通过第二NMOS管608和第二PMOS管610组成的反馈模块505，可以使得整个上电复位电路在Vout跳至高电平后保持稳定状态，起到防止干扰的作用。

需要注意地是，在该实施例中，第二PMOS管610、第三PMOS管611、第三NMOS管612和第四NMOS管613采用类二极管方式连接，起到二极管的作用，可以产生稳定的压降。

另外，该实施例的上电复位电路还具备掉电复位功能，即：当VDD减小到一个门限值时，Vout由高电平跳至低电平，A点电压随之降低，当VDD再次恢复高电平时，由于VDD与Vout之间的压差增大，从而开启第一PMOS管609，使得B点电压上升，随之使第一NMOS管607导通，使得C点电压降低，进而使A点电压升高，当A点电压恢复至高电平，则Vout从低电平恢复至高电平，从而可以实现掉电复位功能。

可选地，在上述各实施例中，末级反相器605采用了特殊设计，图7是本发明用于上述上电复位电路的末级反相器605一个实施例结构示意图，如图7所示，该实施例的末级反相器605包括：类二极管电路701、第四PMOS管702和第五NMOS管703，其中：

类二极管电路701的正极连接VDD，负极连接第四PMOS管702的源极，第四PMOS管702的栅极连接末级反相器605的输入端，其漏极连接反末级反相器605的输出端，其衬底连接VDD；第五NMOS管703的漏极连接末级反相器605的输出端，其栅极连接末级反相器605的输入端，其源极和衬底连接VSS。

在该实施例中，由于类二极管电路701会产生稳定的压降，从而使得末级反相器605的输出端的电压低于VDD。

在一个具体实施方式中，在上述图6实施例中，通过采用图7实施例所对应的末级反相器605，使得末级反相器605的输出端A点的电压将低于VDD，即C点电压可以低于正常的反相器的的触发电压就能使反相器翻转，从而提高了上电复位电路的灵敏度，同时降低了该末级反相器605的功耗。

图8是本发明用于上述上电复位电路的末级反相器605一个应用实施例结构示意图，如图8所示，上述类二极管电路701可以由第五PMOS管801和第六PMOS管802组成，第五PMOS管801的源极和衬底连接VDD，其栅极和漏极连接第六PMOS管802的源极，第六PMOS管802的栅极和漏极连接上述第四PMOS管702的源极，其衬底连接VDD。

由于第五PMOS管801和第六PMOS管802的栅极和漏极相连，所以第五PMOS管801和第六PMOS管802的输出特性类似于二极管，可产生稳定的压降，从而使得第四PMOS管702的源极电压低于VDD，即末级反相器605的输入电压可以低于正常的反相器的的触发电压，就能使末级反相器605发生电平翻转。

可选地，在上述图6实施例中实施例中，与非门601采用了低功耗设计，图9是本发明用于上述上电复位电路的与非门601一个实施例结构示意图，如图9所示，该实施例的与非门601包括：类二极管电路901、第七PMOS管902，第八PMOS管903，第六NMOS管904和第七NMOS管905，其中：

类二极管电路901的正极连接VDD，负极连接第七PMOS管902的源极和衬底，第七PMOS管902的栅极连接与非门601的一个输入端In1，第七PMOS管902的漏极连接与非门601的输出端Out；第八PMOS管903的源极和衬底连接VDD，其栅极连接与非门601的另一个输入端In2，其漏极连接非门601的输出端Out；第六NMOS管904的漏极连接非门601的输出端Out，其栅极连接与非门601的输入端In2，其源极连接第七NMOS管905的漏极，其衬底连接VSS；第七NMOS管905的栅极连接与非门601的输入端In1，其源极和衬底连接VSS。

由于与非门601的输入端In1需要连接上述末级反相器605的输出端，而末级反相器605的输出电压低于VDD，所以与非门601的输入端In1的输入电压低于VDD，因此也必须保证与非门601转折电压不在VDD/2，否则会有漏电现象。在该实施例中，通过在第七PMOS管902的源极正向串联类二极管电路901，可以使与非门601转折电压不在VDD/2，从而防止了漏电，降低了与非门601工作时的功耗。

图10是本发明用于上述上电复位电路的与非门601一个应用实施例结构示意图，如图10所示，上述类二极管电路901可以由第九PMOS管1001和第十PMOS管1002组成，第九PMOS管1001的源极和衬底连接VDD，其栅极和漏极连接第十PMOS管1002的源极，第十PMOS管1002的栅极和漏极连接上述第七PMOS管902的源极，其衬底连接VDD。由于第九PMOS管1001和第十PMOS管1002的栅极和漏极相连，所以第九PMOS管1001和第十PMOS管1002的输出特性类似于二极管，它们正向串联后可产生稳定的压降，使与非门601转折电压不处于VDD/2，从而防止了漏电，降低了与非门601工作时的功耗。

本发明实施例提出的上述上电复位电路，通过对与非门601和末级反相器605的低功耗设计，有效降低该上电复位电路的功耗，同时该上电复位电路还支持掉电复位功能，而且与传统的上电复位电路相比，该上电复位电路的成本更低，同时该上电复位电路可完全集成在芯片内部。

图11是本发明上电复位方法一个实施例流程示意图，如图11所示，该实施例的上电复位方法包括：

S1101，检测执行电路的第一输入端的电压和第二输入端的电压。

S1102，判断第一输入端的电压和第二输入端的电压是否均不小于预设电压。

若第一输入端的电压和第二输入端的电压均不小于预设电压时，则执行步骤S1103，否则执行步骤S1104，

S1103，执行电路的第一输出端从低电平跳变到高电平；其中，第一输入端连接电源，第二输入端的初始状态为低电平，之后执行步骤S1105。

在一些实施例中，可以通过与门电路或通过与非门电路和反相器组合的方式实现步骤S1101～S1103。

S1104，执行电路的第一输出端保持低电平。

S1105，通过控制电路检测第一输入端的电压和第一输出端的电压的压差。

S1106，判断上述压差否大于预设压差。

若第一输入端的电压和第一输出端的电压的压差大于预设压差时，则执行步骤S1107，否则执行步骤S1108。

S1107，控制电路的第二输出端的电压由低电平跳变到高电平。

S1108，控制电路的第二输出端的电压保持为低电平。

其中，控制电路包括：第三输入端、第四输入端和第二输出端，其中，第三输入端连接第一输出端，第四输入端连接第一输入端，第二输出端连接第二输入端。

本发明实施例提出的上述上电复位方法，通过检测执行电路的第一输入端的电压和第二输入端的电压是否均不小于预设电压，当第一输入端的电压和第二输入端的电压均不小于预设电压时，执行电路的第一输出端从低电平跳变到高电平；其中，第一输入端连接电源，第二输入端的初始状态为低电平；通过控制电路检测第一输入端的电压和第一输出端的电压的压差，当第一输入端的电压和第一输出端的电压的压差大于预设压差时，控制电路的第二输出端的电压由低电平跳变到高电平，从而实现了较宽的电压范围、不同压摆率的上电复位功能。

在本发明上电复位方法的一些实施例中，还包括：当第二输入端的电压小于预设电压时，将第二输入端的电压保持在低电平。

具体地，在该实施例中，将第二输入端的电压保持在低电平包括：

当第一输入端的电压上升时，对控制电路的充放电模块进行充电，并使充放电模块输出端的电压升高；其中，充放电模块的输入端连接第一输入端，其输出端连接控制电路的反相器组的输入端。

当反相器组的输入端的电压升到高电平时，其输出端输出低电平；其中，反相器组的输出端连接第二输出端。

图12是本发明上电复位方法另一个实施例流程示意图，如图12所示，该实施例的上电复位方法包括：

S1201，检测执行电路的第一输入端的电压和第二输入端的电压。

S1202，判断第一输入端的电压和第二输入端的电压是否均不小于预设电压。

若第一输入端的电压和第二输入端的电压均不小于预设电压时，则执行步骤S1203，否则执行步骤S1204。

S1203，执行电路的第一输出端从低电平跳变到高电平。

其中，第一输入端连接电源，第二输入端的初始状态为低电平，之后执行步骤S1205。

S1204，执行电路的第一输出端保持低电平。

S1205，通过控制电路的压差检测模块检测第一输出端和第一输出端的压差。

S1206，通过控制电路的压差检测模块判断上述压差否大于预设压差。

当第一输出端和第一输出端的压差大于预设压差时，则执行步骤S1207，否则执行步骤S1210。

S1207，压差检测模块向控制电路的降压模块发送控制信号。

其中，压差检测模块的两个输入端分别连接第一输入端和第一输出端，其输出端连接降压模块的一个输入端。

S1208，降压模块在接收到控制信号时，将控制电路的反相器组的输入端的电压降至低电平。

其中，降压模块的另一个输入端连接反相器组的输入端。

S1209，当反相器组的输入端为低电平时，其输出端跳变为高电平；其中，反相器组的输出端连接第二输出端。

S1210，控制电路的第二输出端的电压保持为低电平。

在本发明上电复位方法的一些实施例中，还可以包括：

当第二输入端为高电平时，通过控制电路的反馈模块将反相器组的输入端保持在低电平；其中，反馈模块的输入端连接第二输入端，其输出端连接反相器组的输入端。

本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims (18)

1.一种上电复位电路，其特征在于，包括：

执行电路，包括第一输入端、第二输入端和第一输出端，其中，所述第一输入端连接电源，所述第二输入端的初始状态为低电平，当所述第一输入端的电压和所述第二输入端的电压均不小于预设电压时，所述第一输出端从低电平跳变到高电平；

控制电路，包括第三输入端、第四输入端和第二输出端，其中，所述第三输入端连接所述第一输出端，所述第四输入端连接所述第一输入端，第二输出端连接所述第二输入端，用于当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述第二输入端的电压由低电平跳变到高电平。

2.根据权利要求1所述的电路，其特征在于，所述执行电路包括与非门电路和反相器，所述第一输入端和所述第二输入端分别连接所述与非门的两个输入端，所述与非门的输出端连接所述反相器的输入端，所述反相器的输出端连接所述第一输出端。

3.根据权利要求1所述的电路，其特征在于，所述控制电路包括：

充放电模块、压差检测模块、降压模块和反相器组；

其中，所述充放电模块的输入端连接所述第一输入端，其输出端连接所述反相器组的输入端，用于在所述第一输入端的电压上升时，进行充电，并使其输出端的电压升高；

所述压差检测模块的两个输入端分别连接所述第一输入端和所述第一输出端，其输出端连接所述降压模块的一个输入端，用于在所述第一输出端和所述第一输出端的压差大于所述预设压差时，向所述降压模块发送控制信号；

所述降压模块的另一个输入端连接所述反相器组的输入端，用于在接收到所述控制信号时，将所述反相器组的输入端的电压降至低电平；

所述反相器组的输出端连接所述第二输出端，在其输入端为低电平时，其输出端跳变为高电平，在其输入端为高电平时，其输出端跳变为低电平。

4.根据权利要求3所述的电路，其特征在于，所述充放电模块为电容。

5.根据权利要求3所述的电路，其特征在于，所述压差检测模块包括第一P型金属氧化物半导体MOS场效应晶体管，其衬底连接所述第一输入端，其栅极连接所述第一输出端，其源极与类二极管电路正向串联后连接至电源，其漏极与类二极管电路正向串联后连接至低电平信号端。

6.根据权利要求5所述的电路，其特征在于，所述降压模块包括第一NMOS管，其栅极连接所述第一PMOS管的漏极，其漏极连接所述反相器组的输入端，其源极和衬底连接至低电平信号端。

7.根据权利要求3至6任意一项所述的电路，其特征在于，所述控制电路还包括：

反馈模块，其输入端连接所述第二输入端，其输出端连接所述反相器组的输入端，用于在所述第二输入端为高电平时，将所述反相器组的输入端保持在低电平。

8.根据权利要求7所述电路，其特征在于，所述反馈模块包括：第二PMOS管和第二NMOS管；其中，所述第二PMOS管的源极和衬底连接所述第二输入端，所述第二PMOS管的栅极和漏极连接所述第二NMOS管的栅极，所述第二NMOS管的漏极连接所述反相器组的输入端，所述第二NMOS管的源极和衬底连接至低电平信号端。

9.根据权利要求3至6任意一项所述电路，其特征在于，所述反相器组包括奇数个级联的反相器，所述级联的反相器中的末级反相器的输出端连接所述第二输入端。

10.根据权利要求9所述电路，其特征在于，所述末级反相器包括第三PMOS管，其栅极连接所述末级反相器的输入端，其漏极连接所述末级反相器的输出端，其源极与类二极管电路正向串联后连接至电源，其衬底连接电源。

11.根据权利要求2至6任意一项所述电路，其特征在于，所述与非门电路包括第四PMOS管，其栅极连接所述第二输入端，其漏极连接所述与非门电路的输出端，其源极与类二极管电路正向串联后连接至电源，其衬底连接电源。

12.根据权利要求11所述电路，其特征在于，所述类二极管电路包括漏极和栅极相连接的PMOS管或NMOS管。

13.一种上电复位方法，其特征在于，包括：

检测执行电路的第一输入端的电压和第二输入端的电压，当所述第一输入端的电压和所述第二输入端的电压均不小于预设电压时，所述执行电路的第一输出端从低电平跳变到高电平；其中，所述第一输入端连接电源，所述第二输入端的初始状态为低电平；

通过控制电路检测所述第一输入端的电压和所述第一输出端的电压的压差，当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述控制电路的第二输出端的电压由低电平跳变到高电平；其中，所述控制电路包括：第三输入端、第四输入端和第二输出端，其中，所述第三输入端连接所述第一输出端，所述第四输入端连接所述第一输入端，第二输出端连接所述第二输入端。

14.根据权利要求13所述方法，其特征在于，所述执行电路包括与非门电路和反相器，其中，所述第一输入端和所述第二输入端分别连接所述与非门的两个输入端，所述与非门的输出端连接所述反相器的输入端，所述反相器的输出端连接所述第一输出端。

15.根据权利要求13所述方法，其特征在于，还包括：

当所述第二输入端的电压小于预设电压时，将所述第二输入端的电压保持在低电平。

16.根据权利要求15所述方法，其特征在于，将所述第二输入端的电压保持在低电平包括：

当所述第一输入端的电压上升时，对所述控制电路的充放电模块进行充电，并使所述充放电模块输出端的电压升高；其中，所述充放电模块的输入端连接所述第一输入端，其输出端连接所述控制电路的反相器组的输入端；

当所述反相器组的输入端的电压升到高电平时，其输出端输出低电平；其中，所述反相器组的输出端连接所述第二输出端。

17.根据权利要求13所述方法，其特征在于，通过控制电路检测所述第一输入端的电压和所述第一输出端的电压的压差，当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述控制电路的第二输出端的电压由低电平跳变到高电平包括：

通过所述控制电路的压差检测模块检测所述所述第一输出端和所述第一输出端的压差，当所述第一输出端和所述第一输出端的压差大于所述预设压差时，所述压差检测模块向所述控制电路的降压模块发送控制信号；其中，所述压差检测模块的两个输入端分别连接所述第一输入端和所述第一输出端，其输出端连接所述降压模块的一个输入端；

所述降压模块在接收到所述控制信号时，将所述所述控制电路的反相器组的输入端的电压降至低电平；其中，所述降压模块的另一个输入端连接所述反相器组的输入端；

当所述反相器组的输入端为低电平时，其输出端跳变为高电平；其中，所述反相器组的输出端连接所述第二输出端。

18.根据权利要求16或17所述方法，其特征在于，还包括：

当所述第二输入端为高电平时，通过所述控制电路的反馈模块将所述反相器组的输入端保持在低电平；其中，所述反馈模块的输入端连接所述第二输入端，其输出端连接所述反相器组的输入端。