CN207283519U - 一种复位延迟电路 - Google Patents

Abstract

本实用新型公开一种复位延迟电路，涉及IC集成技术领域，所述复位电路包括充电电路，放电电路，复位信号产生电路；本实用新型通过使用NMOS管与PMOS管组合替代比较器，减小了电路面积，降低了成本，便于集成，并且电路工作电压范围更广，输出信号更稳定。

Description

一种复位延迟电路

技术领域

本实用新型涉及IC集成技术领域，尤其涉及一种复位延迟电路。

背景技术

复位电路是IC集成电路中的一个模块，其作用是使电路从不稳定状态恢复为初始状态。当需求产生时，复位电路产生一个一定宽度的复位脉冲信号去复位整个电路，使电路恢复为初始状态，进而开始后续的工作。无论用户使用何种电路设计方式，总要涉及到复位电路的设计。而复位电路设计的好坏，直接影响到整个系统工作的可靠性。许多用户在完成了数字电路的设计，并在实验室调试成功后，在现场却出现了“死机”、“程序走飞”等现象，这主要是电路的复位电路设计不可靠引起的。

如图1所示，传统复位电路的设计思想是：将偏置电路产生的电压信号Vbn,Vbp作为比较器CMP的输入，由比较器的输出作为开关电路的栅极输入信号，由此来控制MOS管的通断，第一PMOS管M1的栅极和第二NMOS管M2连接于节点A，对并联电容C进行充放电。电容C一端接地，另一端与触发器的输入端连接。通过控制电容非接地端的电位就控制了触发器的输入电压。若比较器的输出为低电平，第一PMOS管M1开启，电容C经由M1支路充电，若充电过程中B点电位高于触发器ST的翻转电压，触发器发生翻转输出高电平；若比较器输入的为高电平，第一PMOS管M1关闭，第二NMOS管M2开启，电容C经由M2所在支路放电，若B点电位低于触发器ST的翻转电压时，触发器发生翻转，输出端Vout输出低电平。

上述现有技术中，有如下缺点：

比较器占用面积较大，成本高，不利于系统集成。

当电源电压VCC＜(Vthn+Vthp)时比较器处于不稳定状态，会导致整个电路的输出不确定。

发明内容

为了解决背景技术中提出的问题，本实用新型提供了一种复位延迟电路，包括：充电电路，放电电路，复位信号产生电路；

所述充电电路包括：第一PMOS管(M1)、第二NMOS管(M2)；

其中，所述第一PMOS管(M1)的栅极与第一信号输入端(Vbp)连接，源极与电源电压(VCC)连接，漏极与所述第二NMOS管(M2)的漏极连接；所述第二NMOS管(M2)的栅极与第一信号输入端(Vbp)连接，源极与电容(C)连接于节点(B)；

所述放电电路包括：第三NMOS管(M3)、第四NMOS管(M4)；所述第三NMOS管(M3)的漏极连接到节点(B)，源极接地，栅极与第二信号输入端(Vbn)连接；所述第四NMOS管(M4)漏极连接到节点(B)，源极接地，栅极与第三信号输入端(Boot)连接；

所述复位信号产生电路包括电容(C)，施密特触发器(ST)；其中，电容(C)一端与节点(B)连接，一端接地；施密特触发器(ST)的输入端与节点(B)连接，输出端(Vout)用于输出复位信号。

进一步地，所述放电电路还包括：二极管(D)；

其中，二极管(D)的负极与电源电压(VCC)连接，正极与节点(B)连接。

进一步地，所述第一信号输入端(Vbp)，第二信号输入端(Vbn)和第三信号输入端(Boot)的电压信号由同一偏置电路产生。

进一步地，充电电路和放电电路中，流经第一PMOS管(M1)的电流值大于流经第三NMOS管(M3)的电流值。

本实用新型有如下优点：

此外，本实用新型提供的电路通过使用NMOS管和PMOS管组合替代传统复位电路中的比较器，占用面积小，成本低，便于集成；

本实用新型改变了当电源电压(VCC)＜(Vthn+Vthp)时比较器不稳定的缺点，当电源电压(VCC)大于输入Vthp和Vthn的最大者时电路就可以稳定工作，电路工作的电压范围更广且稳定性更高。

附图说明

图1是现有技术中的一种复位延迟电路的电路图；

图2是本实用新型实施例一提供的一种复位延迟电路的电路图。

具体实施方式

以下是本实用新型的具体实施例并结合附图，对本实用新型的技术方案作进一步的描述，但本实用新型并不限于这些实施例。

本实施例提供一种复位延迟电路，其电路图如图2所示，结合附图详述如下：

所述充电电路包括：第一PMOS管(M1)、第二NMOS管(M2)；

其中，所述第一PMOS管(M1)的栅极与第一信号输入端(Vbp)连接，源极与电源电压(VCC)连接，漏极与所述第二NMOS管(M2)的漏极连接；所述第二NMOS管(M2)的栅极与第一信号输入端(Vbp)连接，源极与电容(C)连接于节点(B)；其中第一PMOS管(M1)作为电流源使用，第二NMOS管(M2)作为开关使用。

所述放电电路包括：第三NMOS管(M3)、第四NMOS管(M4)；所述第三NMOS管(M3)的漏极连接到节点(B)，源极接地，栅极与第二信号输入端(Vbn)连接；所述第四NMOS管(M4)漏极连接到节点(B)，源极接地，栅极与第三信号输入端(Boot)连接；其中第三NMOS管(M3)作为电流源使用，第四NMOS管(M4)作为开关使用；

所述复位信号产生电路包括电容(C)，施密特触发器(ST)；其中，电容(C)一端与节点(B)连接，一端接地；施密特触发器(ST)的输入端与节点(B)连接，输出端(Vout)用于输出复位信号。

所述第一PMOS管(M1)与所述第二NMOS管(M2)的栅极连接到节点(A)，通过节点(A)连接到第一信号输入端(Vbp)。

在所述充电电路中，第一PMOS管(M1)与所述第二NMOS管(M2)全部工作后，通过第一PMOS管(M1)与第二NMOS管(M2)所在支路对电容(C)进行充电。

当电源电压(VCC)从0开始增大时，由于偏置电路产生的第二信号输入端(Vbn)和第三信号输入端(Boot)输入的信号的存在，电容通过M3和M4放电，随后第一PMOS管(M1)和第二NMOS管(M2)顺序工作，电容C通过第一PMOS管(M1)和第二NMOS管(M2)所在支路充电。此时，第一PMOS管(M1)和第三NMOS管(M3)视为电流源。

在充电电路对电容(C)进行充电的过程中，当节点(B)电压超过施密特触发器(ST)的正向阈值电压时，施密特触发器(ST)的输出电压信号翻转，输出复位信号。

施密特触发器最重要的特点是能够把变化缓慢的输入信号整形成边沿陡峭的脉冲，以提供复位脉冲信号。

在本实用新型中所述施密特触发器(ST)为非反相施密特触发器。

进一步地，所述放电电路还包括：二极管(D)，其中，二极管(D)的负极与电源电压(VCC)连接，正极与节点(B)连接。

所述二极管(D)与第三NMOS管(M3)和第四NMOS管(M4)一起辅助电容(C)完成放电过程。

进一步地，所述第一信号输入端(Vbp)，第二信号输入端(Vbn)和第三信号输入端(Boot)的电压信号由同一偏置电路产生。

由于在充电电路中，使用NMOS管和PMOS管组合替代传统复位电路中的比较器，克服了比较器在电源电压VCC＜(Vthn+Vthp)时不稳定的缺点，拓宽了电路工作的电压工作范围并且提高了输出的复位信号的稳定性。此外，本实用新型提供的电路通过使用NMOS管和PMOS管组合替代传统复位电路中的比较器，占用面积小，成本低，便于集成。

本实用新型中所述电流与电压均为绝对值。

本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。

Claims (4)

1.一种复位延迟电路，其特征在于，包括：充电电路，放电电路，复位信号产生电路；

所述充电电路包括：第一PMOS管(M1)、第二NMOS管(M2)；

其中，所述第一PMOS管(M1)的栅极与第一信号输入端(Vbp)连接，源极与电源电压(VCC)连接，漏极与所述第二NMOS管(M2)的漏极连接；所述第二NMOS管(M2)的栅极与第一信号输入端(Vbp)连接，源极与电容(C)连接于节点(B)；

所述放电电路包括：第三NMOS管(M3)、第四NMOS管(M4)；所述第三NMOS管(M3)的漏极连接到节点(B)，源极接地，栅极与第二信号输入端(Vbn)连接；所述第四NMOS管(M4)漏极连接到节点(B)，源极接地，栅极与第三信号输入端(Boot)连接；

所述复位信号产生电路包括电容(C)，施密特触发器(ST)；其中，电容(C)一端与节点(B)连接，一端接地；施密特触发器(ST)的输入端与节点(B)连接，输出端(Vout)用于输出复位信号。

2.根据权利要求1所述的复位延迟电路，其特征在于，所述放电电路还包括：二极管(D)；

其中，二极管(D)的负极与电源电压(VCC)连接，正极与节点(B)连接。

3.根据权利要求1或2所述的复位延迟电路，其特征在于，

所述第一信号输入端(Vbp)，第二信号输入端(Vbn)和第三信号输入端(Boot)的电压信号由同一偏置电路产生。

4.根据权利要求1所述的复位延迟电路，其特征在于，

充电电路和放电电路中，流经第一PMOS管(M1)的电流值大于流经第三NMOS管(M3)的电流值。