KR20130074050A - 차지 펌핑 동작을 수행하는 전원공급장치 - Google Patents

Abstract

차지 펌핑 동작을 수행하는 전원공급장치가 개시된다. 본 발명의 전원공급장치는 제1 메인신호 및 제2 메인신호 각각에 응답하여 제1 승압노드와 제2 승압노드를 승압하는 승압회로부; 상기 제1 승압노드의 전압레벨을 출력노드로 인가하는 제1 전송부와 상기 제2 승압노드의 전압레벨을 상기 출력노드로 인가하는 제2 전송부를 포함하며, 상기 출력노드를 통하여 승압 전압을 출력하는 출력부; 및 상기 제1 승압노드, 상기 제2 승압노드와 연결되고, 벌크 제어 신호에 따라 상기 출력노드와 벌크노드의 연결을 제어하는 벌크 전압 조절부를 포함하고, 상기 제1 전송부와 상기 제2 전송부의 게이트에 인가되는 전압은 상기 출력노드의 전압, 상기 제1 메인신호 및 상기 제2 메인신호에 따라 결정된다.

Description

차지 펌핑 동작을 수행하는 전원공급장치{Power Supply Device for Pumping Charge}

본 발명은 차지 펌핑 동작을 수행하는 전원공급장치에 관한 것으로, 보다 상세하게는, 차지 펌핑 동작시 래치-업 현상을 방지할 수 있고, 안정적인 출력 전압을 공급할 수 있는 차지 펌핑 동작을 수행하는 전원공급장치에 관한 것이다.

일반적으로 전지, 전자 기기에는 기기가 동작할 수 있도록 상용교류(AC)를 직류(DC)로 변환해주는 직류전원 공급장치가 필요하다. 이러한 직류전원 공급장치로는 효율이 높고, 소형 경량인 스위칭 모드 전원공급장치(Switching Mode Power Supply; 이하 SMPS)가 주로 사용되고 있다.

SMPS로부터 공급되는 직류전원은 전자 장치내에 위치한 각 시스템 부품에 인가된다. SMPS로부터 공급되는 전원은 5V, 3.3V, 12V 등으로 제한적이기 때문에 칩셋, 메모리 등의 부품에 요구되는 전압레벨을 생성하기 위해 전자장치의 전원공급장치 내에는 SMPS로부터 공급되는 직류전압을 인가받아 적당한 직류전압레벨로 승압하는 차지펌프가 마련되어 있다.

CMOS 차지 펌프는 통상 동작의 기준이 되는 클럭 신호 또는 위상 신호를 인가받아 커패시터에 의해 승압하여, 승압된 전압을 전달 스위치(transfer switch)를 통하여 출력 단자에 보내는 형태로 동작하게 된다. 한편, 출력단자에서는 연결된 외부 부하로 인하여 전류 소모가 일어나게 되고, 출력 전압은 전류 소모가 클수록 승압된 상태의 전압을 유지하지 못하고 떨어지게 된다. 따라서 CMOS 차지 펌프는 전류 소모에도 불구하고 변함없이 승압된 전압을 공급할 수 있도록 설계되어야 한다.

CMOS 차지 펌프는 전달 스위치로서 NMOS 트랜지스터 또는 PMOS 트랜지스터를 사용한다. NMOS 형 차지 펌프는 입력에서 출력 방향으로만 전하가 전달되고 전달 속도가 빠른 장점이 있다. 그러나 NMOS 트랜지스터로 인한 문턱 전압(Threshold Voltage ; 이하 Vth)의 감소가 발생하여 출력 효율이 떨어지는 단점이 있다.

반면, PMOS 형 차지 펌프는 문턱 전압에 의한 전압 강하 없이 승압 전압을 출력 단자로 전달할 수 있다. PMOS 형 차지 펌프 중 교차 연결형 차지 펌프는 PMOS 트랜지스터의 벌크와 출력 노드가 직접 연결되어 있어 출력 전압의 변동에 의해 벌크 전압이 변동될 수 있다. CMOS 구조의 장치에서 벌크로 누설 전류가 흐르게 되면 단순한 전류 손실 뿐만이 아니라 래치-업(latch-up) 현상을 야기할 수 있어 제품의 신뢰성에 치명적인 영향을 줄 수 있다.

따라서, 본 발명이 이루고자 하는 기술적인 과제는, PMOS 트랜지스터에서 높은 벌크 전압을 유지하면서도 지속적으로 안정되게 높은 전압을 갖는 차지를 출력단으로 공급할 수 있는 차지 펌핑 동작을 수행하는 전원공급장치를 제공하는 것이다.

상술한 과제를 해결하기 위한 실시예에 따른 차지 펌핑 동작을 수행하는 전원공급장치는, 제1 메인신호 및 제2 메인신호 각각에 응답하여 제1 승압노드와 제2 승압노드를 승압하는 승압회로부; 상기 제1 승압노드의 전압레벨을 출력노드로 인가하는 제1 전송부와 상기 제2 승압노드의 전압레벨을 상기 출력노드로 인가하는 제2 전송부를 포함하며, 상기 출력노드를 통하여 승압 전압을 출력하는 출력부; 및 상기 제1 승압노드, 상기 제2 승압노드와 연결되고, 벌크 제어 신호에 따라 상기 출력노드와 벌크노드의 연결을 제어하는 벌크 전압 조절부를 포함하고, 상기 제1 전송부와 상기 제2 전송부의 게이트에 인가되는 전압은 상기 출력노드의 전압, 상기 제1 메인신호 및 상기 제2 메인신호에 따라 결정된다.

상기 전원공급장치는, 상기 출력노드의 전압과 미리 설정된 기준전압의 크기를 비교하는 비교부; 상기 비교부에서 출력된 논리값을 이용하여 상기 벌크 제어 신호와 상기 벌크 노드를 프리차지하는 벌크 전압을 출력하는 보조 펌프; 및

상기 비교부에서 출력된 논리값을 이용하여 상기 벌크 제어 신호를 출력하는 벌크 제어 신호 부스터를 포함하는 보조 회로를 더 포함한다.

상기 제1 전송부 또는 상기 제2 전송부의 게이트에 인가되는 전압은 상기 제1 메인신호 및 상기 제2 메인신호에 따라 상기 출력노드의 전압 또는 상기 출력노드의 전압과 상기 전원전압의 차이다.

상기 제1 메인신호가 활성화되는 경우, 상기 제1 전송부의 게이트 전압은 상기 출력노드의 전압이고, 상기 제2 전송부의 게이트 전압은 상기 출력노드의 전압과 상기 전원전압의 차이며, 상기 제2 메인신호가 활성화되는 경우, 상기 제2 전송부의 게이트 전압은 상기 출력노드의 전압이고, 상기 제1 전송부의 게이트 전압은 상기 출력노드의 전압과 상기 전원전압의 차이다.

상기 제1 전송부의 게이트는 제1 PMOS 트랜지스터, 제1 커패시터와 연결되며, 상기 제2 전송부의 게이트는 제2 PMOS 트랜지스터, 제2 커패시터와 연결되고, 상기 제1 PMOS 트랜지스터의 게이트는 상기 제1 전송부의 게이트와 연결되며, 상기 제2 PMOS 트랜지스터의 게이트는 상기 제2 전송부의 게이트와 연결되고, 상기 제1 커패시터의 일단에는 상기 제2 메인신호가 입력되며, 상기 제2 커패시터의 일단에는 상기 제1 메인신호가 입력된다.

상기 제1 전송부와 상기 제2 전송부는 각각 병렬로 연결된 적어도 하나의 PMOS 트랜지스터이다.

상기 출력부는, 상기 제1 승압노드의 전압을 초기화시키는 제1 프리차지부와 상기 제2 승압노드의 전압을 초기화시키는 제2 프리차지부를 더 포함한다.

상기 전원공급장치는, 제1 보조신호(pi1b_n)에 응답하여 상기 제1 프리차지부의 동작을 제어하는 제1 제어부와 제2 보조신호(p2b_n)에 응답하여 상기 제2 프리차지부의 동작을 제어하는 제2 제어부를 더 포함하며, 상기 제1 보조신호는 상기 제1 메인신호와 반대의 위상을 가지고, 상기 제2 보조신호는 상기 제2 메인신호와 반대의 위상을 갖는다.

상기 전원공급장치는, 상기 제1 메인신호가 비활성화되고, 상기 제2 메인신호가 활성화되는 경우 상기 제1 승압노드를 프리차지 시키고, 상기 제2 승압노드를 승압시켜 상기 제2 승압노드의 승압된 전하를 상기 출력노드로 전달한다.

상기 전원공급장치는, 상기 제1 메인신호가 활성화되고. 상기 제2 메인신호가 비활성화되는 경우, 상기 제1 승압노드를 승압시키고, 상기 제2 승압노드를 프리차지시켜 상기 제1 승압노드의 승압된 전하를 상기 출력노드로 전달한다.

상기 제1 메인신호와 상기 제2 메인신호는 활성화 상태에서만 중첩된다.

상기 벌크 전압 조절부는, 상기 벌크 제어 신호가 비활성화되면, 상기 제1 승압노드, 상기 제2 승압노드의 전압 레벨에 응답하여 상기 벌크노드를 상기 출력노드와 연결한다.

상기 벌크 전압 조절부는, 상기 출력노드의 전압이 미리 설정된 전압값보다 낮은 경우 상기 벌크 제어 신호를 활성화하여 상기 제1 승압노드 또는 상기 제2 승압 노드와 상기 벌크노드의 연결을 차단한다.

상기 벌크 전압 조절부는, 상기 출력노드의 전압이 미리 설정된 전압값보다 높은 경우, 상기 벌크 제어 신호를 비활성화하여 상기 제1 승압노드 또는 상기 제2 승압노드와 상기 벌크노드를 연결한다.

상기 벌크 전압 조절부는, 상기 제1 메인신호, 상기 제2 메인신호에 기초하여 상기 벌크노드와 상기 제1 승압노드 또는 상기 제2 승압노드의 연결을 제어하는 복수의 벌크제어 트랜지스터를 포함한다.

본 발명의 실시예에 따르면, 출력전압과 트랜지스터의 게이트 전압을 연동하여 트랜지스터의 게이트를 콘트롤함으로써 승압된 전하들을 지속적으로 출력단에 공급할 수 있다. 따라서, 고출력전압을 구현할 수 있다.

또한, 출력전압을 계속 높게 유지함으로써 전류 공급 능력을 높일 수 있다.

또한, PMOS 트랜지스터들로 구성된 보조 벌크 제어 장치를 구비하여 PMOS 벌크 포워드(PMOS bulk forward)를 극복함으로써 래치-업(latch-up)현상을 방지할 수 있다.

또한, 차치 펌핑 동작 수행시 리버젼 손실(reversion loss)을 줄일 수 있다.

도 1은 본 발명의 일 실시예에 따른 차지 펌핑 동작을 수행하는 전원공급장치의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 전송부 제어회로의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 출력 노드의 전압과 미리 설정된 기준 전압과의 크기를 비교하는 비교부를 간략히 도시한 회로도이다.
도 4는 본 발명의 실시예에 따른 벌크 제어신호 부스터를 간략히 도시한 회로도이다.
도 5는 본 발명의 실시예에 따른 전원공급장치에 포함된 보조 펌프를 간략히 도시한 회로도이다.
도 6은 도 1 내지 도 5의 구성의 연결관계를 간략히 도시한 블록도이다.
도 7a 내지 도 7c는 본 발명의 실시예에 따른 전원공급장치의 차지 펌핑 동작의 일 예를 설명하기 위한 타이밍도이다.
도 8a 내지 도 8e는 본 발명의 실시예에 따른 차치 펌핑 동작을 수행하는 전원공급장치의 구현에 따른 시뮬레이션 결과값을 도시한 그래프이다.
도 9는 본 발명의 실시예에 따른 클럭 신호들의 타이밍 도이다.
도 10은 본 발명의 실시예들에 따른 전원공급장치를 포함한 디스플레이장치의 블럭도이다.
도 11은 본 발명의 다른 일실시예에 따른 전원공급장치를 포함한 디스플레이장치의 블럭도이다.
도 12는 본발명의 실시예에 따른 전원공급장치를 포함한 전자장치의 블럭도이다.
도 13은 본 발명의 일실시예에 따른 다수의 반도체 장치를 포함하는 멀티-칩 패키지의 일 실시예를 개략적으로 나타내는 도면이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 일 실시예에 따른 차지 펌핑 동작을 수행하는 전원공급장치의 회로도이다.

도 2는 본 발명의 일 실시예에 따른 전송부 제어회로의 회로도이다.

도 1 및 도 2를 참조하면, 전원공급장치(1)는 메인 차지 펌핑 동작을 수행하는 전원공급장치(1)로서, 출력부(10), 벌크 전압 조절부(40), 제1 제어부(20), 제2 제어부(20'), 및 승압회로부(30, 30')를 포함할 수 있다. 또한, 전원공급장치(1)는 도 2의 전송부 제어회로(60)와, 전송부 제어 회로(60) 외에도 보조회로를 더 포함할 수 있으며, 이에 관하여는 도 3 내지 도 5에서 후술한다.

차지 펌핑 동작을 수행하는 전원공급장치(1)는, 제1 메인 신호(Φ1)가 비활성화(low)되고, 제2 메인 신호(Φ2)가 활성화(high)되는 경우 제1 승압 노드(BL)를 프리차지(precharge) 시키고, 제2 승압 노드(BR)를 승압시켜 제2 승압 노드(BR)의 승압된 전하를 출력 노드(Vout)로 전달할 수 있다. 또한, 차지 펌핑 동작을 수행하는 전원공급장치(1)는, 제1 메인 신호(Φ1)가 활성화(high)되고. 제2 메인 신호(Φ2)가 비활성화(low)되는 경우, 제1 승압 노드(BL)를 승압시키고, 제2 승압노드(BR)를 프리차지(precharge)시켜 제1 승압 노드(BL)의 승압된 전하를 출력 노드(Vout)로 전달할 수 있다. 즉, 전원공급장치(1)는 출력 노드(Vout)를 기준으로 대칭적인 회로 구조를 가지므로, 메인 신호의 변화에 따라, 교대로 차지 펌핑 동작을 수행한다.

출력부(10)는 제1 전송부(50)와 제2 전송부(50'), 제1 프리차지부(15), 및제2 프리차지부(15')를 구비한다. 제1 전송부(50)와 제2 전송부(50') 사이에는 출력 노드(Vout)가 위치한다.

구체적으로 출력부(10)는 제1 승압노드(BL)와 출력 노드(Vout) 사이에 연결되는 제1 전송부(50)를 포함할 수 있다. 또한, 출력부(10)는 제2 승압노드(BR)와 출력 노드(Vout) 사이에 연결되는 제2 전송부(50')를 포함할 수 있다.

제1 전송부(50)와 제2 전송부(50') 각각은 적어도 하나의 PMOS 트랜지스터를 포함할 수 있다. 제1 전송부(50)와 제2 전송부(50')를 각각 구성하는 PMOS 트랜지스터의 개수가 복수인 경우, 각각의 PMOS 트랜지스터 들은 병렬로 연결된다. 제1 전송부(50)와 제2 전송부(50') 각각을 구성하는 PMOS 트랜지스터의 개수가 복수일지라도, 각각의 PMOS 트랜지스터들이 직렬로 연결되지 않는다.

제1 전송부(50)는 게이트에 인가되는 전압레벨에 응답하여 제1 승압노드(BL)와 출력 노드(Vout)를 연결함으로서, 제1 메인신호(Φ1)에 의해 승압된 제1 승압 노드(BL)의 전압을 출력 노드(Vout)로 출력할 수 있다. 제2 전송부(50')는 게이트에 인가되는 전압레벨에 응답하여 제2 승압 노드(BR)와 출력 노드(Vout)를 연결함으로서, 제2 메인신호(Φ2)에 의해 승압된 제2 승압 노드(BR)의 전압을 출력 노드(Vout)로 출력할 수 있다. 여기서 제1 전송부(50), 제2 전송부(50')는 각각 PMOS 트랜지스터로 구성되어 제1 승압노드(BL) 또는 제2 승압노드(BR)의 승압 전압에 대해 문턱 전압으로 인한 전압 강하 없이 승압 전압을 그대로 출력할 수 있다.

출력부(10)는 출력 노드(Vout)를 통해 출력되는 승압된 전압의 안정화를 위하여 출력 노드(Vout)와 접지 전압 사이에 연결되는 출력 커패시터(OC)를 더 포함할 수 있다.

제1 전송부(50)는 제1 승압노드(BL)의 전압 레벨을 출력 노드(Vout)로 인가한다. 또한, 제2 전송부(50')는 제2 승압노드(BR)의 전압 레벨을 출력 노드(Vout)로 인가할 수 있다. 제1 전송부(50)와 제2 전송부(50')의 게이트에 인가되는 전압은 출력 노드(Vout)의 전압, 제1 메인신호(Φ1), 및 제2 메인신호(Φ2)에 따라 결정될 수 있다.

도 2에 도시된 전송부 제어 회로(60)는 복수의 커패시터(C1,C2)와 복수의 PMOS 트랜지스터(TR1, TR2)를 포함할 수 있다. 구체적으로 도 1과 도 2를 참조하면, 제1 전송부(50)의 게이트(TL)는 제1 PMOS 트랜지스터(TR1), 제1 커패시터(C1)와 연결된다. 또한, 제2 전송부(50')의 게이트(TR)는 제2 PMOS 트랜지스터(TR2), 제2 커패시터(C2)와 연결된다.

또한, 제1 PMOS 트랜지스터(TR1)의 게이트(GATE)는 제1 전송부(50)의 게이트(TL)와 연결되며, 제2 PMOS 트랜지스터(TR2)의 게이트는 제2 전송부(50')의 게이트(TR)와 연결된다. 제1 커패시터(C1)의 일단에는 제2 메인신호(Φ2)가 입력되며, 제2 커패시터(C2)의 일단에는 제1 메인 신호(Φ1)가 각각 입력될 수 있다.

제1 전송부(50) 또는 제2 전송부(50')의 게이트(TL, TR))에 인가되는 전압은 제1 메인신호(Φ1) 및 제2 메인신호(Φ2)에 따라 출력 노드(vout)의 전압 또는 출력 노드(Vout)의 전압과 전원 전압(Vdd)의 차이이다.

구체적으로, 제1 메인신호(Φ1)가 활성화되는 경우, 제1 전송부(50)의 게이트(TL) 전압은 출력 노드(Vout)의 전압이고, 제2 전송부(50')의 게이트(TR) 전압은 출력 노드(Vout)의 전압과 전원 전압(Vdd)의 차이이다. 또한, 제2 메인신호(Φ2)가 활성화(high)되는 경우, 제2 전송부(50'_의 게이트(TR) 전압은 출력 노드(Vout)의 전압이고, 제1 전송부(50)의 게이트(TL) 전압은 출력 노드(Vout)의 전압과 전원 전압(Vdd)의 차이이다.

제1 전송부(50)의 게이트(TL)전압과 제2 전송부(50')의 게이트(TR) 전압을 전송부 제어 회로(60)를 통해 제어함으로써, 제1 메인신호(Φ1)가 활성화되는 구간 또는 제2 메인신호(Φ2)가 활성화되는 구간 내에서는 일정하게 전하를 출력 노드(Vout)로 공급해 줄 수 있다.

제1 제어부(20), 제2 제어부(20')는 각각 커패시터(CL0, CR0)와 NMOS 트랜지스터(ML0, MR0)를 포함할 수 있다. 제1 제어부(20)는 제1 보조신호(Φ1b_n)에 응답하여 제1 프리차지부(15)의 동작을 제어할 수 있다. 구체적으로, 제1 제어부(20)는 제1 보조신호(Φ1b_n)가 활성화되면 제1 프리차지부(15)를 구성하는 NMOS 트랜지스터(ML1)를 도통시켜 제1 승압노드(BL)를 전원 전압(Vdd)으로 프리차지 시킬 수 있다. 또한, 제2 제어부(20')도 마찬가지로 제2 보조 신호(Φ2b_n)가 활성화되면 제2 프리차지부(15')를 구성하는 NMOS 트랜지스터(MR1)를 도통시켜 제2 승압노드(BR)를 전원 전압(Vdd)으로 프리 차지 시킬 수 있다.

제1 제어부(20)와 제2 제어부(20')를 구성하는 NMOS 트랜지스터(ML0, MR0)는 각각 게이트(gate)가 제1 승압 노드(BL)와 제2 승압 노드(BR)에 연결된다. 제1 승압 노드(BL) 혹은 제2 승압 노드(BR)에 전원 전압(Vdd)이 인가됨에 따라 NMOS 트랜지스터(ML0, MR0)가 도통된다. 제1 제어부(20) 또는 제2 제어부(20')를 구성하는 NMOS 트랜지스터(ML0, MR0)가 도통됨에 따라 전원 전압(Vdd)이 IL, 또는 IR 노드에 인가된다.

더불어서, 제1 제어부(20)와 제2 제어부(20')는 커패시터(CL0, CR0)를 통해 IL 또는IR 노드에 인가되어 있는 전원 전압(Vdd)을 승압시켜 2Vdd의 전압을 제1 프라차지부(15)의 게이트 혹은 제2 프리차지부(15')의 게이트로 인가할 수 있다.

제1 보조 신호(Φ1b_n)와 제2 보조 신호(Φ2b_n)는 각각 제1 메인 신호(Φ1)와 제2 메인 신호(Φ2)와 반대의 위상을 갖는 신호이다.

제1 메인 신호(Φ1)와 제2 메인 신호(Φ2)가 활성화 오버래핑(High Overlapping)상태의 클럭 신호 형태를 갖는 반면에, 제1 보조 신호(Φ1b_n)와 제2 보조 신호(Φ2b_n)는 비활성화 오버래핑(Low Overlapping) 상태의 클럭 신호 형태를 갖는다.

제1 프리차지부(15)와 제2 프리차지부(15')는 각각 제1 제어부(20)와 제2 제어부(20')의 제어를 받아, 각각 제1 승압노드(BL)와 제2 승압노드(BR)의 전압을 전원 전압(Vdd)으로 프리차지 시킬 수 있다.

제1 프리차지부(15)는 전원 전압(Vdd)과 제1 승압 노드(BL) 사이에 연결되고, 게이트가 제1 제어부(20)의 IL 노드에 연결되는 NMOS 트랜지스터(ML1)를 포함할 수 있다. 또한, 제2 프리차지부(15')는 전원 전압(Vdd)과 제2 승압 노드(BR) 사이에 연결되고, 게이트가 제2 제어부(20')의 IR 노드에 연결되는 NMOS 트랜지스터(MR1)를 포함할 수 있다.

승압회로부(30, 30')는 제1 메인신호(Φ1) 및 제2 메인신호(Φ2) 각각에 응답하여 제1 승압노드(BL)와 제2 승압노드(BR)의 전압을 상승시킬 수 있다.

구체적으로 승압회로부(30)는 일단이 제1 승압 노드(BL)에 연결되고 타단으로 제1 메인 신호(Φ1)를 인가받는 제1 승압 커패시터(CL1)를 포함할 수 있다. 또한 승압회로부(30')는 일단이 제2 승압 노드(BR)에 연결되고, 타단으로 제2 메인 신호(Φ2)를 인가받는 제2 승압 커패시터(CR1)를 구비할 수 있다. 제1 메인 신호(Φ1) 및 제2 메인 신호(Φ2)의 하이 레벨이 전원 전압 레벨인 경우에 제1 승압 커패시터 및 제2 승압 커패시터(CL1, CR1)는 각각 제1 메인 신호(Φ1) 및 제2 메인 신호(Φ2)에 응답하여 제1 승압 노드(BL) 및 제2 승압 노드(BR)를 전원 전압(Vdd)의 2배인 2Vdd의 레벨로 승압한다.

벌크 전압 조절부(40)는 제1 승압 노드(BL), 벌크 노드(Vbulk) 사이에 직렬로 연결되는 2개의 PMOS 트랜지스터(ML5, ML6)와, 제2 승압 노드(BR), 벌크 노드(Vbulk) 사이에 직렬로 연결되는 2개의 PMOS 트랜지스터(MR5, MR6)를 구비할 수 있다. 각 트랜지스터 들의 배열 순서는 도면에 한정되지 않는다.

즉, 벌크 전압 조절부(40)는, 제1 메인 신호(Φ1), 제2 메인 신호(Φ2)에 기초하여 벌크 노드(Vbulk)와 제1 승압노드(Φ1) 또는 제2 승압 노드(Φ2)의 연결을 제어하는 복수의 벌크 연결 트랜지스터(ML5, MR5)를 포함할 수 있다.

또한, 벌크 전압 조절부(40)는 벌크 제어 신호(BCO)에 기초하여 벌크 노드(Vbulk)와 제1 승압 노드(Φ1) 또는 제2 승압 노드(Φ2)의 연결을 제어하는 복수의 벌크 제어 트랜지스터(ML6, MR6)를 포함할 수 있다.

제1 벌크 제어 트랜지스터(ML6)는 일단이 벌크 노드(Vbulk)에 연결되고, 타단이 제1 벌크 연결 트랜지스터(ML5)의 일단과 연결될 수 있다. 제1 벌크 제어 트랜지스터(ML6)의 게이트로는 벌크 제어 신호(BCO)가 인가될 수 있다. 제2 벌크 제어 트랜지스터(MR6)은 일단이 벌크 노드(Vbulk)에 연결되고, 타단이 제2 벌크 연결 트랜지스터(MR5)의 일단과 연결될 수 있다. 제2 벌크 제어 트랜지스터(MR6)의 게이트로는 역시 벌크 제어 신호(BCO)가 인가될 수 있다.

제1 벌크 연결 트랜지스터(ML5)는 일단이 제1 벌크 제어 트랜지스터(ML6)와 연결되고, 타단이 제1 승압 노드(BL)와 연결될 수 있다. 제1 벌크 연결 트랜지스터(ML5)의 게이트로는 제2 승압 노드(BR)의 전압이 인가된다.

제2 벌크 연결 트랜지스터(MR5)는 일단이 제2 벌크 제어 트랜지스터(MR6)와 연결되고, 타단이 제2 승압 노드(BR)와 연결될 수 있다. 제2 벌크 연결 트랜지스터(MR5)의 게이트로는 제1 승압 노드(BL)의 전압이 인가된다.

벌크 전압 조절부(40)를 구성하는 트랜지스터들의 순서, 즉, 벌크 제어 트랜지스터와 벌크 연결 트랜지스터의 순서는 바뀌어 위치할 수 있다. 벌크 제어 트랜지스터와 벌크 연결 트랜지스터의 순서가 바뀌는 경우, 제1 벌크 연결 트랜지스터(ML5)는 일단이 벌크 노드(Vbulk)에 연결되고, 타단이 제1 벌크 제어 트랜지스터(ML6)의 일단과 연결될 수 있다. 제1 벌크 연결 트랜지스터(ML5)의 게이트로는 제2 승압 노드(BR)의 전압이 인가될 수 있다. 제2 벌크 연결 트랜지스터(MR5)은 일단이 벌크 노드(Vbulk)에 연결되고, 타단이 제2 벌크 제어 트랜지스터(MR6)의 일단과 연결될 수 있다. 제2 연결 제어 트랜지스터(MR5)의 게이트로는 제1 승압 노드(BL)의 전압이 인가된다.

제1 벌크 제어 트랜지스터(ML6)는 일단이 제1 벌크 연결 트랜지스터(ML5)와 연결되고, 타단이 제1 승압 노드(BL)와 연결될 수 있다. 제1 벌크 제어 트랜지스터(ML6)의 게이트로는 벌크 제어 신호(BCO)가 인가될 수 있다.

제2 벌크 제어 트랜지스터(MR6)는 일단이 제2 벌크 연결 트랜지스터(MR5)와 연결되고, 타단이 제2 승압 노드(BR)와 연결될 수 있다. 제2 벌크 제어 트랜지스터(MR6)의 게이트로는 역시 벌크 제어 신호(BCO)가 인가될 수 있다.

벌크 전압 조절부(40)는, 벌크 제어 신호(BCO)가 비활성화(low)되면, 제1 승압노드(BL), 제2 승압노드(BR)의 전압 레벨에 응답하여 벌크 노드(Vbulk)를 출력 노드(Vout)와 연결할 수 있다.

즉, 벌크 전압 조절부(40)는, 출력 노드(Vout)의 전압이 미리 설정된 전압값보다 낮은 경우, 벌크 제어 신호(BCO)를 활성화(high)하여 제1 승압 노드(BL) 또는 제2 승압 노드(BR)와 벌크 노드(Vbulk)의 연결을 차단할 수 있다.

벌크 전압 조절부(40)는, 출력 노드(Vout)의 전압이 미리 설정된 전압값보다 높은 경우, 벌크 제어 신호(BCO)를 비활성화(low)하여 제1 승압 노드(BL) 또는 제2 승압노드(BR)와 벌크 노드(Vbulk)를 연결할 수 있다..

도 3은 본 발명의 일 실시예에 따른 출력 노드의 전압과 미리 설정된 기준 전압과의 크기를 비교하는 비교부(100)를 간략히 도시한 회로도이다.

도 1 및 도 3을 참조하면, 출력 노드(Vout)는 벌크 연결 트랜지스터(ML5,MR5)와 벌크 제어 트랜지스터(ML6, MR6)를 통하여 벌크 노드(Vbulk)와 연결된다. 벌크 연결 트랜지스터(ML5,MR5)들과 벌크 제어 트랜지스터(ML6, MR6)들이 모두 도통 상태인 경우, 출력 노드(Vout)의 전압이 떨어지게 되면, 벌크 노드(Vbulk)의 전압도 떨어지게 된다. 그러나, 벌크 노드(Vbulk)로 인가되는 전압 레벨이 소스나 드레인으로 인가되는 전압 레벨보다 낮게되면, 소스-벌크 사이 또는 드레인-벌크 사이에 순방향 바이어스가 형성됨에 따라 벌크로 대량의 전류가 유입될 수 있고, 결과적으로 래치-업 현상을 야기하게 된다. 따라서, 벌크 노드(Vbulk)의 전압 레벨은 제1 승압 노드(BL), 제2 승압 노드(BR) 및 출력 노드(Vout) 중 가장 높은 전압 레벨을 갖는 노드보다 높거나 같아야 한다.

따라서, 벌크 노드(Vbulk)의 전압을 높게 유지하기 위해서, 출력 노드(Vout)와의 연결을 차단할 필요가 있다. 그러므로, 비교부(100)는 출력 노드(Vout)의 전압을 미리 설정된 전압을 비교하여 출력 노드(Vout)의 전압과 미리 설정된 전압의 크고 작음에 따라 결과값(ENbco)을 출력한다. 미리 설정된 전압은 래치-업 현상을 방지할 수 있는 크기로 설정될 수 있다. 도면에서는 일 예로 2Vdd-Vth의 값을 미리 설정된 전압으로 설정하여 출력 노드(Vout)의 전압과 비교한다.

예컨대, 출력 노드(Vout)의 전압이 미리 설정된 전압보다 큰 경우 비교부(100)는 논리값 1을 출력할 수 있다. 또한 출력 노드(vout)의 전압이 미리 설정된 전압보다 작은 경우 비교부(100)는 논리값 0을 출력할 수 있다. 비교부(100)에서 출력되는 논리값은 도 4 및 도 5에서 후술할 보조 펌프 및 벌크 제어 신호 부스터로 입력될 수 있다.

도 4는 본 발명의 실시예에 따른 벌크 제어신호 부스터(200)를 간략히 도시한 회로도이다.

벌크 제어신호 부스터(200)는, 복수의 트랜지스터와 커패시터를 포함하는 전압 더블러를 포함할 수 있다.

도 1, 도 3 및 도 4를 참조하면, 도 3에서 도시한 비교부(100)의 출력값(ENbco)은 벌크 제어신호 부스터(200)로 입력된다.

벌크 제어신호 부스터(200)는 비교부(100)에서 출력된 논리값을 이용하여 벌크 제어 신호(BCO)를 출력할 수 있다. 비교부(100)의 출력값(ENbco)은 인버터(I1, I2) 및 논리 소자(L1)를 거쳐 위상을 조절한 후 벌크 제어 부스터(200)로 입력될 수 있다. 다만, 인버터(I1, I2) 및 논리 소자(L1)의 개수와 구성은 도면에 한정되지 않는다. 벌크 제어 신호(BCO)의 출력시에도 전압 더블러(Voltage Doubler)를 이용하여 출력되는 벌크 제어 신호(BCO)의 크기를 크게 할 수 있다.

벌크 제어 신호(BCO)는 PMOS 트랜지스터로 이루어진 벌크 제어 트랜지스터(ML6, MR6)의 게이트로 입력된다. 벌크 제어 트랜지스터(ML6, MR6)는 출력 노드(Vout)와 벌크 노드(Vbulk)를 전기적으로 연결한다. 벌크 제어 트랜지스터(ML6, MR6)는 벌크 제어 신호(BCO)에 응답하여 벌크 노드(Vbulk)와 출력 노드(Vout)가 전기적으로 연결되는 구간을 조절할 수 있다. 따라서 벌크 노드(Vbulk)의 전압이 출력 노드(Vout)의 전압변동에 무관하게 안정된 상태로 유지 될 수 있다.

도 5는 본 발명의 실시예에 따른 전원공급장치에 포함된 보조 펌프(300)를 간략히 도시한 회로도이다.

도 1, 도 4 및 도 5를 참조하면, 도 4에서 도시한 벌크 제어신호 부스터(200)는 펌핑 동작을 수행하는 전원공급장치(1)가 안정적으로 승압 전압을 생성하는 정상 동작 구간 중에서 큰 부하로 인하여 출력 노드(Vout)의 전압이 변동되는 구간에서 사용될 수 있다.

그러나, 펌핑 동작을 수행하는 전원공급장치(1)의 동작 초기에 파워-업(power-up)기간을 고려하면, 초기 파워-업 기간에 제1 승압 노드(BL), 제2 승압 노드(BR) 및 출력 노드(vout)의 전압 레벨은 모두 로우 레벨이다. 따라서, 파워 업 기간에서 벌크 제어 트랜지스터(ML6, MR6)와 벌크 연결 트랜지스터(ML5, MR5)는 동작 초기의 파워 업 기간에서 도통되지 않아야 한다. 도통되면, 벌크 노드(Vbulk)의 전압이 접지전압으로 형성될 수 있기 때문이다.

다만, 파워 업 기간에서 벌크 제어 트랜지스터(ML6, MR6)와 벌크 연결 트랜지스터(ML5, MR5)의 도통을 막음으로써, 벌크 전압(Vbulk)을 승압할 수 없는 문제점이 있다.

따라서, 파워-업 기간에는 도 6에서 도시한 보조 펌프(300)를 이용하여 벌크 노드(Vbulk)에 전압을 인가할 수 있다.

보조 펌프(300)는 비교부(100)에서 출력된 결과값(ENbco)과 벌크에 인가되는 클럭 신호(Φbulk)를 입력받는다. 보조 펌프(300)는 이러한 입력값에 응답하여 제1 보조 승압 노드(ND1)와 제2 보조 승압 노드(ND2)를 승압하는 보조 승압 회로부(310, 310')와 제1 보조 승압 노드(ND1, ND2)의 전압 레벨에 응답하여 벌크 제어 신호(BCO)와 프리 차지 벌크 전압(Vbulk)를 출력하는 보조 출력부(320)를 포함할 수 있다.

보조 승압 회로부(310, 310')는 도 1의 승압 회로부(30, 30')와 유사하게 일단이 제1 보조 승압 노드(ND1)에 연결되고 타단으로 비교부(100)에서 출력된 결과값(ENbco)과 벌크에 인가되는 클럭 신호(Φbulk)에 기초한 신호를 인가 받는 제1 보조 커패시터(C3)를 포함한다. 또한 보조 승압 회로부(310, 310')는 일단이 제2 보조 승압 노드(ND2)와 연결되고, 타단으로 비교부(100)에서 출력된 결과값(ENbco)과 벌크에 인가되는 클럭 신호(Φbulk)에 기초한 신호를 인가 받는 제2 보조 커패시터(C4)를 포함한다.

보조 출력부(320)는 제1 보조 승압 노드(ND1)의 전압 레벨에 응답하여 벌크 제어 신호(BCO)를 출력하는 벌크 제어 신호 출력부(324)와 벌크 노드를 프리차지 하기 위한 프리 차지 벌크 전압을 출력하는 벌크 전압 출력부(322)를 구비한다.

벌크 전압 출력부(322)는 NMOS 트랜지스터를 포함하므로 제1 보조 승압 노드(ND1)에서 승압된 전압으로 인가될 때, 승압된 전압에서 트랜지스터의 문턱전압(Vth)만큼 낮은 레벨의 벌크 전압(Vbulk)을 출력한다.

벌크 제어 신호 출력부(324)는 벌크 제어 신호(BCO)를 벌크 전압 조절부(40)를 구성하는 벌크 제어 트랜지스터(ML6, MR6)의 게이트로 출력한다.

도 6은 도 1 내지 도 5의 구성의 연결관계를 간략히 도시한 블록도이다.

도 1 내지 도 5를 참조하면, 출력부(10)는 제1 전송부(50)와 제2 전송부(50')를 포함하며, 제1 전송부(50)와 제2 전송부(50')를 구성하는 각각의 트랜지스터 게이트는 TL노드와 TR노드에 연결된다. 전송부 제어회로(60)를 구성하는 제1 PMOS 트랜지스터(TR1)와 제2 PMOS 트랜지스터(TR2)의 게이트는 각각 제1 전송부(50)의 게이트(TL), 제2 전송부(50')의 게이트(TR)과 연결된다.

출력부(10)에서 출력되는 출력전압은 비교부(100)로 입력된다. 즉, 비교부(100)의 입력은 출력노드(Vout)와 연결된다. 비교부(100)의 출력값(ENbco)은 벌크 제어신호 부스터(200) 또는 보조 펌프(300)로 입력된다. 벌크 제어신호 부스터(200)는 비교부(100)에서 출력된 논리값을 이용하여 벌크 제어 신호(BCO)를 출력할 수 있다. 벌크 제어 신호(BCO)는 벌크 전압 조절부(40)를 구성하는 벌크 제어 트랜지스터(ML6, MR6)의 게이트로 입력될 수 있다.

도 7a 내지 도 7c는 본 발명의 실시예에 따른 전원공급장치의 차지 펌핑 동작의 일 예를 설명하기 위한 타이밍도이다.

도 7a는 차지 펌프의 파워 업 동작구간을 도시한 타이밍 도이다.

파워 업 동작 구간에서 벌크 노드(Vbulk)로 입력되는 클럭 신호는 토글링한다. 파워 업 구간이므로 상술한 바와 같이 제1 승압 노드(BL), 제2 승압 노드(BR) 및 출력 노드(vout)의 전압 레벨은 모두 로우 레벨이다. 또한 이 때, 제1 메인 신호(Φ1), 제2 메인 신호(Φ2), 제1 보조 신호(Φ1b_n) 및 제2 보조 신호(Φ2b_n)는 관여하지 않는다.

이 구간에서는 도 5에서 상술한 보조 펌프(300) 회로로 벌크 노드로 입력되는 클럭신호(Φbulk)와 비교부(100)에서 출력된 결과값(ENbco)가 입력되면, 벌크 노드(Vbulk)의 전압을 프리차지한다. 또한 벌크 제어 신호(BCO)도 벌크 노드(Vbulk)의 전압과 동일한 값을 갖는다. 이는 벌크 노드(Vbulk)의 전압이 상승한 후, 누설되는 것을 막기 위함이다.

도 7b는 펌핑 동작을 수행하는 전원공급장치가 안정적으로 승압 전압을 생성하는 정상 동작 구간에의 타이밍도를 도시한 것이다.

즉, 펌핑 동작을 수행하는 전원공급장치(1)가 안정적으로 승압 전압을 생성하는 정상 동작 구간에서 큰 부하로 인하여 출력 노드(Vout)의 전압이 변동되는 구간의 타이밍 도를 도시한 것이다.

출력 노드(Vout)의 전압이 작아지면, 벌크 제어 신호(BCO)가 제1 벌크 제어 트랜지스터(ML6) 또는 제2 벌크 제어 트랜지스터(MR6)로 인가되어, 출력 노드(Vout)와 벌크 노드(vbulk)의 연결을 차단할 수 있다. 벌크 제어 신호(BCO)가 활성화되어 high 값으로 입력되면, 제1 벌크 제어 트랜지스터(ML6) 또는 제2 벌크 제어 트랜지스터(MR6)는 오픈(open)된다.

또한, 벌크 노드로 입력되는 클럭신호(Φbulk)는 계속 활성화시켜, 벌크 노드(Vbulk)의 전압도 출력 노드(Vout)의 전압보다 더 높게 계속 유지한다.

도 7c는 이상적인 차치 펌핑 동작을 수행하는 전원공급장치의 타이밍도이다.

이 경우, 출력 노드(vout)의 전압이 미리 설정된 전압보다 크므로, 벌크 노드(Vbulk)와 출력 노드(vout)의 연결을 제어할 필요가 없다. 따라서, 벌크 노드(vbulk)의 전압을 프리차지 할 필요도 없고, 단지 제1 메인 신호(Φ1), 제2 메인 신호(Φ2), 제1 보조 신호(Φ1b_n) 및 제2 보조 신호(Φ2b_n)를 통하여 제1 승압 노드(BL)와 제2 승압 노드(BR)의 전압을 높여 출력 노드(vout)로 인가한다.

도 8a 내지 도 8e는 본 발명의 실시예에 따른 차치 펌핑 동작을 수행하는 전원공급장치의 구현에 따른 시뮬레이션 결과값을 도시한 그래프이다.

도 8a 내지 도 8e를 참조하면, 도 8a는 전압전달비(Voltage Conversion Ratio)를 나타낸다. 선행 차치 펌프(Ref)의 경우 전원 전압이 커짐에 따라 전압전달비가 감소하나, 본 발명의 실시예에 다른 전원공급장치의 경우, 일정한 전압 전달비를 얻을 수 있다.

도 8b는 출력전류의 증가에 따른 출력 노드(vout)의 전압 감소비를 나타낸 그래프이다. 선행 차지 펌프(Ref.)의 경우 출력 전류가 증가함에 따라 어느 순간 출력 노드(vout)의 전압이 급격히 감소하나, 본 발명의 실시예에 따른 전원공급장치의 경우, 출력 노드(vout)의 전압값이 작은 기울기로 선형적으로 감소한다.

도 8c는 출력 전류의 증가에 따른 전력 효율간의 관계를 도시한 그래프이다.

선행 차지 펌프(Ref.)의 경우 출력 전류가 증가함에 따라 어느 순간 전력 전달 효율이 급격히 감소하나, 본 발명의 실시예에 따른 전원공급장치의 경우, 출력 전류가 증가하여도 전력 전달 효율이 거의 감소하지 않는다.

도 8d는 클럭신호 주기 수에 따른 벌크 포워드 전압의 관계를 도시한 그래프이다.

레퍼런스에 비하여 본 발명의 실시예에 따른 전원공급장치의 경우, 벌크 포워드 전압이 크게 나타나지 않아 래치-업 현상을 방지할 수 있다.

도 8e는 출력 전류의 증가에 따른 벌크 포워드 전압의 관계를 도시한 그래프이다.

본 발명의 실시예에 따른 전원공급장치의 경우, 출력 전류가 증가하여도 레퍼런스에 비하여 낮은 벌크 포워드 전압을 갖음을 알 수 있다.

도 9는 본 발명의 실시예에 따른 클럭 신호들의 타이밍 도이다.

도 9는 본 발명의 실시예에 따른 제1 메인 신호(Φ1)와 제2 메인 신호(Φ2)의 관계를 도시한다. 즉, 제1 메인 신호(Φ1)와 제2 메인 신호(Φ2)는 거의 동일한 상태를 갖지 않으며, 동일한 상태를 갖는 경우는 모두 활성화 상태인 경우를 갖도록 제1 메인 신호(Φ1)와 제2 메인 신호(Φ2)가 설정된다.

즉, 동일한 레벨을 갖는 t1~t2, t5~t6구간에서, 제1 메인 신호(Φ1)와 제2 메인 신호(Φ2)는 모두 활성화 상태(high state)를 나타낸다.

도 10은 본 발명의 실시예들에 따른 전원공급장치를 포함한 디스플레이장치의 블럭도이다.

도 10을 참조하면, 디스플레이 장치(4000)는 패널(1), 소스드라이버(3), 게이트드라이버(2), 컨트롤러(4) 및 전원공급장치(1000)를 포함한다.

패널(1)은 복수의 데이터라인들, 복수의 게이트라인들 및 상기 복수의 데이터라인들과 상기 복수의 게이트라인들 사이에 접속된 복수의 픽셀들을 포함한다.

소스드라이버(3)는 컨트롤러(4)로부터 출력되는 제어신호들과 전원공급장치(1000)로부터 출력되는 전압에 응답하여 패널(110)에 구현된 복수의 데이터라인들(또는 소스라인들)을 구동하기 위해 아날로그 전압들을 출력한다.

게이트드라이버(2)는 컨틀롤러(4)로부터 출력되는 제어신호들과 전원공급장치(1000)로부터 출력되는 전압에 응답하여 소스드라이버(3)로부터 출력되는 상기 아날로그 전압들이 복수의 필셀에 공급될 수 있도록 패널(1)에 구현된 복수의 게이트 라인들(또는 스캔 라인들)을 순차적으로 구동한다.

도 1 내지 도 9를 참조하여 설명한 전원공급장치(1000)는 컨트롤러(4)로부터 출력되는 신호에 응답하여 소스드라이버(3) 또는 게이트드라이버(2)로 승압된 전압(즉 제2차전압)을 공급할 수 있다.

컨트롤러(4)는 소스드라이버(2)의 복수의 데이터라인들과 게이트드라이버(2)의 복수의 게이트라인들의 동작타이밍을 제어하기 위한 타이밍 컨트롤 신호들을 생성한다.

도 11은 본 발명의 다른 일실시예에 따른 전원공급장치를 포함한 디스플레이장치의 블럭도이다.

도 11을 참조하면, 디스플레이 장치(4000')는 패널(1) 및 디스플레이 드라이버(5)를 포함한다.

디스플레이 드라이버(5)는 소스드라이버(3'), 게이트드라이버(2'), 컨트롤러(4') 및 전원공급장치(1000)를 포함하는 것으로, 도시된 바와 같이 하나의 칩 또는 패키지에서 구현될 수 있으나 이에 한정되는 것은 아니고 실시예에 따라 다양하게 구현될 수 있다.

도 12는 본발명의 실시예에 따른 전원공급장치를 포함한 전자장치의 블럭도이다.

도 12를 참조하면, 전자 장치(5000)는 전원공급장치(1000), CPU(5100), 메모리 장치(5200), 입출력인터페이스부(5300) 및 버스(5400)를 포함한다.

CPU(5100)는 버스(5400)를 통하여 전원공급장치(1000), 메모리 장치(5200) 및 입출력인터페이스부(5300) 사이에서 데이터의 교환을 제어할 수 있다.

메모리 장치(5200)는 비휘발성 메모리 장치로 구현될 수 있다. 상기 비휘발성 메모리 장치는 다수의 비휘발성 메모리 셀들을 포함할 수 있다. 또한 휘발성 메모리 장치로 구현될 수도 있다. 휘발성 메모리 장치는 램(RAM:random access memory)일 수 있다. 일 예로, 전원공급장치(1)의 출력은 디램(Dynamic-RAM)으로 제공될 수 있다.

상기 비휘발성 메모리 셀들 각각은 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), OUM(Ovonic Unified Memory)라고도 불리는 PRAM(Phase change RAM), 저항 메모리(Resistive RAM: RRAM 또는 ReRAM), 나노튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.

전자장치(5000)는 PC, 포터블 컴퓨터, 포터블 이동 통신 장치, 또는 CE(consumer equipment)일 수 있다. 상기 포터블 이동 통신 장치는 이동 전화기, PDA, 또는 PMP를 포함한다. CE(consumer equipment)는 디지털 TV, 홈 오토메이션 장치, 또는 디지털 카메라일 수 있다. 또한 전자장치는 e-북(book), 게임기, 게임 컨트롤러, 네비게이터, 또는 전자 악기일 수 있다.

상술한 실시예에 따르면, 본 발명의 실시예에 따른 전원공급장치는 디스플레이 장치 및 전자 장치에 구비될 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예컨대. 본 발명의 다른 실시예에 따르면, 본 발명의 실시예에 따른 전원공급장치는 반도체 장치(예컨대, CPU, 컨트롤러, 메모리 장치 등) 내부에 구비될 수 있다. 또한 본 발명의 실시예에 따른 전원공급장치는 반도체 시스템에 구비될 수 있다. 반도체 시스템이란 메모리 장치와 컨트롤러를 포함하는 제품이거나 다수의 반도체 장치를 포함하는 장치일 수 있다.

도 13은 본 발명의 일실시예에 따른 다수의 반도체 장치를 포함하는 멀티-칩 패키지(70)의 일 실시예를 개략적으로 나타내는 도면이다. 이를 참조하면, 멀티-칩 패키지(70)는 패키지 기판(71)상에 순차적으로 적층되는 다수의 반도체 장치들(72~74, Chip #1~Chip #3)을 포함할 수 있다. 다수의 반도체 장치들(72~74) 각각은 상술한 CPU, 컨트롤러, 또는 메모리 장치일 수 있다. 메모리 장치는 상술한 휘발성 메모리 장치 또는 비휘발성 메모리 장치일수 있다. 본 발명의 실시예에 따른 전원공급장치(1, 또는 1000)는 다수의 반도체 장치들(72~74) 중 하나 이상의 반도체 장치의 내부에 구비될 수도 있고, 패키지 기판(71) 상에 구현될 수도 있다. 다수의 반도체 장치들(72~74)간의 전기적 연결을 위해서, 실리콘 관통전극(TSV: Through-silicon via, 미도시), 연결선(미도시), 범프(bump, 미도시), 솔더 볼(75) 등이 사용될 수 있다.

이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

1,1000 : 전원공급장치 10 : 출력부
15 : 제1 프리차지부 15': 제2 프리차지부
20 : 제1 제어부 20': 제2 제어부
30, 30': 승압회로부 40 : 벌크 전압 조절부
50 : 제1 전송부 50': 제2 전송부
60 : 전송부 제어회로 100 : 비교부
200 : 벌크 제어신호 부스터 300 : 보조펌프
70 : 멀티-칩 패키지 71 : 패키지 기판
72~74 : 반도체 장치

Claims (10)

1. 제1 메인신호 및 제2 메인신호 각각에 응답하여 제1 승압노드와 제2 승압노드를 승압하는 승압회로부;
   상기 제1 승압노드의 전압레벨을 출력노드로 인가하는 제1 전송부와 상기 제2 승압노드의 전압레벨을 상기 출력노드로 인가하는 제2 전송부를 포함하며, 상기 출력노드를 통하여 승압 전압을 출력하는 출력부; 및
   상기 제1 승압노드, 상기 제2 승압노드와 연결되고, 벌크 제어 신호에 따라 상기 출력노드와 벌크노드의 연결을 제어하는 벌크 전압 조절부를 포함하고,
   상기 제1 전송부와 상기 제2 전송부의 게이트에 인가되는 전압은 상기 출력노드의 전압, 상기 제1 메인신호 및 상기 제2 메인신호에 따라 결정되는 전원공급장치.
2. 제1항에 있어서, 상기 전원공급장치는,
   상기 출력노드의 전압과 미리 설정된 기준전압의 크기를 비교하는 비교부;
   상기 비교부에서 출력된 논리값을 이용하여 상기 벌크 제어 신호와 상기 벌크 노드를 프리차지하는 벌크 전압을 출력하는 보조 펌프; 및
   상기 비교부에서 출력된 논리값을 이용하여 상기 벌크 제어 신호를 출력하는 벌크 제어 신호 부스터를 포함하는 보조 회로를 더 포함하는 전원공급장치.
3. 제1항에 있어서, 상기 제1 전송부 또는 상기 제2 전송부의 게이트에 인가되는 전압은 상기 제1 메인신호 및 상기 제2 메인신호에 따라 상기 출력노드의 전압 또는 상기 출력노드의 전압과 상기 전원전압의 차인 전원공급장치.
4. 제3항에 있어서,
   상기 제1 메인신호가 활성화되는 경우, 상기 제1 전송부의 게이트 전압은 상기 출력노드의 전압이고, 상기 제2 전송부의 게이트 전압은 상기 출력노드의 전압과 상기 전원전압의 차이며, 상기 제2 메인신호가 활성화되는 경우, 상기 제2 전송부의 게이트 전압은 상기 출력노드의 전압이고, 상기 제1 전송부의 게이트 전압은 상기 출력노드의 전압과 상기 전원전압의 차인 전원공급장치.
5. 제1항에 있어서,
   상기 제1 전송부의 게이트는 제1 PMOS 트랜지스터, 제1 커패시터와 연결되며, 상기 제2 전송부의 게이트는 제2 PMOS 트랜지스터, 제2 커패시터와 연결되고,
   상기 제1 PMOS 트랜지스터의 게이트는 상기 제1 전송부의 게이트와 연결되며, 상기 제2 PMOS 트랜지스터의 게이트는 상기 제2 전송부의 게이트와 연결되고,
   상기 제1 커패시터의 일단에는 상기 제2 메인신호가 입력되며, 상기 제2 커패시터의 일단에는 상기 제1 메인신호가 입력되는 전원공급장치.
6. 제1항에 있어서, 상기 전원공급장치는,
   상기 제1 메인신호가 비활성화되고, 상기 제2 메인신호가 활성화되는 경우 상기 제1 승압노드를 프리차지 시키고, 상기 제2 승압노드를 승압시켜 상기 제2 승압노드의 승압된 전하를 상기 출력노드로 전달하는 전원공급장치.
7. 제1항에 있어서, 상기 전원공급장치는,
   상기 제1 메인신호가 활성화되고. 상기 제2 메인신호가 비활성화되는 경우, 상기 제1 승압노드를 승압시키고, 상기 제2 승압노드를 프리차지시켜 상기 제1 승압노드의 승압된 전하를 상기 출력노드로 전달하는 전원공급장치.
8. 제1항에 있어서, 상기 벌크 전압 조절부는,
   상기 출력노드의 전압이 미리 설정된 전압값보다 낮은 경우 상기 벌크 제어 신호를 활성화하여 상기 제1 승압노드 또는 상기 제2 승압 노드와 상기 벌크노드의 연결을 차단하는 전원공급장치.
9. 제1항에 있어서, 상기 벌크 전압 조절부는,
   상기 출력노드의 전압이 미리 설정된 전압값보다 높은 경우, 상기 벌크 제어 신호를 비활성화하여 상기 제1 승압노드 또는 상기 제2 승압노드와 상기 벌크노드를 연결하는 전원공급장치.
10. 제1항의 전원공급장치를 포함하는 전자 장치.

Images