CN1317827C - 输出电路 - Google Patents

输出电路 Download PDF

Info

Publication number
CN1317827C
CN1317827C CNB2004100859793A CN200410085979A CN1317827C CN 1317827 C CN1317827 C CN 1317827C CN B2004100859793 A CNB2004100859793 A CN B2004100859793A CN 200410085979 A CN200410085979 A CN 200410085979A CN 1317827 C CN1317827 C CN 1317827C
Authority
CN
China
Prior art keywords
output
voltage
source follower
grid
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100859793A
Other languages
English (en)
Other versions
CN1610259A (zh
Inventor
中原明宏
相马治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1610259A publication Critical patent/CN1610259A/zh
Application granted granted Critical
Publication of CN1317827C publication Critical patent/CN1317827C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

一种输出电路包括：由N沟道MOS晶体管组成的源极跟随器、电压检测器、第一放电电路和第二放电电路。源极跟随器的漏极连接到电源并且源极连接到输出端，并且当根据输入的导通信号对栅极充电时，该源极跟随器通过输出端将输出电压施加于负载；电压检测器确定输出电压是处在与电源的电压电平基本相同的第一电压电平还是处于比第一电压电平低的第二电压电平；当输出电压处于第一电压电平时，第一放电电路根据输入的断开信号对源极跟随器的栅极进行放电，并且当输出电压从第一电压电平降低到第二电压电平时，停止对源极跟随器的栅极放电；当输出电压从第一电压电平降低到第二电压电平时，第二放电电路根据断开信号比第一放电电路更加逐渐地对源极跟随器的栅极进行放电。

Description

输出电路
技术领域
本发明涉及输出电路，尤其涉及一种适用于快速断开由N沟道MOS晶体管(nMOS)组成的源极跟随器的输出电压的输出电路。
背景技术
在输出电路中，一种由nMOS组成的源极跟随器有时用作高压侧开关。如果源极跟随器的栅极具有等于或高于供电电压vcc加上栅阀值电压a之和的电压，则源极跟随器导通。另一方面，如果源极跟随器的栅极被完全放电，则其断开。为了快速断开源极跟随器，必需使用一种能够对栅极高速放电的放电电路。此外，当源极跟随器用于汽车的相对的电源开关时，例如，电源开关的控制电路和负载之间的距离相对较长。因此，这可能在电源开关控制电路的接地电平和负载的接地电平之间导致电势差。因此，需要一种放电电路，其使得源极跟随器的栅极和源极短路从而完全断开源极跟随器。
图6示出一种常规输出电路的一种实例。输出电路包括：栅驱动器电路1、源极跟随器2、放电电路3和放电电路4。栅驱动器电路1根据输入信号″in″产生控制信号″a″和″b″。源极跟随器2由增强型nMOS组成。当第一供电电压Vcc施加于源极跟随器2的漏极时，如果控制信号″b″施加于该源极跟随器2的栅极，那么源极跟随器2导通，以通过它的源极将输出电压Vo提供给负载。
放电电路3由限流器5和增强型nMOS 6组成。nMOS 6的漏极通过限流器5连接于源极跟随器2的栅极。当第二供电电压Vdd施加于nMOS 6的源极时，如果控制信号″a″施加于它的栅极，则其导通。限流器5由电阻器等组成，以便限制nMOS 6的电流。放电电路4由增强型nMOS组成。放电电路4的漏极连接于源极跟随器2的栅极，而其源极连接于源极跟随器2的源极。如果控制信号″a″施加于放电电路4的栅极时，放电电路4的nMOS导通。
图7是一个时序图，其说明图6电路的操作。纵轴表示电压，而横轴表示时间。以下参考图7说明输出电路的操作。
在t1，输入信号″in″和控制信号″α″从高电平(例如，第一供电电压Vcc)变为低电平(例如，第二供电电压Vdd)，而控制信号″b″从低电平变为Vcc+α，其中a例如为源极跟随器2的栅阀值电压，并且是一个升高以使源极跟随器2导通的电压。在t2，源极跟随器2的栅极电压G从低电平变为Vcc+α。从而，源极跟随器2导通并通过它的源极输出接近供电电压Vcc的输出电压Vo。因此，放电电路(nMOS)4断开。放电电路3的nMOS 6同样断开。
在t3，输入信号″in″和控制信号″a″从低电平变为高电平，从而输出控制信号″b″的栅控制电路1的一侧处于高阻抗。放电电路3的nMOS 6导通，从而源极跟随器2的栅极通过限流器5和nMOS 6放电。在t4，在从t3开始经过延迟时间td之后，当源极跟随器2的栅极电压G降到与第一供电电压Vcc的电平相同时，输出电压Vo开始降低。然后，在t5，当输出电压Vo达到第一供电电压Vcc减去放电电路(nMOS)4的栅阀值电压h之后的电平时，放电电路4导通。从而，源极跟随器2的栅极同样通过放电电路4放电。在t6，放电结束，而栅极电压G降低到低电平，输出电压Vo因此而变为低电平。输出电流以与输出电压Vo相同的方式变化。
用于汽车的常规电源开关一般具有图8所示的结构。电源开关10包括：输入终端11、栅驱动器电路12、源极跟随器13和输出端14。设置电源开关10接收第一供电电压Vcc和第二供电电压Vdd，而且有效使用第二供电电压Vdd。
最近，经常要求将输出电路设定在具有少量插脚的封装中以便减少封装的尺寸。在这种情况下，使用具有图9所示结构的电源开关。设置电源开关10A，使其只接收第一供电电压Vcc，并且其具有连接到外部装置20的输入终端11。外部装置20包括控制终端21和nMOS 22。在电源开关10A中，如果控制信号被输入到控制终端21而使nMOS 22导通，那么源跟随器13导通，并且输入终端11因此变为低电平(第二供电电压Vdd)。然后，第二供电电压Vdd通过输入终端11施加于电源开关10A。
在日本未审专利申请03-198421中介绍了这种输出电路的另一实例。这个输出电路具有使源极跟随器的栅极和源极短路的开关电路，该开关电路是使源极跟随器断开的一种电路。因此，即使在输出端施加负电压，源极跟随器也不会导通。
然而，上述常规输出电路具有下面的问题。
在图6的输出电路中，在控制信号″a″从低电平变为高电平的t3到放电电路(nMOS)4导通的t5，源极跟随器2的栅极通过放电电路3进行放电。由于在这个周期中放电很慢，因此从t3到输出电压Vo开始降低的t4的延迟时间很长。这导致输出电路不能满足源极跟随器2的快速开关的要求。另一方面，太快的开关会在第一供电电压Vcc上导致噪音。因此，需要这样断开开关跟随器2，即使得输出电压Vo逐渐地相对降低。此外，由于放电电路3接地，因此需要一个具有大量插脚的封装。这导致输出电路不适于具有图9所示结构的电源开关。
此外，如果由于某种原因而在负载中出现短路，输出电压Vo将会保持在Vdd(第二供电电压)，如图10所示。在这种情况下，过大的电流将流入源极跟随器2，该电流可击穿源极跟随器2。因此，优选的要缩短延迟时间td。
此外，在图9所示的电源开关10A中，当外部装置20的nMOS 22断开时，第二供电电压Vdd并不施加于电源开关10A。因此，虽然源极跟随器2断开，但是需要设置不需要第二供电电压Vdd的输出电路。
此外，日本未审专利申请03-198421中描述的输出电路具有这样的问题，即源极跟随器被很快的断开，以至于在供应电压上可能出现噪音。
发明内容
根据本发明的具体实施例，输出电路包括：由N沟道MOS晶体管组成的源极跟随器。该输出电路的特征在于还包括电压检测器、第一放电电路和第二放电电路。源极跟随器的漏极连接到电源并且源极连接到输出端，并且当根据输入的导通信号对栅极充电时，该源极跟随器通过输出端将输出电压施加于负载；电压检测器确定输出电压是处在与电源的电压电平基本相同的第一电压电平还是处于比第一电压电平低的第二电压电平；当输出电压处于第一电压电平时，第一放电电路根据输入的断开信号对源极跟随器的栅极进行放电，并且当输出电压从第一电压电平降低到第二电压电平时，停止对源极跟随器的栅极放电；当输出电压从第一电压电平降低到第二电压电平时，第二放电电路根据断开信号比第一放电电路更加逐渐地对源极跟随器的栅极进行放电。
根据本发明，当输出电压处于与供电电压基本上相同的第一电压电平时，第一放电电路根据断开信号对源极跟随器的栅极进行放电。在输出电压降低到第二电压电平之后，第二放电电路比第一放电电路更逐渐地对源极跟随器的栅极进行放电。因此，这能够缩短从输入断开信号到输出电压变化的延迟时间，并且当切断源极跟随器时，避免了输出电压的急剧下降，这防止了在供应电压上出现噪音。此外，由于第一和第二放电电路连接在源极跟随器的栅极和源极之间，因此当对源极跟随器的栅极放电时不需要其它供电电压，诸如接地电平。因此，这能够将本发明的输出电路应用于没有应用其它供电电压的电源开关。此外，由于第二放电电路具有凹陷型nMOS，该凹陷型nMOS根据断开信号导通，这能够防止源极跟随器的栅极放电被不希望的中断。另外，由于源极跟随器的栅极是通过恒流器件而恒流放电，使得输出电压能够相对逐渐地降低，因此输出电压不会急剧的下降，藉此防止在供电电压上的噪音。
附图说明
通过结合附图对本发明进行下列描述，将更清楚本发明的目的、优点和特征，其中：
图1是一种示出根据本发明第一具体实施例的输出电路的电气结构的电路图，
图2是说明图1的输出电路的操作的时序图，
图3是一个示出根据本发明第二具体实施例的输出电路的电气结构的电路图，
图4是一个示出根据本发明第三具体实施例的输出电路的电气结构的电路图，
图5是说明图4的输出电路的操作时序图，
图6是示出常规输出电路的电气结构的电路图，
图7是说明图6的输出电路的操作时序图，
图8是示出一种用于汽车的常规电源开关的方框图，
图9是示出用于汽车的另一常规电源开关的方框图，和
图10是说明图6的输出电路操作的另一时序图。
具体实施方式
现在将参考示例性具体实施例来描述本发明。本领域熟练的技术人员将认识到利用本发明的教导可以实现多个替代具体实施例，并认识到本发明并不限于用于说明目的具体实施例。
具体实施例1
图1是一种示出根据本发明第一具体实施例的输出电路的电气结构的电路图。输出电路包括：栅驱动器电路31、源极跟随器32、放电电路33、电压检测器34和放电电路35。栅驱动器电路31包括多个晶体管和逻辑电路，并根据输入信号″in″产生控制信号″a″和″b″。源极跟随器32由增强型nMOS组成。源极跟随器32的nMOS的漏极连接于电源(供电电压Vcc)，并且其源极连接于输出端To。当通过控制信号″b″对源极跟随器32的栅极充电时，输出电路通过输出端To将输出电压Vo施加于负载(未示出)。电压检测器34由增强型nMOS 34a组成，并且确定输出电压Vo是处于与电源的电压电平(供电电压Vcc)基本相同的第一电压电平还是处于比第一电压电平低的第二电压电平。在该具体实施例中，当输出电压Vo达到比供电电压Vcc低至少nMOS 34a的栅阀值电压值的第二电压电平时，nMOS 34a导通。因此，电压检测器34使放电电路33停止操作。
放电电路由电容器36和增强型nMOS 37组成。当输出电压Vo处于第一电压电平时，放电电路33根据断开信号(控制信号″a″)对源极跟随器33的栅极进行放电，并且当输出电压Vo从第一电压电平降到第二电压电平时，停止对源极跟随器32放电。在该具体实施例中，当控制信号″a″是低电平时，电容器36被充电到输出电压Vo，并且源极跟随器33输出输出电压Vo。通过nMOS 34a的源极和nMOS 34a的漏极之间的二极管以漏极是负极的方式将输出电压提供给电容器36。然后，电容器36将输出电压Vo加到控制信号″a″上以便产生控制信号″c″。因此，电容器36连接于nMOS 37的栅极，并组成自举电路，该自举电路早于放电电路35对源极跟随器32的栅极进行放电。通过将控制信号″c″施加于栅极来导通或断开nMOS 37。在该具体实施例中，nMOS 37根据断开信号(控制信号″c″)对源极跟随器32的栅极进行放电，以便当输出电压Vo基本上与供电电压Vcc相同时，将源极跟随器32从导通改为断开。
放电电路35由限流器38和增强型nMOS 39E组成。nMOS 39E的漏极通过限流器38连接到源极跟随器32的栅极，并且nMOS 39E的源极连接于源极跟随器32的源极。通过将控制信号″a″施加于其栅极来导通或断开nMOS 39E。限流器38例如由电阻器组成，并且其限制nMOS 39E的电流。因此，当输出电压Vo降到比供电电压Vcc低nMOS39E的栅阀值电压值时，nMOS 39E根据断开信号(控制信号″a″)比nMOS 37更逐渐地对源极跟随器32的栅极的放电。因此，当输出电压Vo从第一电压电平降到第二电压电平时，放电电路35根据断开信号(控制信号″a″)比放电电路33更逐渐地对源极跟随器32的栅极进行放电。在该具体实施例中，nMOS 39E的栅阀值电压被设置为等于或低于nMOS 34a的栅阀值电压的电平。
图2是说明图1的输出电路的操作时序图。纵轴表示电压，而横轴表示时间。在下文中参考图2来说明该具体实施例的输出电路的操作。
在t1，输入信号″in″和控制信号″a″从高电平(例如，供电电压Vcc)变为低电平(例如，接地电平)，并且控制信号″b″从低电平变为Vcc+α，其中a例如为源极跟随器32的栅阀值电压，并且是一个升高以导通源极跟随器32的电压。在t2，源极跟随器32的栅极电压G从低电平变为Vcc+α。因此，源极跟随器32导通以便通过其源极输出输出电压Vo，该输出电压Vo接近于供电电压Vcc。通过连接于nMOS34a的辅助二极管将电容器36充电到输出电压Vo。因此，控制信号″c″处于输出电压Vo。nMOS 37断开。
在t3，输入信号″in″和控制信号″a″从低电平变为高电平(供电电压Vcc)，并且输出控制信号b″的栅控制电路31侧为高阻抗。控制信号″c″处于这样的电平，即控制信号″a″加上输出电压Vo。nMOS 37因此导通，并且源极跟随器32的栅极通过nMOS 37放电。在t4，在从栅极电压G降为与供电电压Vcc相同的电平的t3开始的延迟时间td之后，输出电压Vo开始降低。然后，当输出电压Vo达到供电电压Vcc减去nMOS 34a的栅阀值电压h之后的电平t5时，nMOS 34a导通。nMOS 37因此断开，其通过nMOS 37使放电停止。同时，当输出电压Vo达到控制信号″a″减去nMOS 39E的栅阀值电压h之后的电平时，nMOS 39E导通。源极跟随器32的栅极因此通过限流器38和nMOS 39E放电。该放电是被比通过nMOS 37放电更逐渐地执行的。在t6，放电结束并且栅极电压G降为低电平，从而输出电压变为低电平。输出电流Io以与输出电压Vo相同的方式变化。
如上所述，在第一具体实施例中，当输出电压处于与供电电压Vcc基本上相同的电平时，nMOS 37根据断开信号(控制信号“c”)对源极跟随器32的栅极进行放电，以便将源极跟随器32从导通变为断开。然后，当输出电压Vo降为比供电电压Vcc低nMOS 34a和39E的栅阀值电压h的电平时，nMOS 34a导通而nMOS 37断开。在此时，nMOS39E导通以便比nMOS 37更逐渐地对源极跟随器32进行放电。因此，缩短了从输入断开信号(控制信号″a″)到输出电压Vo变化的延迟时间td。此外，由于nMOS 37和39E的源极连接于源极跟随器32的源极，因此当对源极跟随器32的栅极进行放电时不需要接地电压(第二供电电压)。因此，该实施例的输出电路适用于具有图9所示结构的电源开关。
在第一具体实施例中，nMOS 39E的栅阀值电压被设置为等于或低于nMOS 34a的栅阀值电压。在没有这个设置的情况下，当在t5断开nMOS 37时，由于nMOS 39E断开，因此使源极跟随器32的栅极放电暂时停止。通过将nMOS 39E替换为凹陷型nMOS，可以避免放电的不需要的中止。下面将描述作为第二具体实施例的实例。
具体实施例2
图3是一个示出根据本发明第二具体实施例的输出电路的电气结构的电路图。与示出第一具体实施例的图1中的元件相同的元件由相同的参考符号表示。
在这个输出电路中，图1中的放电电路35由具有不同结构的放电电路35A来代替，如图3所示。放电电路35A具有替换图1nMOS 39E的nMOS 39D。nMOS 39D是凹陷型nMOS，并且当断开信号(控制信号″a″)处于有效方式或处于高电平时导通。除了上述之外，这个具体实施例的输出电路与图1相同。
这个具体实施例输出电路的操作不同于第一具体实施例，是以下列方式操作。
在图2的t3，当控制信号″a″从低电平变为高电平，nMOS 39D导通。因此，在t5，当nMOS 37断开时，已通过nMOS 39D开始对源极跟随器32的栅极进行放电。这防止不需要地中止放电。
如上所述，由于在这个具体实施例中，nMOS 39D在t3导通，因此除了第一具体实施例的优点之外，其具有避免不需要的中止对源极跟随器32的栅极放电的优点。
在第一和第二具体实施例中，图1中的nMOS 39E的栅极和源极之间的电压或图3中的nMOS 39D在t5之后变高。输出电压Vo因此急剧地下降，其可能在供电电压Vcc上导致噪音。通过相对逐渐地降低输出电压Vo，可以避免噪音。下面将描述作为第三具体实施例的实例。
具体实施例3
图4是一个示出根据本发明第三具体实施例的输出电路的电气结构的电路图。与示出第二具体实施例的图3中的元件相同的元件由相同的参考符号表示。
在这个输出电路中，图3中的放电电路35A由具有不同结构的放电电路35B来代替，如图4所示。放电电路35B在图3的nMOS 39D的源极和源极跟随器32的源极之间具有nMOS 40。nMOS40是凹陷型。nMOS 40的栅极和源极彼此连接，从而构成恒流器件。除了上述之外，这个具体实施例的输出电路与图3相同。
这个具体实施例输出电路的操作不同于第二具体实施例，是以下列方式操作。
如图5所示，即使在t5之后，nMOS 39D的栅极和源极之间的电压变高，通过nMOS 40以恒电流对源极跟随器32的栅极进行放电，并且输出电压Vo线性并相对逐渐地下降。因此，输出电压Vo不会急剧地下降，从而防止在供电电压Vcc上出现噪音。
如上所述，在第三具体实施例中，总是通过nMOS 40以恒电流对源极跟随器32的栅极执行放电，这使得能够相对逐渐地降低输出电压Vo。因此，除了第一和第二具体实施例的优点之外，第三具体实施例还具有避免输出电压Vo急剧下降以避免在供电电压Vcc上的噪音的优点。
在下文中，将参考附图来详细地描述根据本发明的优选具体实施例。但是，特定的电路排列并不限于这些具体实施例。例如，尽管图1的nMOS 39E的栅阀值电压被设置为与nMOS 34a的栅阀值电压相同，但是它们没必要相同。只要nMOS 39E的栅阀值电压不超过nMOS 34a的栅阀值电压，那么源极跟随器32的栅极中止就不会发生。此外，限流器38也没必要由电阻器组成，其也可以由恒流器件组成，其中凹陷型nMOS的栅极和源极彼此连接。此外，图4所示的第三具体实施例的输出电路可以不具有限流器38，这是由于其具有由nMOS 40组成的恒流器件。虽然上述具体实施例描述了单个输出电路，但是有可能组合多个(例如，4个)输出电路来组成一个提供差不多相同优点的桥接电路。尽管输出控制信号″b″的栅驱动器电路31的一侧通过图1、3和4中的限流器38连接于源极跟随器32的栅极，但是可以通过另一电阻器等(未示出)连接到源极跟随器32的栅极。在通过结合源极跟随器32的栅极的电容器对栅极进行充电期间，这个电阻器设定一个适当的时间常数。
很明显，本发明并不限于上述具体实施例，在不脱离本发明的范围和精神的情况下那些以对其进行改进和变化。

Claims (11)

1.一种输出电路，包括：
源极跟随器，其由N沟道MOS晶体管组成，具有连接到电源的漏极和连接到输出端的源极，并且当根据输入的导通信号对栅极充电时通过输出端将输出电压施加于负载；
所述的输出电路的特征在于其还包括：
电压检测器，确定输出电压是处于与电源的电压电平基本上相同的第一电压电平还是处于比第一电压电平低的第二电压电平；
第一放电电路，当输出电压处于第一电压电平时，根据输入的断开信号对源极跟随器的栅极进行放电，并且当输出电压从第一电压电平降到第二电压电平时，停止对源极跟随器放电；以及
第二放电电路，当输出电压从第一电压电平降低到第二电压电平时，根据断开信号比第一放电电路更逐渐地对源极跟随器的栅极进行放电。
2.根据权利要求1所述的输出电路，其中第一放电电路由自举电路组成，该自举电路早于第二放电电路对源极跟随器的栅极进行放电。
3.根据权利要求1所述的输出电路，其中第一和第二放电电路连接在源极跟随器的栅极和源极之间。
4.根据权利要求2所述的输出电路，其中第一和第二放电电路连接在源极跟随器的栅极和源极之间。
5.根据权利要求1所述的输出电路，其中第二放电电路包括限流器，当对源极跟随器的栅极进行放电时，该限流器用以限制电流。
6.根据权利要求2所述的输出电路，其中第二放电电路包括限流器，当对源极跟随器的栅极进行放电时，该限流器用以限制电流。
7.根据权利要求3所述的输出电路，其中第二放电电路包括限流器，当对源极跟随器的栅极进行放电时，该限流器用以限制电流。
8.根据权利要求1所述的输出电路，其中第二放电电路包括凹陷型N沟道MOS晶体管，该MOS晶体管根据断开信号而导通。
9.根据权利要求2所述的输出电路，其中第二放电电路包括凹陷型N沟道MOS晶体管，该MOS晶体管根据断开信号而导通。
10.根据权利要求3所述的输出电路，其中第二放电电路包括凹陷型N沟道MOS晶体管，该MOS晶体管根据断开信号而导通。
11.根据权利要求5所述的输出电路，其中限流器由恒流器件组成。
CNB2004100859793A 2003-10-24 2004-10-25 输出电路 Expired - Fee Related CN1317827C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003364456A JP4229804B2 (ja) 2003-10-24 2003-10-24 半導体出力回路
JP364456/2003 2003-10-24

Publications (2)

Publication Number Publication Date
CN1610259A CN1610259A (zh) 2005-04-27
CN1317827C true CN1317827C (zh) 2007-05-23

Family

ID=34543752

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100859793A Expired - Fee Related CN1317827C (zh) 2003-10-24 2004-10-25 输出电路

Country Status (4)

Country Link
US (1) US7088126B2 (zh)
JP (1) JP4229804B2 (zh)
CN (1) CN1317827C (zh)
DE (1) DE102004050464B4 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5282690B2 (ja) * 2009-07-23 2013-09-04 ソニー株式会社 画素回路、固体撮像素子、およびカメラシステム
JP5471245B2 (ja) * 2009-09-30 2014-04-16 ブラザー工業株式会社 圧電アクチュエータの駆動装置、及び、液体吐出装置
JP5383426B2 (ja) * 2009-10-23 2014-01-08 ルネサスエレクトロニクス株式会社 異常検出時急速放電回路
JP5341781B2 (ja) 2010-01-04 2013-11-13 ルネサスエレクトロニクス株式会社 電力供給制御回路
JP5341780B2 (ja) * 2010-01-04 2013-11-13 ルネサスエレクトロニクス株式会社 電力供給制御回路
JP2011150482A (ja) * 2010-01-20 2011-08-04 Sanyo Electric Co Ltd 電源回路
JP5759831B2 (ja) * 2010-10-25 2015-08-05 ルネサスエレクトロニクス株式会社 電力用半導体装置及びその動作方法
CN104065251B (zh) * 2013-03-18 2017-03-15 意法半导体研发（上海）有限公司 具有受控栅极放电电流的驱动器电路
US9431912B2 (en) 2013-08-12 2016-08-30 Stmicroelectronics S.R.L. Control device for rectifiers of switching converters
US20160087529A1 (en) * 2014-09-19 2016-03-24 Sanken Electric Co., Ltd. Bootstrap Circuit
US11295693B2 (en) * 2019-05-09 2022-04-05 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Gate driving circuit, current adjusting method thereof and display device
CN110690890B (zh) * 2019-10-14 2021-07-20 华南理工大学 一种电平移位电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195212A (ja) * 1989-12-25 1991-08-26 Nec Corp 半導体装置
US5834948A (en) * 1995-09-21 1998-11-10 Matsushita Electric Industrial Co.,Ltd. Output circuit
JP3195212B2 (ja) * 1995-11-14 2001-08-06 シャープ株式会社 磁気ヘッド昇降機構
JP2003198421A (ja) * 2001-12-25 2003-07-11 Kyocera Corp ミリ波送受信器
CN1434569A (zh) * 2002-01-24 2003-08-06 松下电器产业株式会社 输出电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3018501A1 (de) * 1980-05-14 1981-11-19 Siemens AG, 1000 Berlin und 8000 München Schalter mit einem als source-folger betriebenen mis-pet
JPH03198421A (ja) * 1989-12-26 1991-08-29 Nec Corp 半導体出力回路
US5576635A (en) * 1995-02-14 1996-11-19 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US5966026A (en) * 1995-02-14 1999-10-12 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US5952848A (en) * 1997-03-14 1999-09-14 Lucent Technologies Inc. High-voltage tolerant input buffer in low-voltage technology
US5917348A (en) * 1997-09-02 1999-06-29 Industrial Technology Research Institute--Computer & Communication Research Labs. CMOS bidirectional buffer for mixed voltage applications
US5926056A (en) * 1998-01-12 1999-07-20 Lucent Technologies Inc. Voltage tolerant output buffer
EP1127409B1 (en) * 1998-10-30 2014-04-23 Continental Automotive Systems US, Inc. Combined voltage and current slew rate limiting

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195212A (ja) * 1989-12-25 1991-08-26 Nec Corp 半導体装置
US5834948A (en) * 1995-09-21 1998-11-10 Matsushita Electric Industrial Co.,Ltd. Output circuit
JP3195212B2 (ja) * 1995-11-14 2001-08-06 シャープ株式会社 磁気ヘッド昇降機構
JP2003198421A (ja) * 2001-12-25 2003-07-11 Kyocera Corp ミリ波送受信器
CN1434569A (zh) * 2002-01-24 2003-08-06 松下电器产业株式会社 输出电路

Also Published As

Publication number Publication date
JP4229804B2 (ja) 2009-02-25
DE102004050464A1 (de) 2005-06-02
US20050134315A1 (en) 2005-06-23
US7088126B2 (en) 2006-08-08
CN1610259A (zh) 2005-04-27
JP2005130245A (ja) 2005-05-19
DE102004050464B4 (de) 2009-01-15

Similar Documents

Publication Publication Date Title
CN1317827C (zh) 输出电路
CN1215644C (zh) 零延迟转换速率受控的输出缓冲器
CN1145252C (zh) 绝缘栅型半导体元件的栅极电路
US7737737B2 (en) Drive circuit for voltage driven electronic element
CN1232022C (zh) 驱动控制装置、功率变换装置及其控制方法和使用方法
CN100350743C (zh) 功率器件的驱动电路
CN100561872C (zh) 电平转换电路
CN1968017A (zh) 用于电压驱动式开关元件的驱动器
EP1596496B1 (en) Control circuit for an insulated gate bipolar transistor (IGBT)
CN100350256C (zh) 电压测量装置
CN1273450A (zh) 开关调节器
EP2533407B1 (en) Switching circuit
DE102012217925A1 (de) Leistungshalbleitervorrichtungs-Ansteuerschaltung
CN1950994A (zh) Pwm驱动电路
CN1866707A (zh) 电荷泵型升压电路和天线开关
CN1200514C (zh) 输出缓冲装置及方法
DE102015102878A1 (de) Elektronische Ansteuerschaltung
CN1235409A (zh) 压电驱动电路
CN1750264A (zh) 半导体器件
CN1136656C (zh) 电子模拟开关
CN1573637A (zh) 电源电路
CN1425220A (zh) 负载电容补偿缓冲器,其设备及方法
CN1960173A (zh) 功率输出级
CN1287510C (zh) 具有同步整流器的回扫式转换装置
CN1065376C (zh) 具有用于避免反向电流的后栅极浮动型mosfet的电动机驱动装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101119

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070523

Termination date: 20131025