JP2011150482A

JP2011150482A - 電源回路

Info

Publication number: JP2011150482A
Application number: JP2010010304A
Authority: JP
Inventors: Shigeto Kobayashi; 重人小林; Koichi Yamada; 光一山田; Yoshitaka Ueda; 佳孝上田; Atsushi Wada; 淳和田
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2010-01-20
Filing date: 2010-01-20
Publication date: 2011-08-04
Also published as: US9219362B2; US20110175449A1; CN102163454B; TW201140995A; CN102163454A

Abstract

【課題】１以上の電源から内部電源電圧を効率よく生成する技術を提供する。
【解決手段】電源回路１０ａは、第１電源電圧Ｖ１を供給可能な第１電源と、第１電源電圧Ｖ１よりも低い第２電源電圧Ｖ２を供給可能な第２電源から、内部電源電圧ｉｎｔＶＣＣを生成する。第１トランジスタＴＲ１は、第１電源と出力ノード１２の間に設けられ、第２トランジスタＴＲ２は、第２電源と出力ノード１２の間に設けられる。第１供給部２０は、第１トランジスタＴＲ１のゲート入力に、第１電源の出力電圧または第１電源の出力電圧に対応する電圧の反転値を供給する。第２供給部３０は、第２トランジスタＴＲ２のゲート入力に、第１電源の出力電圧または第１電源の出力電圧に対応する電圧を供給する。
【選択図】図３

Description

本発明は、１以上の電源から内部電源電圧を生成する電源回路に関する。

従来、外部電源からの電圧と、電池からの電圧とのいずれかによって電子機器の動作を制御する電源管理回路が提案されている（たとえば、特許文献１参照）。この電源管理回路は、外部電源からの電圧と電池からの電圧を比較する電圧比較回路と、電圧比較回路の出力信号により、いずれかの電圧を選択する選択回路を備える。

特開２００９−７１５３４号公報

特許文献１に開示される電源管理回路は、電圧比較回路を備えるため、その回路構成は複雑となり、また回路規模は大きくなる。携帯型の電子機器に電源管理回路（以下、「電源回路」とよぶ）が搭載される場合、電子機器の小型化の要請から、回路規模が増大することは好ましくない。

また電源回路が１以上の電源から内部電源電圧を生成する場合、内部電源電圧が、供給される電源電圧から降下することは好ましくなく、電源電圧をできるだけ維持することが望まれる。

本発明はこうした状況に鑑みなされたものであり、その目的は、１以上の電源から内部電源電圧を効率よく生成する技術を提供することにある。

上記課題を解決するために、本発明のある態様の電源回路は、第１電源電圧を供給可能な第１電源と、第１電源電圧よりも低い第２電源電圧を供給可能な第２電源から、内部電源電圧を生成する電源回路であって、第１電源と出力ノードの間に設けられる第１トランジスタと、第２電源と出力ノードの間に設けられる第２トランジスタと、第１トランジスタのゲート入力に、第１電源の出力電圧または第１電源の出力電圧に対応する電圧の反転値を供給する第１供給部と、第２トランジスタのゲート入力に、第１電源の出力電圧または第１電源の出力電圧に対応する電圧を供給する第２供給部とを備える。

本発明によると、１以上の電源から内部電源電圧を効率よく生成することができる。

本発明の実施の形態に係る電源回路を示す図である。（ａ）は、ダイオードを用いて内部電源電圧を出力する電源回路の一例を示す図であり、（ｂ）は、Ｎチャネルトランジスタを用いて内部電源電圧を出力する電源回路の一例を示す図である。本発明の第１の実施の形態に係る電源回路の構成を示す図である。本発明の第２の実施の形態に係る電源回路の構成を示す図である。本発明の第３の実施の形態に係る電源回路の構成を示す図である。本発明の第４の実施の形態に係る電源回路の構成を示す図である。本発明の第５の実施の形態に係る電源回路の構成を示す図である。

図１は、本発明の実施の形態に係る電源回路１０を示す。電源回路１０は、携帯電話機やＰＤＡ（Personal Digital Assistant）などの携帯機器に搭載され、複数の電源に接続可能である。電源回路１０は外部電源を含む複数の電源に接続し、電子機器内部で制御電圧として使用される内部電源電圧ｉｎｔＶＣＣを出力ノード１２から出力するスイッチング回路として構成される。なお、電源回路１０は、携帯機器以外の電子機器に搭載されてもよい。

たとえば電源回路１０は、ＵＳＢ（Universal Serial Bus）で外部のＰＣ（Personal Computer）などに接続すると、電源電圧ＶＢＵＳを供給される。また電子機器が音声信号を生成するメディアプロセッサを搭載している場合、電源回路１０は、内部バッテリから電源電圧ＶＡＵＤＩＯを供給される。また、電源回路１０は、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）用の電源電圧（ＶＵＡＲＴ）を供給されてもよい。以下の実施の形態において、第１電源電圧Ｖ１（たとえばＶＢＵＳ）を供給可能な電源を「第１電源」、第２電源電圧Ｖ２（たとえばＶＡＵＤＩＯ）を供給可能な電源を「第２電源」、第３電源電圧Ｖ３（たとえばＶＵＡＲＴ）を供給可能な電源を「第３電源」と呼び、各電源電圧には、Ｖ１＞Ｖ２＞Ｖ３の関係が成立するものとする。なお電源電圧の種類は、ＶＢＵＳ、ＶＡＵＤＩＯ、ＶＵＡＲＴに限定するものではなく、他の電源電圧であってもよい。

外部機器の接続の有無などにより、電源回路１０に供給される電源電圧は異なってくる。たとえば、電源回路１０を搭載する電子機器がＵＳＢにより外部機器に接続していなければ、外部から電源電圧ＶＢＵＳは供給されない。このように電源回路１０に接続する電源の種類は、電子機器の接続環境や動作環境などにより変化するため、電源回路１０は、接続する電源に応じて、内部電源電圧ｉｎｔＶＣＣを効率よく生成する機能を有することが好ましい。内部電源電圧ｉｎｔＶＣＣは、負荷回路に含まれるＮチャネルトランジスタにゲート電圧として入力されるため、Ｎチャネルトランジスタを瞬時にオンするためには、電源回路１０が、接続する複数電源のうち、最大の電源電圧を出力することが好ましい。

図２（ａ）は、複数の電源をそれぞれダイオードに接続して、内部電源電圧ｉｎｔＶＣＣを出力する電源回路の一例を示す。この電源回路では、ダイオードを電源に接続することで、逆流を防いでいる。この電源回路に第１電源、第２電源が接続されている場合、電源回路の出力は、第１電源電圧Ｖ１（＞Ｖ２）から順方向電圧ＶＦだけ降下した電圧となる。なお、第１電源または第２電源の１つが接続されている場合、電源回路の出力は、接続された電源の電圧から順方向電圧ＶＦだけ降下した電圧となる。

図２（ｂ）は、複数の電源をそれぞれＮチャネルトランジスタに接続して、内部電源電圧ｉｎｔＶＣＣを出力する電源回路の一例を示す。図２（ａ）に示す電源回路と同様に、この電源回路も、逆流を防ぐ構成をとる。この電源回路に第１電源、第２電源が接続されている場合、電源回路の出力は、第１電源電圧Ｖ１（＞Ｖ２）から閾値電圧Ｖｔｈだけ降下した電圧となる。なお、第１電源または第２電源の１つが接続されている場合、電源回路の出力は、接続された電源の電圧から閾値電圧Ｖｔｈだけ降下した電圧となる。

以上のように、図２（ａ）、図２（ｂ）に示す電源回路は、接続する電源のうち、最大の電源電圧に準じた電圧を出力するが、出力電圧は、それぞれ供給された電源電圧よりも低くなる。なお、特許文献１に開示される電源管理回路は、スイッチとしてＮチャネルトランジスタを使用しているため、図２（ｂ）に関して説明したように、電圧損失を生じるものである。

そこで、以下の実施の形態では、電源供給電圧からの降下分を生じさせず、複数の電源が接続される場合に最大の電圧を出力できる電源回路１０について説明する。

（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る電源回路１０ａの構成を示す。電源回路１０ａは、第１電源と第２電源から、内部電源電圧ｉｎｔＶＣＣを生成して、出力ノード１２から負荷回路（図示せず）に出力する。既述したように、第１電源電圧Ｖ１＞第２電源電圧Ｖ２である。なお電源回路１０ａは、第１電源および第２電源から、常に電源電圧を供給されているのではなく、場合によっては、いずれかの電源に接続していないこともある。本明細書では、電源が接続されている場合、電源の出力電圧はハイレベルであると呼び、接続されていない場合、または電源が電圧を供給しない場合、電源の出力電圧はローレベルであると呼ぶ。図３には、説明の便宜上、第１電源、第２電源が接続されて、第１電源電圧Ｖ１、第２電源電圧Ｖ２が電源回路１０ａに供給されている状態を示しているが、たとえば第１電源が接続されていない場合、第１電源の出力電圧としてローレベル（０Ｖ）が電源回路１０ａに供給される。なお第２電源についても同様である。

電源回路１０ａは、第１電源と出力ノード１２の間に設けられる第１スイッチング回路１００と、第２電源と出力ノード１２の間に設けられる第２スイッチング回路１１０とを備える。第１スイッチング回路１００は、第１トランジスタＴＲ１を含み、第２スイッチング回路１１０は、第２トランジスタＴＲ２を含む。第１トランジスタＴＲ１および第２トランジスタＴＲ２は、ＰチャネルＭＯＳトランジスタである。電源回路１０ａは、さらに、第１トランジスタＴＲ１のゲート入力に、第１電源の出力電圧または第１電源の出力電圧に対応する電圧の反転値を供給する第１供給部２０と、第２トランジスタＴＲ２のゲート入力に、第１電源の出力電圧または第１電源の出力電圧に対応する電圧を供給する第２供給部３０とを備える。ここで、「第１電源の出力電圧に対応する電圧」とは、第１電源の出力電圧と論理レベルを等しくする電圧である。つまり、電源回路１０ａに第１電源が接続されている場合には、第１電源の出力電圧は、ハイレベルである第１電源電圧Ｖ１であって、このとき第１電源の出力電圧に対応する電圧は、同じくハイレベルである電圧であればよく、たとえば第１電源電圧Ｖ１以上であってよい。また電源回路１０ａに第１電源が接続されていない場合には、第１電源の出力電圧はローレベル（０Ｖ）であって、このとき第１電源の出力電圧に対応する電圧は、同じくローレベルである電圧であればよく、たとえば第２トランジスタＴＲ２をオンするレベルの電圧であってよい。

第１トランジスタＴＲ１は、ソースを第１電源に接続し、ドレインを出力ノード１２に接続する。第２トランジスタＴＲ２は、ソースを第２電源に接続し、ドレインを出力ノード１２に接続する。第１供給部２０は、第１電源の出力電圧を受けて、第１電源の出力電圧を論理反転した電圧を出力する第１インバータＩＮＶ１を有する。第１インバータＩＮＶ１は、第２電源が接続される場合に第２電源電圧Ｖ２を電源電圧として駆動される。第２供給部３０は、第１電源の出力電圧を第２トランジスタＴＲ２のゲートに供給する配線を有する。

本実施の形態において、第１電源電圧Ｖ１を供給可能な第１電源は、外部電源であってよい。第１電源が電源回路１０ａに接続されると、第１供給部２０は、第１電源電圧Ｖ１の入力を受けて、ローレベルである電圧を第１トランジスタＴＲ１のゲート入力に出力する。このとき第１トランジスタＴＲ１はオンされる。一方、第１電源が電源回路１０ａに接続されなければ、第１供給部２０は、第１電源電圧Ｖ１の入力を受けず、したがってハイレベルである電圧を第１トランジスタＴＲ１のゲート入力に出力する。このとき第１トランジスタＴＲ１はオンされない。

以下、電源接続時に供給される電源電圧をＨ値、電源が接続されていないときの電源電圧をＬ値（＝０Ｖ）として、図３に示す電源回路１０ａの動作を説明する。説明の便宜上、たとえば第１電源が電源回路１０ａに接続しているときに、Ｖ１がＨ値、接続していないときにＶ１がＬ値であると表現する。

（ケース１−１Ｖ１がＨ値、Ｖ２がＨ値である場合）
Ｖ１およびＶ２がＨ値であるとき、第１供給部２０は、ローレベルである電圧を第１トランジスタＴＲ１のゲート入力に供給し、第２供給部３０は、ハイレベルである電圧を第２トランジスタＴＲ２のゲート入力に供給する。したがって、第１トランジスタＴＲ１はオンし、第２トランジスタＴＲ２はオフする。これにより、内部電源電圧ｉｎｔＶＣＣは、第１電源電圧Ｖ１となる。つまり、第１電源と第２電源とが電源回路１０ａに接続されている場合は、最も大きい第１電源電圧Ｖ１が、内部電源電圧ｉｎｔＶＣＣとして出力される。

（ケース１−２Ｖ１がＨ値、Ｖ２がＬ値である場合）
Ｖ１がＨ値であってＶ２がＬ値であるとき、第１供給部２０は、ローレベルである電圧を第１トランジスタＴＲ１のゲート入力に供給し、第２供給部３０は、ハイレベルである電圧を第２トランジスタＴＲ２のゲート入力に供給する。したがって、第１トランジスタＴＲ１はオンし、第２トランジスタＴＲ２はオフする。これにより、内部電源電圧ｉｎｔＶＣＣは、第１電源電圧Ｖ１となる。

（ケース１−３Ｖ１がＬ値、Ｖ２がＨ値である場合）
Ｖ１がＬ値であってＶ２がＨ値であるとき、第１供給部２０は、ハイレベルである電圧を第１トランジスタＴＲ１のゲート入力に供給し、第２供給部３０は、ローレベルである電圧を第２トランジスタＴＲ２のゲート入力に供給する。したがって、第１トランジスタＴＲ１はオフし、第２トランジスタＴＲ２はオンする。これにより、内部電源電圧ｉｎｔＶＣＣは、第２電源電圧Ｖ２となる。

以上のように、電源回路１０ａは、複数の電源が接続されている場合には、より大きい電源電圧を内部電源電圧ｉｎｔＶＣＣとして出力し、１つの電源が接続されている場合には、その電源電圧を内部電源電圧ｉｎｔＶＣＣとして出力する機能を有する。電源回路１０ａは、電源電圧から実質的な電圧降下を生じさせることなく、効率的に内部電源電圧ｉｎｔＶＣＣを生成できる。また、デジタル回路でシンプルに構成されることで、電源回路１０ａは小型化を実現する。

（第２の実施の形態）
図４は、本発明の第２の実施の形態に係る電源回路１０ｂの構成を示す。なお図４においても図３と同様に、第１電源、第２電源が接続されて、第１電源電圧Ｖ１、第２電源電圧Ｖ２が電源回路１０ｂに供給されている状態を示している。図３に示す電源回路１０ａと比較すると、電源回路１０ａにおいては、第１トランジスタＴＲ１および第２トランジスタＴＲ２のバックゲートを出力ノード１２に接続していたが、電源回路１０ｂにおいては、第１トランジスタＴＲ１および第２トランジスタＴＲ２のバックゲートを互いに接続している。電源回路１０ｂの構成によると、電源と出力ノード１２とをＰＮダイオードにより接続しないため、電源電圧が、トランジスタのバックゲートから出力ノード１２に貫通する状況を回避することができる。

（第３の実施の形態）
図５は、本発明の第３の実施の形態に係る電源回路１０ｃの構成を示す。電源回路１０ｃは、第１電源、第２電源、第３電源から、内部電源電圧ｉｎｔＶＣＣを生成して、出力ノード１２から負荷回路（図示せず）に出力する。既述したように、第１電源電圧Ｖ１＞第２電源電圧Ｖ２＞第３電源電圧Ｖ３である。なお電源回路１０ｃは、第１電源、第２電源および第３電源のすべてから、常に電源電圧を供給されているのではなく、場合によっては、いずれかの電源に接続していないこともある。図５には、説明の便宜上、第１電源、第２電源、第３電源が接続されて、第１電源電圧Ｖ１、第２電源電圧Ｖ２、第３電源電圧Ｖ３が電源回路１０ｃに供給されている状態を示しているが、たとえば第１電源が接続されていない場合、第１電源の出力電圧としてローレベル（０Ｖ）が電源回路１０ｃに供給される。なお第２電源、第３電源についても同様である。

電源回路１０ｃは、第１電源と出力ノード１２の間に設けられる第１スイッチング回路１００と、第２電源と出力ノード１２の間に設けられる第２スイッチング回路１１０と、第３電源と出力ノード１２の間に設けられる第３スイッチング回路１２０とを備える。第１スイッチング回路１００は、第１トランジスタＴＲ１、第４トランジスタＴＲ４を含み、第２スイッチング回路１１０は、第２トランジスタＴＲ２、第５トランジスタＴＲ５を含み、第３スイッチング回路１２０は、第３トランジスタＴＲ３、第６トランジスタＴＲ６を含む。第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、第４トランジスタＴＲ４、第５トランジスタＴＲ５および第６トランジスタＴＲ６は、ＰチャネルＭＯＳトランジスタである。

電源回路１０ｃは、第１トランジスタＴＲ１および第４トランジスタＴＲ４のゲート入力に、第１電源の出力電圧または第１電源の出力電圧に対応する電圧の反転値を供給する第１供給部２０と、第２トランジスタＴＲ２および第３トランジスタＴＲ３のゲート入力に、第１電源の出力電圧または第１電源の出力電圧に対応する電圧を供給する第２供給部３０とを備える。さらに電源回路１０ｃは、第５トランジスタＴＲ５のゲート入力に、第２電源の出力電圧または第２電源の出力電圧に対応する電圧の反転値を供給する第３供給部４０と、第６トランジスタＴＲ６のゲート入力に、第２電源の出力電圧または第２電源の出力電圧に対応する電圧を供給する第４供給部５０とを備える。

ここで、「第１電源の出力電圧に対応する電圧」とは、第１電源の出力電圧と論理レベルを等しくする電圧である。つまり、電源回路１０ｃに第１電源が接続されている場合には、第１電源の出力電圧は、ハイレベルである第１電源電圧Ｖ１であって、このとき第１電源の出力電圧に対応する電圧は、同じくハイレベルである電圧であればよく、たとえば第１電源電圧Ｖ１以上であってよい。また電源回路１０ｃに第１電源が接続されていない場合には、第１電源の出力電圧はローレベル（０Ｖ）であって、このとき第１電源の出力電圧に対応する電圧は、同じくローレベルである電圧であればよく、たとえば第２トランジスタＴＲ２、第３トランジスタＴＲ３をオンするレベルの電圧であってよい。

同様に、「第２電源の出力電圧に対応する電圧」とは、第２電源の出力電圧と論理レベルを等しくする電圧である。つまり、電源回路１０ｃに第２電源が接続されている場合、第２電源の出力電圧は、ハイレベルである第２電源電圧Ｖ２であって、このとき第２電源の出力電圧に対応する電圧は、同じくハイレベルである電圧であればよく、たとえば第２電源電圧Ｖ２以上であってよい。また電源回路１０ｃに第２電源が接続されていない場合には、第２電源の出力電圧はローレベル（０Ｖ）であって、このとき第２電源の出力電圧に対応する電圧は、同じくローレベルである電圧であればよく、たとえば第６トランジスタＴＲ６をオンするレベルの電圧であってよい。

第１スイッチング回路１００において、第１トランジスタＴＲ１は、ソースを第１電源に接続し、ドレインを第４トランジスタＴＲ４のソースに接続する。第４トランジスタＴＲ４は、ドレインを出力ノード１２に接続する。第２スイッチング回路１１０において、第２トランジスタＴＲ２は、ソースを第２電源に接続し、ドレインを第５トランジスタＴＲ５のソースに接続する。第５トランジスタＴＲ５は、ドレインを出力ノード１２に接続する。第３スイッチング回路１２０において、第３トランジスタＴＲ３は、ソースを第３電源に接続し、ドレインを第６トランジスタＴＲ６のソースに接続する。第６トランジスタＴＲ６は、ドレインを出力ノード１２に接続する。

第１供給部２０は、第１電源の出力電圧を受けて、第１電源の出力電圧を論理反転した電圧を出力する第１インバータＩＮＶ１および第２インバータＩＮＶ２を有する。第１インバータＩＮＶ１は、第２電源が接続される場合に第２電源電圧Ｖ２を電源電圧として駆動され、第１電源の出力電圧の反転値を第１トランジスタＴＲ１のゲート入力に供給する。第２インバータＩＮＶ２は、第３電源が接続される場合に第３電源電圧Ｖ３を電源電圧として駆動され、第１電源の出力電圧の反転値を第４トランジスタＴＲ４のゲート入力に供給する。第２供給部３０は、第１電源の出力電圧を第２トランジスタＴＲ２および第３トランジスタＴＲ３のゲート入力に供給する配線を有する。

第３供給部４０は、第２電源の出力電圧を受けて、第２電源の出力電圧を論理反転した電圧を出力する第３インバータＩＮＶ３を有する。第３インバータＩＮＶ３は、第３電源が接続される場合に第３電源電圧Ｖ３を電源電圧として駆動され、第２電源の出力電圧の反転値を第５トランジスタＴＲ５のゲート入力に供給する。第４供給部５０は、第２電源の出力電圧を第６トランジスタＴＲ６のゲート入力に供給する配線を有する。

以下、電源接続時に供給される電源電圧をＨ値、電源が接続されていないときの電源電圧をＬ値（＝０Ｖ）として、図５に示す電源回路１０ｃの動作を説明する。説明の便宜上、たとえば第１電源が電源回路１０ｃに接続しているときに、Ｖ１がＨ値、接続していないときにＶ１がＬ値であると表現する。

（ケース２−１Ｖ１がＨ値、Ｖ２がＨ値、Ｖ３がＨ値である場合）
Ｖ１、Ｖ２、Ｖ３がＨ値であるとき、第１供給部２０は、ローレベルである電圧を第１トランジスタＴＲ１および第４トランジスタＴＲ４のゲート入力に供給し、第２供給部３０は、ハイレベルである電圧を第２トランジスタＴＲ２および第３トランジスタＴＲ３のゲート入力に供給する。したがって、第１トランジスタＴＲ１、第４トランジスタＴＲ４はオンし、第２トランジスタＴＲ２および第３トランジスタＴＲ３はオフする。これにより、内部電源電圧ｉｎｔＶＣＣは、第１電源電圧Ｖ１となる。つまり、第１電源、第２電源および第３電源が電源回路１０ｃに接続されている場合、最も大きい第１電源電圧Ｖ１が、内部電源電圧ｉｎｔＶＣＣとして出力される。

（ケース２−２Ｖ１がＨ値、Ｖ２がＨ値、Ｖ３がＬ値である場合）
Ｖ１、Ｖ２がＨ値であってＶ３がＬ値であるとき、第１供給部２０は、ローレベルである電圧を第１トランジスタＴＲ１および第４トランジスタＴＲ４のゲート入力に供給し、第２供給部３０は、ハイレベルである電圧を第２トランジスタＴＲ２および第３トランジスタＴＲ３のゲート入力に供給する。したがって、第１トランジスタＴＲ１、第４トランジスタＴＲ４はオンし、第２トランジスタＴＲ２および第３トランジスタＴＲ３はオフする。これにより、内部電源電圧ｉｎｔＶＣＣは、第１電源電圧Ｖ１となる。つまり、第１電源および第２電源が電源回路１０ｃに接続されている場合、より大きい第１電源電圧Ｖ１が、内部電源電圧ｉｎｔＶＣＣとして出力される。

（ケース２−３Ｖ１がＨ値、Ｖ２がＬ値、Ｖ３がＨ値である場合）
Ｖ１、Ｖ３がＨ値であってＶ２がＬ値であるとき、第１供給部２０は、ローレベルである電圧を第１トランジスタＴＲ１および第４トランジスタＴＲ４のゲート入力に供給し、第２供給部３０は、ハイレベルである電圧を第２トランジスタＴＲ２および第３トランジスタＴＲ３のゲート入力に供給する。したがって、第１トランジスタＴＲ１、第４トランジスタＴＲ４はオンし、第２トランジスタＴＲ２および第３トランジスタＴＲ３はオフする。これにより、内部電源電圧ｉｎｔＶＣＣは、第１電源電圧Ｖ１となる。つまり、第１電源および第３電源が電源回路１０ｃに接続されている場合、より大きい第１電源電圧Ｖ１が、内部電源電圧ｉｎｔＶＣＣとして出力される。

（ケース２−４Ｖ１がＨ値、Ｖ２がＬ値、Ｖ３がＬ値である場合）
Ｖ１がＨ値であってＶ２、Ｖ３がＬ値であるとき、第１供給部２０は、ローレベルである電圧を第１トランジスタＴＲ１および第４トランジスタＴＲ４のゲート入力に供給し、第２供給部３０は、ハイレベルである電圧を第２トランジスタＴＲ２および第３トランジスタＴＲ３のゲート入力に供給する。したがって、第１トランジスタＴＲ１、第４トランジスタＴＲ４はオンし、第２トランジスタＴＲ２および第３トランジスタＴＲ３はオフする。これにより、内部電源電圧ｉｎｔＶＣＣは、第１電源電圧Ｖ１となる。つまり、第１電源のみが電源回路１０ｃに接続されている場合、第１電源電圧Ｖ１が、内部電源電圧ｉｎｔＶＣＣとして出力される。

以上のケース２−１〜２−４に示すように、電源回路１０ｃは、第１電源が接続されている場合には、優先的に第１電源電圧Ｖ１を出力するスイッチング回路を構成する。これにより、第１電源以外の電源の接続の有無に関係なく、電源回路１０ｃは、優先的に、最も高い第１電源電圧Ｖ１を内部電源電圧ｉｎｔＶＣＣとして生成できる。

（ケース２−５Ｖ１がＬ値、Ｖ２がＨ値、Ｖ３がＨ値である場合）
Ｖ１がＬ値であってＶ２、Ｖ３がＨ値であるとき、第１供給部２０は、ハイレベルである電圧を第１トランジスタＴＲ１および第４トランジスタＴＲ４のゲート入力に供給し、第２供給部３０は、ローレベルである電圧を第２トランジスタＴＲ２および第３トランジスタＴＲ３のゲート入力に供給する。したがって、第１トランジスタＴＲ１、第４トランジスタＴＲ４はオフし、第２トランジスタＴＲ２および第３トランジスタＴＲ３はオンする。また第３供給部４０は、ローレベルである電圧を第５トランジスタＴＲ５のゲート入力に供給し、第４供給部５０は、ハイレベルである電圧を第６トランジスタＴＲ６のゲート入力に供給する。したがって、第５トランジスタＴＲ５はオンし、第６トランジスタＴＲ６はオフする。これにより、内部電源電圧ｉｎｔＶＣＣは、第２電源電圧Ｖ２となる。つまり、第２電源および第３電源が電源回路１０ｃに接続されている場合、より大きい第２電源電圧Ｖ２が、内部電源電圧ｉｎｔＶＣＣとして出力される。

（ケース２−６Ｖ１がＬ値、Ｖ２がＨ値、Ｖ３がＬ値である場合）
Ｖ１、Ｖ３がＬ値であってＶ２がＨ値であるとき、第１供給部２０は、ハイレベルである電圧を第１トランジスタＴＲ１および第４トランジスタＴＲ４のゲート入力に供給し、第２供給部３０は、ローレベルである電圧を第２トランジスタＴＲ２および第３トランジスタＴＲ３のゲート入力に供給する。したがって、第１トランジスタＴＲ１、第４トランジスタＴＲ４はオフし、第２トランジスタＴＲ２および第３トランジスタＴＲ３はオンする。また第３供給部４０は、ローレベルである電圧を第５トランジスタＴＲ５のゲート入力に供給し、第４供給部５０は、ハイレベルである電圧を第６トランジスタＴＲ６のゲート入力に供給する。したがって、第５トランジスタＴＲ５はオンし、第６トランジスタＴＲ６はオフする。これにより、内部電源電圧ｉｎｔＶＣＣは、第２電源電圧Ｖ２となる。つまり、第２電源のみが電源回路１０ｃに接続されている場合、第２電源電圧Ｖ２が、内部電源電圧ｉｎｔＶＣＣとして出力される。

（ケース２−７Ｖ１がＬ値、Ｖ２がＬ値、Ｖ３がＨ値である場合）
Ｖ１、Ｖ２がＬ値であってＶ３がＨ値であるとき、第１供給部２０は、ハイレベルである電圧を第１トランジスタＴＲ１および第４トランジスタＴＲ４のゲート入力に供給し、第２供給部３０は、ローレベルである電圧を第２トランジスタＴＲ２および第３トランジスタＴＲ３のゲート入力に供給する。したがって、第１トランジスタＴＲ１、第４トランジスタＴＲ４はオフし、第２トランジスタＴＲ２および第３トランジスタＴＲ３はオンする。また第３供給部４０は、ハイレベルである電圧を第５トランジスタＴＲ５のゲート入力に供給し、第４供給部５０は、ローレベルである電圧を第６トランジスタＴＲ６のゲート入力に供給する。したがって、第５トランジスタＴＲ５はオフし、第６トランジスタＴＲ６はオンする。これにより、内部電源電圧ｉｎｔＶＣＣは、第３電源電圧Ｖ３となる。つまり、第３電源のみが電源回路１０ｃに接続されている場合、第３電源電圧Ｖ３が、内部電源電圧ｉｎｔＶＣＣとして出力される。

以上のように、電源回路１０ｃは、複数の電源が接続されている場合には、より大きい電源電圧を内部電源電圧ｉｎｔＶＣＣとして出力し、１つの電源が接続されている場合には、その電源電圧を内部電源電圧ｉｎｔＶＣＣとして出力する機能を有する。電源回路１０ｃは、電源電圧から実質的な電圧降下を生じさせることなく、効率的に内部電源電圧ｉｎｔＶＣＣを生成できる。また、デジタル回路でシンプルに構成されることで、電源回路１０ｃは小型化を実現する。

（第４の実施の形態）
図６は、本発明の第４の実施の形態に係る電源回路１０ｄの構成を示す。図５に示す電源回路１０ｃと比較すると、電源回路１０ｃにおいては、第１供給部２０に第１電源の出力電圧が入力されていたが、電源回路１０ｄにおいては、第１供給部２０に、検知部６０の出力が入力されている。また、第１トランジスタＴＲ１のソースは、スイッチＳＷを介して第１電源に接続されている。

検知部６０は、第１電源が電源回路１０ｄに接続しているか検知する回路であり、第１電源が接続していれば、Ｈ信号を出力し、接続していなければＬ信号を出力する。検知部６０は、接続しているか否かを、電圧レベルが所定の閾値を超えているか否かで判断する。スイッチＳＷは、検知部６０からのＨ信号により導通され、Ｌ信号により遮断される。Ｈ信号のレベルは、第１電源電圧Ｖ１であってよいが、実際は第１電源電圧Ｖ１に対応する電圧であればよく、すなわち第１供給部２０においてハイレベルとして認識される電圧であればよい。スイッチＳＷが遮断されているとき、電源回路１０ｄは、第１電源電圧Ｖ１を供給されず、この場合はクランプ回路７０によりクランプされる０Ｖを、第１電源の出力電圧として受ける。なお、電源回路１０ｄにおいては、検知部６０、スイッチＳＷおよびクランプ回路７０が、第１電源に対して設けられているが、他の第２電源、第３電源に対して設けられてもよい。

（第５の実施の形態）
図７は、本発明の第５の実施の形態に係る電源回路１０ｅの構成を示す。なお図７においても図５と同様に、第１電源、第２電源、第３電源が接続されて、第１電源電圧Ｖ１、第２電源電圧Ｖ２、第３電源電圧Ｖ３が電源回路１０ａに供給されている状態を示している。図５に示す電源回路１０ｃと比較すると、電源回路１０ｃにおいては、第３インバータＩＮＶ３が、第３電源電圧Ｖ３を電源電圧として駆動されていたが、電源回路１０ｅにおいては、第３インバータＩＮＶ３が、内部電源電圧ｉｎｔＶＣＣを電源電圧として駆動される。また、電源回路１０ｃにおいては、第４供給部５０が、配線により構成されていたが、電源回路１０ｅにおいては、第４供給部５０が、第３インバータＩＮＶ３の出力電圧を反転する第４インバータＩＮＶ４を含んで構成される。このような構成により、電源回路１０ｅをコンパクトに形成することができる。なお、図６に示す電源回路１０ｄのように、第１インバータＩＮＶ１、第２インバータＩＮＶ２、第２トランジスタＴＲ２、第３トランジスタＴＲ３には、検知部６０の出力が入力されてもよい。

以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

１０・・・電源回路、１２・・・出力ノード、２０・・・第１供給部、３０・・・第２供給部、４０・・・第３供給部、５０・・・第４供給部、６０・・・検知部、１００・・・第１スイッチング回路、１１０・・・第２スイッチング回路、１２０・・・第３スイッチング回路。

Claims

第１電源電圧を供給可能な第１電源と、第１電源電圧よりも低い第２電源電圧を供給可能な第２電源から、内部電源電圧を生成する電源回路であって、
前記第１電源と出力ノードの間に設けられる第１トランジスタと、
前記第２電源と前記出力ノードの間に設けられる第２トランジスタと、
前記第１トランジスタのゲート入力に、前記第１電源の出力電圧または前記第１電源の出力電圧に対応する電圧の反転値を供給する第１供給部と、
前記第２トランジスタのゲート入力に、前記第１電源の出力電圧または前記第１電源の出力電圧に対応する電圧を供給する第２供給部と、
を備えることを特徴とする電源回路。
前記第１電源は外部電源であって、前記第１電源が当該電源回路に接続されると、前記第１供給部は、第１電源電圧の入力を受けて、ローレベルである電圧を前記第１トランジスタのゲート入力に出力し、
前記第１電源が当該電源回路に接続されなければ、前記第１供給部は、第１電源電圧の入力を受けず、ハイレベルである電圧を前記第１トランジスタのゲート入力に出力することを特徴とする請求項１に記載の電源回路。
当該電源回路が、前記第１電源、前記第２電源と、前記第２電源電圧よりも低い第３電源電圧を供給可能な第３電源から内部電源電圧を生成するものであって、
前記第３電源と前記出力ノードの間に設けられる第３トランジスタと、をさらに備え、
前記第２供給部は、前記第３トランジスタのゲート入力に、前記第１電源の出力電圧または前記第１電源の出力電圧に対応する電圧を供給することを特徴とする請求項１または２に記載の電源回路。
前記第１電源と前記出力ノードの間に設けられる第４トランジスタと、
前記第２電源と前記出力ノードの間に設けられる第５トランジスタと、
前記第３電源と前記出力ノードの間に設けられる第６トランジスタと、をさらに備え、
前記第１トランジスタは、ソースを前記第１電源に接続し、ドレインを前記第４トランジスタのソースに接続し、前記第４トランジスタは、ドレインを前記出力ノードに接続し、
前記第２トランジスタは、ソースを前記第２電源に接続し、ドレインを前記第５トランジスタのソースに接続し、前記第５トランジスタは、ドレインを前記出力ノードに接続し、
前記第３トランジスタは、ソースを前記第３電源に接続し、ドレインを前記第６トランジスタのソースに接続し、前記第６トランジスタは、ドレインを前記出力ノードに接続することを特徴とする請求項３に記載の電源回路。
前記第５トランジスタのゲート入力に、前記第２電源の出力電圧または前記第２電源の出力電圧に対応する電圧の反転値を供給する第３供給部と、
前記第６トランジスタのゲート入力に、前記第２電源の出力電圧または前記第２電源の出力電圧に対応する電圧を供給する第４供給部と、をさらに備えることを特徴とする請求項４に記載の電源回路。