JP4174531B2 - レベル変換回路及びこれを有する半導体装置 - Google Patents
レベル変換回路及びこれを有する半導体装置 Download PDFInfo
- Publication number
- JP4174531B2 JP4174531B2 JP2006177800A JP2006177800A JP4174531B2 JP 4174531 B2 JP4174531 B2 JP 4174531B2 JP 2006177800 A JP2006177800 A JP 2006177800A JP 2006177800 A JP2006177800 A JP 2006177800A JP 4174531 B2 JP4174531 B2 JP 4174531B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- input signal
- signal
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
21,22 インバータ回路
30 切り替え回路
31 遅延回路
32 インバータ回路
IN 外部信号
MN21,MN22 NチャンネルMOSトランジスタ
MP21〜MP24 PチャンネルMOSトランジスタ
VDD 外部電源電位
VPERI 内部電源電位
Vref 基準電圧
VSS グランド電位
Claims (12)
- 入力信号を受ける第1のゲート回路と、前記入力信号が第1の論理レベルから第2の論理レベルに変化する期間においては前記第1のゲート回路に第1の電源電圧を供給し、前記入力信号が前記第2の論理レベルから前記第1の論理レベルに変化する期間においては前記第1のゲート回路に前記第1の電源電圧とは異なる第2の電源電圧を供給する切り替え回路とを備え、
前記切り替え回路は、前記入力信号を受ける遅延回路と、前記遅延回路の出力に基づいて前記第1のゲート回路に前記第1又は第2の電源電圧を供給する電源供給回路とを備え、
前記遅延回路の遅延量は前記入力信号の信号幅よりも小さいことを特徴とするレベル変換回路。 - 前記第1の電源電圧が前記入力信号の振幅及び前記第2の電源電圧よりも小さいことを特徴とする請求項1に記載のレベル変換回路。
- 前記第2の電源電圧が前記入力信号の振幅と実質的に等しいことを特徴とする請求項2に記載のレベル変換回路。
- 前記第1のゲート回路の出力を受ける第2のゲート回路をさらに備え、前記第2のゲート回路には前記第1の電源電圧が供給されることを特徴とする請求項2又は3に記載のレベル変換回路。
- 前記第1及び第2のゲート回路がいずれもインバータ回路であることを特徴とする請求項4に記載のレベル変換回路。
- 前記遅延回路の遅延量は、前記入力信号の立ち上がり時間及び立ち下がり時間よりも大きいことを特徴とする請求項1乃至5のいずれか一項に記載のレベル変換回路。
- 前記電源供給回路は、前記遅延回路の出力を受けて排他的に導通状態となる第1及び第2のトランジスタを含んでいることを特徴とする請求項1乃至6のいずれか一項に記載のレベル変換回路。
- この順に従属接続された第1及び第2のインバータ回路と、前記第1のインバータ回路の入力信号に基づいて前記第1のインバータ回路の電源電圧を変化させる切り替え回路とを備えるレベル変換回路であって、
前記第1のインバータ回路は、入力信号が第1の論理レベルから第2の論理レベルに変化する際には第1のしきい値にて出力を反転させ、前記入力信号が前記第2の論理レベルから前記第1の論理レベルに変化する際には前記第1のしきい値とは異なる第2のしきい値にて出力を反転させ、
前記第2のインバータ回路のしきい値が前記第1のしきい値と実質的に等しく、
前記切り替え回路は、前記入力信号を受ける遅延回路と、前記遅延回路の出力に基づいて前記第1のインバータ回路の前記電源電圧を変化させる電源供給回路とを備え、
前記遅延回路の遅延量は前記入力信号の信号幅よりも小さいことを特徴とするレベル変換回路。 - 前記第1の論理レベルがローレベルであり、前記第2の論理レベルがハイレベルであることを特徴とする請求項8に記載のレベル変換回路。
- 前記第1のしきい値電圧が前記入力信号の振幅の半分の電圧よりも小さいことを特徴とする請求項8又は9に記載のレベル変換回路。
- 第1のインバータ回路と、
第1の電源電位と前記第1のインバータ回路の電源端との間に接続された第1のトランジスタと、
第2の電源電位と前記第1のインバータ回路の電源端との間に接続された第2のトランジスタと、
前記第1のインバータ回路の入力信号に基づいて前記第1及び第2のトランジスタを排他的に導通させる手段と、
前記第1のインバータ回路に従属接続され、電源端が前記第1の電源電位に接続された第2のインバータ回路とを備え、
前記手段は、前記入力信号の信号幅よりも遅延量が小さく、且つ、前記入力信号の立ち上がり時間及び立ち下がり時間よりも遅延量が大きい遅延回路を含んでいることを特徴とするレベル変換回路。 - 請求項1乃至11のいずれか一項に記載のレベル変換回路を有する半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006177800A JP4174531B2 (ja) | 2006-06-28 | 2006-06-28 | レベル変換回路及びこれを有する半導体装置 |
US11/808,045 US20080001628A1 (en) | 2006-06-28 | 2007-06-06 | Level conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006177800A JP4174531B2 (ja) | 2006-06-28 | 2006-06-28 | レベル変換回路及びこれを有する半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008011022A JP2008011022A (ja) | 2008-01-17 |
JP4174531B2 true JP4174531B2 (ja) | 2008-11-05 |
Family
ID=38875920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006177800A Expired - Fee Related JP4174531B2 (ja) | 2006-06-28 | 2006-06-28 | レベル変換回路及びこれを有する半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080001628A1 (ja) |
JP (1) | JP4174531B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4964907B2 (ja) * | 2009-02-12 | 2012-07-04 | ウインボンド エレクトロニクス コーポレイション | 記憶体制御器及び復号器 |
KR101623117B1 (ko) * | 2009-03-16 | 2016-05-23 | 삼성전자주식회사 | 레벨 쉬프팅이 가능한 로직 회로 |
JP2011150482A (ja) * | 2010-01-20 | 2011-08-04 | Sanyo Electric Co Ltd | 電源回路 |
KR101993192B1 (ko) * | 2012-10-04 | 2019-06-27 | 삼성전자주식회사 | 다중 전압 입력 버퍼 |
US9354649B2 (en) * | 2014-02-03 | 2016-05-31 | Qualcomm, Incorporated | Buffer circuit for a LDO regulator |
CN104405673B (zh) * | 2014-12-19 | 2016-06-01 | 浙江比洛德传动技术有限公司 | 一种适用于车辆散热系统的风机智能控制装置的运转器件 |
CN114389598A (zh) * | 2022-03-23 | 2022-04-22 | 武汉市聚芯微电子有限责任公司 | 一种转换装置、接口电路及芯片 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3205185B2 (ja) * | 1994-08-16 | 2001-09-04 | 株式会社 沖マイクロデザイン | レベル変換回路 |
US5955893A (en) * | 1996-12-16 | 1999-09-21 | Macronix International Co., Ltd. | Power saving buffer circuit buffer bias voltages |
KR100308208B1 (ko) * | 1998-09-21 | 2001-11-30 | 윤종용 | 반도체집적회로장치의입력회로 |
JP2003303893A (ja) * | 2002-04-12 | 2003-10-24 | Mitsubishi Electric Corp | 半導体集積回路 |
JP3902598B2 (ja) * | 2004-02-19 | 2007-04-11 | エルピーダメモリ株式会社 | 半導体回路装置 |
JP2006140928A (ja) * | 2004-11-15 | 2006-06-01 | Toshiba Corp | 半導体装置 |
-
2006
- 2006-06-28 JP JP2006177800A patent/JP4174531B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-06 US US11/808,045 patent/US20080001628A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080001628A1 (en) | 2008-01-03 |
JP2008011022A (ja) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2965425B1 (en) | Voltage level shifter with a low-latency voltage boost circuit | |
JP4174531B2 (ja) | レベル変換回路及びこれを有する半導体装置 | |
CN105446923B (zh) | 具有上拉升压器和下拉升压器的差分驱动器 | |
US6791391B2 (en) | Level shifting circuit | |
US7924080B2 (en) | Level shifter circuit | |
JP3764135B2 (ja) | レベルシフタ | |
US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
JP4978094B2 (ja) | 出力バッファ回路 | |
JP2010004424A (ja) | レベルアップ変換回路 | |
KR20030087741A (ko) | 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼 | |
CN109308922B (zh) | 一种存储器及其数据读出驱动电路 | |
JP5643158B2 (ja) | レベルシフト回路 | |
JP2008187475A (ja) | パワーオンリセット回路 | |
JP2007235815A (ja) | レベル変換回路 | |
JP5115275B2 (ja) | 出力バッファ回路 | |
JP6282124B2 (ja) | レベルシフト回路及び半導体装置 | |
JP2006140928A (ja) | 半導体装置 | |
JP2001044819A (ja) | 高電圧出力インバーター | |
JP2003101405A (ja) | レベルシフト回路 | |
JP2011259018A (ja) | 電圧レベルシフト回路および半導体装置 | |
CN101206494B (zh) | 电压发生器电路 | |
JP2009194560A (ja) | 分周回路 | |
JP5265367B2 (ja) | 低電圧ダウンコンバータ | |
JP2011188144A (ja) | レベル変換回路及びバッテリ装置 | |
KR19980015391A (ko) | 반도체 장치의 레벨쉬프터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |