CN1325563A - 组合的电压和电流转换速率限制 - Google Patents

组合的电压和电流转换速率限制 Download PDF

Info

Publication number
CN1325563A
CN1325563A CN99812902A CN99812902A CN1325563A CN 1325563 A CN1325563 A CN 1325563A CN 99812902 A CN99812902 A CN 99812902A CN 99812902 A CN99812902 A CN 99812902A CN 1325563 A CN1325563 A CN 1325563A
Authority
CN
China
Prior art keywords
current
voltage
gate
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99812902A
Other languages
English (en)
Inventor
A·M·马格鲁德
A·菲施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Automotive Corp
Siemens Automotive LP
Original Assignee
Siemens Automotive LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Automotive LP filed Critical Siemens Automotive LP
Publication of CN1325563A publication Critical patent/CN1325563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

电感性负载被控制以减小由不想要的电压和/或电流起伏所引起的无益的被诱发的电磁辐射。控制通过综合驱动电感性负载晶体管的电流和电压转换速率的限制被完成。这个控制可以通过模拟和数字电路系统的综合被实施。

Description

组合的电压和电流转换速率限制
                相关申请的相互参照
本申请是于1998年10月30日提出的序号60/106,345的美国临时申请和同样于1998年10月30日提出的序号60/106,346的美国临时申请的延续。
                     发明背景
发明的技术领域
本发明一般涉及电路和电学组件设计的领域，并且更准确地说涉及改进的晶体管驱动电路。
背景信息和相关技术的描述(包括在37 CFR§§1.97及1.98中被公开的信息)
几乎当代制造的每件家用及消费装置都包含电子或电机控制机构的一些形式。电子学已大大地改进了这些装置的功能度和便利性。然而，含有电子控制机构也使装置易受到来自四周电磁信号的干扰。因此好的电气和电子电路设计的一个目标是使由每个装置所生成或辐射的电磁干扰的量减到最小。在这种情况下，该装置将变成其附近的其他电气或电子装置的好邻居。
使乱真的电磁信号的生成减到最小的一个重要领域是在汽车的控制系统中。车辆具有许多敏感的控制系统，它们操纵象发动机运转、制动、换档、导航跟踪和定位，以及车辆外部通讯那样各种不同的方面。车辆制造者对电磁(EM)辐射有严格的要求。必须保证一个装置不干扰邻近装置的运行。
某些车辆控制系统在涉及辐射的EM时呈现出较大的问题。这些系统包含电感性或电阻性负载，比如螺线管、线圈及继电器，的控制，它们必须被快速地切断或接通。通常被叫做输出驱动器(低端输出驱动器或高端输出驱动器)的电子组件控制到这些负载的功率。当涉及快速换接输出驱动器及它们相联系的被驱动元件的控制系统时，如果处理不当辐射EM的量能十分高。
                        发明概述
本发明涉及用于减小来自使用基于晶体管的输出驱动器电路的电磁辐射的方法，并且更准确地说，涉及用于限制负载电流转换速率和负载电压转换速率的方法，转换速率是电流或电压变化的速率。对于使用高端驱动器的系统的实例在本申请中被给出，但在这个专利申请中被谈到的概念同样适用于其他驱动电路，包括低端驱动器和H型桥路。
本发明的一个优点是输出驱动器的转换速率的极限是可数字化配置的，它使转换速率能对任何给定的负载结构被优化。
本发明的另一个优点是电压和电流转换速率限制的综合使总的电路性能能够针对着辐射的电磁能被优化，甚过借助单独利用电压或电流转换速率限制所能实现的。
                    几个附图的简述
人们通过连同附图阅读以下的详述能更好地理解本发明的其他情况及优点，在附图中：
图1是展示被连接到电阻性负载上的输出驱动器晶体管的示例性电路；
图2是展示被连接到具有续流二极管的电感性负载的输出驱动器晶体管的示例性电路，其中晶体管用脉冲宽度调制信号被驱动；
图3是类似于图2的电路，外加有可换向的晶体管栅极驱动电流；
图4是展示借助按具有可换向栅极电流的脉冲宽度调制模式运行的电感性负载，比如图3的电路，生成的理想波形的信号图；
图5是使用本发明转换速率限制的控制电路的方框图；以及
图6是使电压和电流转换速率极限有可能数字调节的串行外围接口的方框图。
                  发明详述
如在图1中被说明的，当栅极电势(VGATE)104与源极电势(VOUT)106之间的差VGS102超过晶体管的阈电压(VTH)时，输出驱动器晶体管100被接通。当(VGATE)104从零升高到VTH，栅极电流(IGATE)108流过使栅-源电容(CGS)110和漏-源电容(CDS)111二者充电直到(VGATE)104达到VTH。如果栅极电流(IGATE)108没有限制而且如果该电流被允许按其最大值(IGATE-MAX)流过，晶体管固有电容的这种充电将出现在最短的时间(这里，称为TCGS-FULL-MIN)内。然而，如果栅极电流(IGATE)108被限制到小于(IGATE-MAX)的数值，栅-源和漏-源电容充分充电所需的时间(tCGS-FULL)将大于tCGS-FULL-MIN。用数字表示，这里所描述的关系为：
如IGATE=TGATE-MAX，则tCGS-FULL=tCGS-FULL-MIN，
但，如IGATE＜IGATE-MAX，则tCGS-FULL＞tCGS-FULL-MIN
应被理解到，当tCGS-FULL终止时VGATE≥VTH。一旦栅极电压(VGATE)104达到并随后超过VTH，电流(IOUT)112开始流过晶体管100归因于晶体管的固有跨导通过漏极到源极的路径。晶体管100可被连接到电阻性负载114，并且在这种状态期间负载将具有等于输出电流(IOUT)112的电流ILOAE116。所有这些已被通常熟悉本技术领域的人员所熟知。
图2建立在这些基础概念上，这些包括被脉冲宽度调制(PWM)信号(VGATE)104’驱动的输出晶体管100’。脉冲调制信号在被断开和导通之间轮换，一般按同步的，或正常的，方式。每当栅极电压(VGATE)104’轮换到断开，输出晶体管100’就被切断。当晶体管100’从导通轮换到断开，流过晶体管100’的电流(IOUT)112’迅速地达到零。如果在电路中有电感性负载200，而不是电阻性负载114，则在电路中形成不平衡。那是由于晶体管100’的零输出电流(IOUT)112’驱动电感性负载(ILOAD)202。然而，通常熟悉本技术领域的人员熟知通过电感器的电流并不能即刻地改变。
为了补偿这个不平衡，二极管204被添加到电路。电流(IDIODE)206被引导通过二极管204以使电感性负载电流(ILOAD)202能按系统固有的某个转换，或变化，速率减小。负载电流(ILOAO)202消除所取的时间依赖于系统的时间常数(τ)，这个时间常数是电感性负载200、二极管204、及相联的连接各种电路元件的线路的函数。如果PWM信号(VGATE)104’的周期显著地小于τ，则负载电流(ILOAD)202将是持续的并接近于恒定的数值。
当二极管204导电时，晶体管的源极电压(YOUT)106’是负的，并且有等于二极管204的导电电压(VDIODE)207的数值。当栅极已被导通时，由于栅-源电容(CGS)110’已被充分充电，归因于漏极与源极之间被增大的电势差，漏-栅电容(CGD)111’积累更多的电荷。
当PWM信号104’升高并且晶体管被重新接通时，栅-源电容(CGS)110’被充电直到栅-源电压(VGS)102’重新达到阈值VTH。当栅-源电压102’继续升高时，两个情况基本上同时发生。第一，通过晶体管的电流(IOUT)112’从零增加到由系统组件所确定的极限。第二，当源电压(VOUT)106’重新变正通过二极管204的电流减小到零，并且二极管204被反向偏置。输出电压(VOUT)106’从低于零向供电电压(VPS)208上升。当输出电压106’上升而栅-源电压(VGS)102’保持接近于VTH，栅-漏电压(VGD)211降低。漏-栅电容111’释放其过量的电荷。电压变化速率的数值在于使IGATE108’等于栅-漏电容的放电电流。这种放电持续直到输出电压106’达到其最大值(它是供电电压减去漏-源“导通”的电压)而漏-源电压达到稳定状态。这通常被称为密勒(Miller)效应。当晶体管被断路时，以上所述全部过程被反向。
从这种系统的电磁(EM)辐射，在电路变化的两个不同的临界阶段为极大。在其间最大的EM被辐射的第一个阶段是当输出电流(IOUT)112’在变化，或增大或减小。在其间最大的EM被辐射的第二个阶段是当输出电压(VOUT)106’在变化，同样或增大或减小。在这些过渡阶段期间EM辐射能通过减慢这些参数的变化速率被减小。确切地说，通过限制电流(IOUT)112’和电压(VOUT)106’在变化的速率，即通过限制电流和电压的转换速率，EM辐射能被控制在一定水平。低于它们在其他情况下必然出现的最高水平。这能通过栅极电流(IGATE)108’的限制被完成。
图1和图2描述了被通常熟悉本技术领域的人员普遍充分理解的现象。现在转到图3，本发明将被描述。图3是在图2中所描述类型的电路，外加有示例性的换向的栅极电流源300-306。这些栅极电流源300-306表示在电路运行中不同阶段栅极电流108”的数值，而不需反映在装置中实际的实施。更准确地说，电流源300表示栅极电流到极限±IS1，电流源302表示栅极电流到极限±IA，电流源304表示栅极电流到极限±IB，而电流源306表示栅极电流到极限±IS2。这些电流极限的相对数值由形势的需要确定。IA和IB在数值上一般将比IS1和IS2小很多。电流数值相互间的关系依赖于装置的跨导并依赖于负载的特性。
图4说明由图3的电路所生成的理想波形。图3和图4二者都在这部分讨论中被涉及。
图4中的初始条件400假定晶体管用持续的负载电流(ILOAD)202被断开，回想到图2的讨论，这是由于PWM输入信号(VGATE)104”的周期(T)比系统的时间常数(τ)小很多。因为这个现象，输出电压(VOUT)106”,106是负的，具有等于二极管导电电压206’的数值。
电流源300在时期410期间图示地被接通，以表示栅极电流(IGATE)108”,108现在处于电平IS1412。这样做减小了电路的总开关时间，这总开关时间是从数字“导通”信号401达到其最大电压的50％到输出电压(VOUT)106”,106达到其最大值(当接通时)的90％的时间。当输出电流112”,112开始增大时，EM辐射成为问题。为了控制辐射的EM，输出电流的转换速率理论上应当被限制。
一旦输出电流112”,112达到任选的阈值ISR414，栅极电流108”,108的极限被降低到电平IA422。这在图3中被接通的电流源302和被断开的电流源300表示。在420这个时期期间输出电流的转换速率424被限制。因为电流较多地流过晶体管100”而较少地流过二极管204’，二极管204’停止导通并且输出电压(VOUT)106”,106开始升高。此时，电压上的变化开始引起辐射的EM。因此，现在变得需要去操纵电压的转换以有效地控制辐射的EM。
一旦任选的电压阈值VSR426已被达到，控制电压转换速率428就变得合乎需要。这由电路的离开阶段420并进入阶段430表示。在430这个阶段期间，栅极电流108”,108被改变到电平IB432。这在图3中用接通的电流极限源304和切断的电流极限源302表示。在430这个阶段期间，输出电压转换速率428被控制。
一旦输出电压不再快速变化，电压转换速率428再也不需要被控制。替代的是现在变得有需要去加速，或最小化，使晶体管100”去达到输出电压106”,106最大的状态并且晶体管的漏-源电压(即VPS208扣除VOUT106”)436达到稳定状态所取的时间。
这个运行阶段被示作阶段440。对于阶段440，电流源304在(YOUT)106”,106越过任选的阈值VSCB434后被图示地切断。图示的电流源304被切断并且电路被允许去寻找被示作电平ICP1442的其固有的最大栅极电流108”,108。
能被通常熟悉本技术领域的人员理解到阶段410-440表示晶体管100”从被“断开”444直到它被充分“导通”446的转变期间的阶段。阶段410-440的累积效果因而表示晶体管100”的“接通”状态448。
在“接通”状态448的最后阶段440的终点，“导通”状态446已被达到。这在图4的信号图中被表示作阶段450。在450这个阶段，栅极电压(VGATE)104”,104处于由电路系统所提供的最大值。这个值被表示作VCP452。同样在450这个阶段，晶体管的漏-源电阻，一般被通常熟悉本技术领域人员称为RDSON，处于最小。在这个状态期间，系统处于平衡，而没有栅极电流108”,108被要求去维持平衡。照此，栅极电流108”,108下降到零454。
在某个时刻，PWM信号401从“导通”435换接到“断开”456，为在“接通”448和“导通”446状态期间所经历的现象设置反向的阶段。晶体管100”现在开始其“切断”状态457。“切断”状态457的第一个阶段是阶段460。在460这个阶段，PWM信号401被引到“断开”456。如在图1和2中最初被描述的，这导致输出电流(IOUT)112”,112被向零425驱动。然而，由于电感性负载200”的存在，负载电流202”不能迅速起反应。为了在电路中保持平衡，二极管204’传导电流。这导致(VOUT)106”,106最终变为负的具有等同于二极管导电电压(VDIODE)462的数值。
当在阶段410-440“接通”448装置时，电流源300-306被用于表示到晶体管栅极的电流源。当“切断”457装置时，电流源300-306被用于表示对于栅极的电流的尾闾。电流源300-306极限的数值在两种状态中可以相同，但通常熟悉本技术领域的人们理解到对于接通和切断的情形电流的极性将是相反的。
在阶段460期间，栅极电流(IGATE)108”,108的数值为IS2462。这在图3中用电流源IS2306的接通和电流源300的切断被图示。这个电流导致开关时间的加速，或最小化，该开关时间从切断的命令457被接收到输出电压(VOUT)106”,106反向跨越低于任选的阈值VSCB434。
此时，输出电压转换速率428’通过设置栅极电流(IGATE)108”,108到数值IB432’被控制，以减小由变化电压所生成的EM辐射。这在图3中由电流源306的切断和电流源304的接通被图示。阶段470说明结果得到的信号关系。
在阶段480，现在再一次为了控制辐射的EM变得有需要去限制电流的转换速率424’。为了实现这一点，栅极电流108”,108被限制到数值IA422’。这在图3中用切断的电流源304和接通的电流源302被图示。
在“切断”457的最后阶段490，输出电流(IOUT)112”,112已下降到低于阈值ISR414。象这样，已不再需要去实施电流转换速率的限制。宁可说，系统被允许使栅-源和栅-漏电容110’,111’放电。这个电流被表示作IGD492。当栅-源电压(VGS)432返回到零时，装置被充分“断开”444’。
因而，能被理解到本发明便于驱动装置根据PWM输入信号有效地被接通和切断，而显著地减小最后结果的EM辐射，这借助按照以下的进程调节晶体管的栅极电流去实现：
IGATE:IS1+IA+IB+ICP1    对于输入=高，以及
IGATE:IS2-IA-IBIGD      对于输入=低。
在前面的段落中所描述的换向的电流源适用于限制输出电流和电压的转换速率以减小EM辐射，而同时借助在输出电压或电流都不变化的时期提供较高的电流使装置能够尽可能快地换接。确定输出级按电流转换速率限制或按电压转换速率限制的方式的参数在下面被列在表1中：
                                                   表1
阶段 IOUT112  VOUT106 输出阶段108的IGATE 评述
410 ＜ISR ＜VSR IS1 加速电流以减小装置的接通时间td-on。VGATE上升到VTH。
420 ＞ISR ＜VSR |IA| 在装置接通时，限制电流斜率。
430 ＞ISR ＞VSR＜VSCB |IB| 在装置接通时，限制电压斜率。
440 ＞ISR ＞VSCB ICP1 完满装置的设计性能使RDSON降低到最小。
450 ＞ISR ＞VSCB ≈0 RDSON处于最小
460 ＞ISR ＞VSCB IS2 加速栅极放电电流以增大装置的切断时间td-OFF。
470 ＞ISR ＞VSR＜VSCB |IB| 在装置切断时，限制电压斜率。
480 ＞ISR ＜VSR |IA| 在装置切断时，限制电流斜率。
490 ＜ISR ＜VSR IGD 栅极放电
数字化的性能被赋予输出IOUT112与值ISR414以及输出VOUT106与值VSR426及VSCB434的比较，按照以下的关系：
[IOUT＜ISR][ISR=数字值“0”]，
[IOUT＞ISR][ISR=数字值“1”]，
[VOUT＜VSR][VSR=数字值“0”]，
[VOUT＞VSR][VSR=数字值“1”]，
[VOUT＜VSCB][VSCB=数字值“0”]，以及
[VOUT＞VSCB][VSCB=数字值“1”]。
应该注意如在这里讨论的ISR是图5的信号520,VSR是信号522而VSCB是信号524。
作出了这个从模拟逻辑到数字逻辑的变换，通常熟悉本技术领域的人们能容易地理解到模拟和数字控制装置的综合能被使用去优化电流和电压转换速率的控制。更具体而言，通常熟悉技术的人们能进一步理解到混合数字和模拟信号控制技术的优点。那是因为包含数字装置的控制电路能被容易得多改变以适应特殊的条件。借助可编程，数字装置容许基于输入命令的多个不同的输出。
为了进一步说明这一点，现在涉及到图5。串行外围接口(SPI)逻辑电路500被集成入装置，以设置不同的运行参数去控制驱动器，并且从驱动器读取和翻译诊断信息。另一方面，SPI 500可以是外部半导体装置，或者可以是被配置去实现所期望的电路和逻辑性能的外部组件的组合。这个讨论将不设想特定的实际实施，由于SPI 500的实际实施方案对获得本发明的充分理解是非本质的。
转换速率极限的选择502由SPI 500输出，而本身又是对如较早被描述的包括有电流和电压转换速率控制的被综合的数字504和模拟506电路的输入502’。更具体而言，电压转换速率在数学上被表示为V/t而电流转换速率在数学上被表示为I/t。本发明实施方案的SPI 500为电压和电流转换速率的限制提供了四种不同的设置，伴随下面在表2中所示的实例。通常熟悉本技术领域的人们可理解到转换速率设置的数目及它们的数值的确定将最好包括这些极限有效的电源和负载的条件。参数tdON/OFF是便于晶体管接或切断(如在图4中所示，状态446和444)的最长时间，其中tdON是从“导通”信号50％电平到IOUT=10％IOUT-MAX(即其最大电平的10％)时被测量的，而其中tdOFF是从“断开”信号的50％电平到VOUT=90％VOUT-MAX(即其最大电平的90％)时被测量的。
                                              表2
转换速率范围 V/t(Volts/μsec) I/t(Amps/μsec)  tdON/OFF(μsec)
    0     0.2→0.8     0.05→0.25     ≤20μsec
    1     0.6→2.4     0.15→0.75     ≤12μsec
    2     1.8→7.2     0.45→2.3     ≤5μsec
    3     5.4→22.0     1.4→7.0     ≤3μsec
对于每个转换速率极限，都存在装置所固有的容许偏差。这在表2中通过对每个极限使用数值范围被表示，与使用确定的数值不同。
电压和电流转换速率限制的设置被选择以最好地符合用途的电压和电流限制要求。因此，通常熟悉技术的人们能理解到要求EM辐射较高程度减小的用途大概将会选择转换速率范围0以供给慢的转换速率，而速率要求能容让其辐射要求的用途理应选择范围3的较快的转换速率。
应当强调电流和电压转换速率的限制是在本发明的装置内部完成的，象这样就不需要附加的或外部的装置去实现这些控制。
按功能块图的格式表示，晶体管100的接通时间由控制电流307限制。为了完成表1的逻辑，输出电流和输出电压信号由一系列比较器被数字化。更具体而言，比较器512使IOUT相对于阈值ISR的关系数字化，比较器514使VOUT相对于阈值VSR的关系数字化，而比较器516使VOUT相对于阈值VSCB的关系数字化。这些关系的输出520-524被反馈到520’-524’并到转换速率极限决定因素的数字逻辑电路部分504。“导通”信号526同样地被馈送入转换速率逻辑电路504，其中该信号这里是被输入进栅极401的PWM。这些信号520’-524’,526的数值如在表1中所示被用作去确定适当的转换输出设置108b。
尽管不需要对本发明优点的理解，但能了解到可能最好是在电路中包含一定的保护措施以防止某些情况被允许经常发生。例如，如在图6中被进一步说明的图5的实施方案包括逻辑电路以检测并反应诸如电路过热528,528’、电路欠压532、对地短路(SCG)534,534’、以及负载断开(OL)536,536’等情况。另外，一般习惯于使控制电路包含逻辑电路以控制和反应内部538,538’及外部生成的540,540’二者的复位信号。
如在这里所示，单个栅极驱动器550被充分评述。然而，能被理解到多个栅极可能被驱动，比如在这里被示出三个另外的栅极552-556按同样的方式被驱动。
现在把我们的注意首先转到图6，优选实施方案的SPI 500的运行被更充分地阐明。当然能被理解到这种讨论的大部分是在由通常熟悉本技术领域的某些人员所作出的设计选择的范围内的。SPI寄存器560,560’通过8位的信息字节600与电路充分地互通。信息600包括两部分，4位的命令半字节602和4位的数据半字节604。除了被应用在本发明的电路之内，这个信息600还可以通过串行数据输出(SD0)线610,610’被输出到在电路外部的其他数字化通信装置。同样，本发明的电路可以通过串行数据输入(SDI)线612,612’从这类外部装置接收通信。
SPI寄存器560’另一方面适用于如已在较早被描述的传递命令620和数据622以控制控制电路的运行，并且接收表现出控制电路运行性能的应答数据624以响应所命令的动作。当对电路命令转换速率设置时，SPI寄存器560’构筑8位信息字节600以使位D4-D7(即命令半字节620)指出哪一对通道待设置。“1011”的二位制信息指出在这个控制循环期间通道1和2待设置，而“1101”的二位制信息指出通道3和4待设置。数据半字节622提供现行的转换速率范围的设置，以位D2和D3提供应用于通道2和4的设置，而位D0和D1提供应用于通道1和3的设置。回过去参考表2，为了设置转换速率范围0到3，范围以二位制方式按合适的设置位被表示。
作为实例，设置通道1的转换速率到范围2并且设置通道2的转换速率到范围1，下列信息将由SPI寄存器被传送：
    D7     D6     D5     D4     D3     D2     D1     D0
    1     0     1     1     0     1     1     0
这样的信息指明通道1和2被设置(D4-D7=1011)，通道2应当被设置到范围1(D2-D3=01)，而通道1应当被设置到范围2(D0-D1=10)。信息的命令620和数据622部分通过信号620’,620”,622’,622a’及622b’被传送到栅极驱动逻辑电路550,550’和输出控制逻辑电路652。栅极驱动逻辑电路550,550’接受转换速率命令622’，并且与由输出逻辑电路652所锁存的转换设置622a’及622b’综合，生成驱动信号660和设置信号654,656以驱动晶体管100的输出级108a,670。
传送了其转换速率设置命令，SPI寄存器560’现在开始等着听应答624。这个应答提供如电路在如何运行的反馈以响应所命令的动作。输出级670的信号被反馈进入电路的应答逻辑部分700。同样，不同的电压和电流的电平524’,528’,534’及536’被反馈，以指明表1中所陈列的不同阈值以及为SCB、SCG及OL的不同的电路保护阈值是否已被达到。如果任何保护阈值524’、528’、536’已被达到，则在故障寄存器710中锁存被设置。在这种实施方案中，另一个寄存器，严格用于过热通报712，也被包括。如果任何通道处于过热状态，而故障寄存器710含有关于任何通道已超过保护阈值的数据，则在这个寄存器中锁存被设置。
保护锁存状态714、716与所期望的速率命令654,656以及现行的输出状态718,720被综合以形成应答信息624’。对于含有转换速率信息的应答字节，位D7和D6指明通道4的现行转换速率，位D5和D4指明通道3的速率，D3和D2指明通道2，而D1和D0指明通道1。对于每个通道，其转换速率范围，如按照表2被识别的，按二进制方式被表示。作为实例，如果应答信息624呈现如下：
    D7     D6     D5     D4     D3     D2     D1     D0
    1     0     1     1     0     1     1     0
这意味着通道4处于转换范围2，通道3处于范围3，通道2处于范围1，而通道1处于范围2。这些状况然后可通过SDO 610在信息中被传送到外部装置。
通常熟悉本技术领域的人们应当理解某些要点。首先，电压和电流速率的斜率应当被设置以符合电路的电路响应及EM辐射控制的需要。另外，转换范围的数目，以及在每个范围内的有关数值，可按形势的需要被缩小或增大。
这个优选实施方案是用于高端驱动器的。然而，为了运转低端功率级，负载和小点二极管应该被连接到电池。同样，为了运转H型桥路，高端和低端功率级转换速率限制的综合是所需要的。
如果被改进的延迟时间不是特殊电路设计的需要，人们可以删去ISR和/或VSB比较器。相反，如果形势需要它，电流和电压转换速率可以分别被设置，而不象这里所展示的综合在一起。
SPI 500,500’可以适用于更充分地与外部装置互通。例如，如果本发明的电路作为大的数字控制系统的一部分被执行，正如在优选实施方案中的情形，SPI能够适用于去询问并提供关于附加的电路论断信息。为了说明这个附加的功能度，现在参阅下面的表3。
                                                   表3
命令叙述 命令半字节602 数据半字节604 回答
为通道1和2设置转换速率 1011 [速率1][速率2] 所有通道的现行转换速率
为通道3和4设置转换速率 1101 [速率3][速率4] 所有通道的现行转换速率
“与”[数据]以并行输入 0001 [数据] 对每个通道的2位诊断
“或”[数据]以并行输入 0010 [数据] 对每个通道的2位诊断
用[数据]“覆盖”并行输入 0100 [数据] 对每个通道的2个诊断
设置“OT”(过热)阈值 1000 TOFF1=[0011]或TOFF2=[1100] TOFF1     =[00000011]或TOFF2     =[11111100]
读取输出的状况和“OT”锁存 1110 [XXXX]不介意 对每个通道的输出状况和“OT”状况
关于以上被概述的“与”、“或”及“覆盖”的诊断命令，应该注意对每个通道的2位诊断采取形式：
  D7    D6    D5    D4    D3    D2    D1    D0
  Ch4    Ch4    Ch3    Ch3    Ch2    Ch2    Ch1    Ch1
其中：“00”=SCG/OT情况呈现“01”=OL情况呈现“10”=SCB情况呈现
“11”=无保护情况呈现(即OK)
同样，对于以上被概述的“读取”的诊断命令，应该注意应答采取形式：
  D7    D6    D5    D4    D3    D2    D1    D0
  OT4    OT3    OT2    OT1    Out4    Out3    Out2    Out1
其中：
OTx=“0”=无过热情况呈现
Otx=“1”=过热情况呈现
Outx=“0”=通道断开，即VOUT＜VSCB
Outx=“1”=通道导通，即VOUT＞VSCB
因为SPI 500能通过线SDI 612’和SD0 610与其他数字装置互通，能被理解到当被SPI的外部装置命令时表2的转换速率范围在运行期间能被变更。
通常熟悉技术的人们能理解到其他的命令可根据形势的需要能被执行。然而，不过能被理解到如在这里所描述的，综合数字和模拟控制技术可为最小化辐射EM同时仍保持所期望电路应答性能的问题提供精巧的解决办法。还能被理解到综合数字和模拟控制技术使控制有可能按需要被动态地调节。
前面的优选实施方案的描述被提供以说明本发明的概念。然而，本发明的其他实施方案可以被实现而不违反在这里要求专利保护的本发明的精神或范围。

Claims (8)

1．具有至少一个用于通过控制信号控制电感性负载电流的跨导元件的装置，该装置包含：
用于改变速率的电压转换速率限制器，其中使用该晶体管固有的密勒效应作为闭合回路控制机构使该控制信号的电压增大和减小；
用于改变速率的电流转换速率限制器，使该控制信号的电流增大和减小；以及
与该电压转换速率限制器和该电流转换速率限制器保持信号互通的逻辑装置，该逻辑装置适用于控制该电压和电流转换速率限制器分别使速率在至少一个预定的电压和电流速率范围内；
其中该电压和电流转换速率限制器调制该跨导元件的控制输入信号。
2．权利要求1的装置，其中该被调制的输入信号包含电压和电流调制二者。
3．权利要求2的装置，其中该电压调制是脉冲宽度调制。
4．权利要求2或3的装置，其中该电流调制是异步的。
5．权利要求4的装置，其中该跨导元件具有输出电流和输出电压，并且其中该异步的电流调制作为该输出电流和该输出电压的函数被确定。
6．用于控制电感性负载电流的电路，该电路具有至少一个有栅极输入的晶体管，该电路通过控制该晶体管栅极输入的电流和电压来控制该电感性负载的电流，其中该晶体管栅极输入电压控制机构包含具有至少一个预定电压转换速率范围用于改变速率的电压转换速率限制器，在那里该晶体管栅极输入电压增大和减小，其中该电压转换速率限制器使用该晶体管固有的密勒效应作为闭合回路控制机构，并且其中该晶体管栅极输入电流控制机构包含具有至少一个预定电流转换速率范围用于改变速率的电流转换速率限制器，在那里该晶体管栅极输入电流增大和减小。
7．权利要求6的电路，其中该电路有选择地使该电流转换速率限制器启动和不启动。
8．权利要求6的电路，其中该电路有选择地使该电压转换速率限制器启动和不启动。
CN99812902A 1998-10-30 1999-10-29 组合的电压和电流转换速率限制 Pending CN1325563A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US10634698P 1998-10-30 1998-10-30
US10634598P 1998-10-30 1998-10-30
US60/106,346 1998-10-30
US60/106,345 1998-10-30
US09/430,744 1999-10-29
US09/430,744 US6400106B1 (en) 1998-10-30 1999-10-29 Device for reducing electromagnetic emissions of a circuit through voltage and current slewing

Publications (1)

Publication Number Publication Date
CN1325563A true CN1325563A (zh) 2001-12-05

Family

ID=27380092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99812902A Pending CN1325563A (zh) 1998-10-30 1999-10-29 组合的电压和电流转换速率限制

Country Status (7)

Country Link
US (1) US6400106B1 (zh)
EP (1) EP1127409B1 (zh)
JP (1) JP4490586B2 (zh)
KR (1) KR20010080308A (zh)
CN (1) CN1325563A (zh)
AU (1) AU1459700A (zh)
WO (1) WO2000027032A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101461137B (zh) * 2006-06-02 2012-09-26 飞思卡尔半导体公司 功率晶体管减少电感反激期间的电压瞬变的转换速率控制装置和方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60102759T2 (de) * 2000-08-07 2005-03-31 Denso Corp., Kariya Spannungsregler eines Kraftfahrzeugwechselstromgenerators
DE10061563B4 (de) 2000-12-06 2005-12-08 RUBITEC Gesellschaft für Innovation und Technologie der Ruhr-Universität Bochum mbH Verfahren und Vorrichtung zum Ein- und Ausschalten von Leistungshalbleitern, insbesondere für ein drehzahlvariables Betreiben einer Asynchronmaschine, ein Betreiben einer Zündschaltung für Ottomotoren, sowie Schaltnetzteil
DE10137752C1 (de) * 2001-08-01 2002-12-12 Siemens Ag Vorrichtung zur Ansteuerung eines Schaltelements und zugehöriges Betriebsverfahren
US7129737B2 (en) 2001-11-12 2006-10-31 Infineon Technologies Ag Method for avoiding transients during switching processes in integrated circuits, and an integrated circuit
DE10217611B4 (de) * 2002-04-19 2005-06-30 Infineon Technologies Ag Verfahren und Vorrichtung zur EMV-optimierten Ansteuerung eines Halbleiterschaltelements
JP3798378B2 (ja) * 2003-03-10 2006-07-19 三菱電機株式会社 誘導性負荷の電流制御装置
JP4502177B2 (ja) 2003-10-14 2010-07-14 ルネサスエレクトロニクス株式会社 出力回路
JP4229804B2 (ja) 2003-10-24 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体出力回路
JP3942583B2 (ja) 2003-11-21 2007-07-11 松下電器産業株式会社 ドライバ回路
US7274243B2 (en) * 2004-04-26 2007-09-25 Gary Pace Adaptive gate drive for switching devices of inverter
US7667524B2 (en) * 2004-11-05 2010-02-23 International Rectifier Corporation Driver circuit and method with reduced DI/DT and having delay compensation
US7479770B2 (en) * 2005-04-28 2009-01-20 Texas Instruments Incorporated System and method for driving a power field-effect transistor (FET)
DE102005034365B3 (de) * 2005-07-22 2006-11-23 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungs-MOS-Transistor und einer Ansteuerschaltung
US7511390B1 (en) 2005-07-29 2009-03-31 Linear Technology Corporation Dual FET output stage with controlled output DV/DT for reduced EMI and input supply noise
EP1755221B1 (en) 2005-08-17 2009-12-09 Infineon Technologies AG Method and driver circuit for controlling a power MOS transistor
GB2433358A (en) * 2005-12-13 2007-06-20 Bombardier Transp Gmbh Operating electronic valves having an insulated gate
ATE413729T1 (de) 2006-07-05 2008-11-15 Infineon Technologies Ag Mos-transistorschaltung mit gesteuerter anstiegszeit
JP4609401B2 (ja) * 2006-09-20 2011-01-12 株式会社デンソー 電磁弁駆動装置
JP6317994B2 (ja) * 2014-05-08 2018-04-25 日立オートモティブシステムズ株式会社 誘導負荷駆動回路
JP2016076750A (ja) * 2014-10-02 2016-05-12 株式会社オートネットワーク技術研究所 電流制御装置
DE102015221636A1 (de) * 2015-11-04 2017-05-04 Robert Bosch Gmbh Verfahren zum Betreiben eines Metall-Oxid-Halbleiter-Feldeffekttransistors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274042A (en) * 1979-04-24 1981-06-16 General Electric Company AC Motor drive system having clamped command error signal
FR2671241B1 (fr) 1990-12-27 1997-04-30 Peugeot Circuit de commande d'un transistor de puissance utilise en commutation forcee.
US5397967A (en) * 1992-06-30 1995-03-14 Sgs-Thomson Microelectronics, Inc. Slew rate circuit for high side driver for a polyphase DC motor
WO1995024076A1 (en) 1994-03-01 1995-09-08 Apple Computer, Inc. Slew-rate controlled power switching circuit
US6127746A (en) 1996-10-21 2000-10-03 International Rectifier Corp. Method of controlling the switching DI/DT and DV/DT of a MOS-gated power transistor
US5949249A (en) * 1997-04-10 1999-09-07 International Business Machines Corporation Driver having inductance-controlled current slew rate
US5952817A (en) * 1997-04-24 1999-09-14 Linear Technology Corporation Apparatus and method using waveform shaping for reducing high frequency noise from switching inductive loads
US6040686A (en) * 1999-01-07 2000-03-21 Linear Technology Corporation Low noise step-down switching regulator circuits with programmable slew rate limiter and methods of use

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101461137B (zh) * 2006-06-02 2012-09-26 飞思卡尔半导体公司 功率晶体管减少电感反激期间的电压瞬变的转换速率控制装置和方法

Also Published As

Publication number Publication date
WO2000027032A1 (en) 2000-05-11
EP1127409A1 (en) 2001-08-29
EP1127409B1 (en) 2014-04-23
JP2003524921A (ja) 2003-08-19
AU1459700A (en) 2000-05-22
US6400106B1 (en) 2002-06-04
KR20010080308A (ko) 2001-08-22
JP4490586B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
CN1325563A (zh) 组合的电压和电流转换速率限制
CN108696107B (zh) 单电源供电的混合动力驱动谐振栅极驱动器
US7777437B2 (en) Switching control system and motor driving system
JP4763606B2 (ja) 半導体スイッチの高周波制御
EP3621202B1 (en) Adaptive multi-level gate driver
KR20180013645A (ko) 신뢰성 있는 데이터 전송 및 저전력 소비를 위한 자기띠 데이터 전송 시스템 및 방법
US11205948B2 (en) Gate driver and power converter
US20140092653A1 (en) Electronic circuit operating based on isolated switching power source
JP4317825B2 (ja) インバータ装置
JP7268507B2 (ja) ゲート駆動装置及び電力変換装置
WO2007066625A1 (ja) モータ駆動回路、方法およびそれを用いた冷却装置
JP2003524921A5 (zh)
KR101794997B1 (ko) 절연 게이트 드라이버 및 그를 포함하는 전력 소자 구동 시스템
JP3581151B2 (ja) 直流制御回路
US8536819B2 (en) Power supply device
CN108134511B (zh) 利用温度补偿的截止的栅极驱动器
US20240113609A1 (en) Voltage regulator module and method of operating the same
CN113067571A (zh) 改善关断特性的碳化硅mosfet驱动电路及控制方法
US11923762B2 (en) Power converters with reduced ripple voltage
US7498755B2 (en) Brushed motor control with voltage boost for reverse and braking
JP3602011B2 (ja) 制御回路
US20030210021A1 (en) Switch mode power supply and driving method for efficient RF amplification
US7170242B1 (en) Pulse-width-modulation motor drive circuit
JP7067250B2 (ja) スイッチの駆動装置
KR20210143073A (ko) 인버터 기반의 역전류 방지 회로

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication