KR20210143073A - 인버터 기반의 역전류 방지 회로 - Google Patents

인버터 기반의 역전류 방지 회로 Download PDF

Info

Publication number
KR20210143073A
KR20210143073A KR1020200060018A KR20200060018A KR20210143073A KR 20210143073 A KR20210143073 A KR 20210143073A KR 1020200060018 A KR1020200060018 A KR 1020200060018A KR 20200060018 A KR20200060018 A KR 20200060018A KR 20210143073 A KR20210143073 A KR 20210143073A
Authority
KR
South Korea
Prior art keywords
reverse current
inverter
prevention circuit
comparator
counter
Prior art date
Application number
KR1020200060018A
Other languages
English (en)
Other versions
KR102354336B1 (ko
Inventor
황인철
박용인
이명호
Original Assignee
강원대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강원대학교산학협력단 filed Critical 강원대학교산학협력단
Priority to KR1020200060018A priority Critical patent/KR102354336B1/ko
Publication of KR20210143073A publication Critical patent/KR20210143073A/ko
Application granted granted Critical
Publication of KR102354336B1 publication Critical patent/KR102354336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은, 인버터 기반의 역전류 방지 회로에 관한 것으로, 특히 불연속 전류모드 부스트 컨버터에 있어, OFFSET을 갖는 인버터 기반의 비교기를 사용하여 CHIP 제작 간 변화에 따라 알맞은 시간의 스위치를 제어할 수 있는 역전류 방지 회로에 관한 것이다. 본 발명은, 인버터 회로의 PMOS 및 NMOS의 사이즈 비율의 조절을 통해 가변하는 입력전압(
Figure pat00036
)을 인가 받고, 상기 입력전압(
Figure pat00037
)에 따라 소정의 범위의 임계전압(logic threshold voltage)을 갖는 비교포인트를 생성하여 출력전압(
Figure pat00038
)과의 비교를 통해 차이값을 생성하는 비교기(CMP:Comparator); 상기 입력전압(
Figure pat00039
)과 클럭(
Figure pat00040
)을 데이터 플리플롭(DFF: Data Flip-Flop)에 인가하여 산출된 판정신호(
Figure pat00041
)에 따라 생성된 업 또는 다운 신호를 입력 받고, 그 출력값을 상기 차이값을 다중화하는 다중화기로 인가하는 카운터; 및 상기 비교기와 상기 카운터의 출력을 인가 받아 상기 비교포인트를 피드백 제어하는 제어 신호를 출력하는 제어부를 포함하는 인버터 기반의 역전류 방지 회로를 제공한다. 본 발명에 따르면, Chip을 제작함에 있어서 생기는 각각의 variation과 무관하게, 각 상황에 맞는 스위치 제어 포인트들을 확보하여 최적의 역방향 전류를 방지하는 이점이 있다.

Description

인버터 기반의 역전류 방지 회로{REVERSE CURRENT PREVENTION CIRCUIT BASED ON INVERTER}
본 발명은, 인버터 기반의 역전류 방지 회로에 관한 것으로, 특히 불연속 전류모드 부스트 컨버터에 있어, OFFSET을 갖는 인버터 기반의 비교기를 사용하여 CHIP 제작 간 변화에 따라 알맞은 시간의 스위치를 제어할 수 있는 역전류 방지 회로에 관한 것이다.
일반적인 전력 분배 스위치 소자(power distribution switch device)에 사용되는 스위치 소자로는 N형 파워 모스펫(MOSFET, metal oxide semiconductor field effect transistor)(N-type Power MOSFET)또는 P형 파워 모스펫(P-type Power MOSFET)을 사용한다. 전원 공급을 위해 N형 모스펫을 전원 공급용 소자(Power Transistor)로 사용하는 경우에는 P형 모스펫에 비해 비교적 낮은 온 저항값을 갖는다는 장점이 있다. 또한 출력 전압이 입력 전압보다 높아지는 상태인 역전압 상태에서 흐르는 역전류를 방지하기 위한 별도의 회로 구성 없이도 구조적으로 역전류가 흐르지 않는다는 장점이 있다.
하지만, 낮은 RDSON 특성을 온전하게 유지하기 위해서는 N형 모스펫의 게이트단으로 인가되는 게이트 전압은 소스단에 인가되는 전압보다 충분히 높은 전압이 인가되어야 하며, 이는 N형 모스펫의 드레인단에 연결된 입력 전압보다 높아지는 경우도 필요하다. 이를 위해, 차지 펌프 회로(charge pump circuit)와 같은 추가적인 회로를 구성해 게이트 전압을 충분히 높이거나 입력 전압보다 높게 유지시켜 줘야 한다.
그에 비해 P형 파워 모스펫을 사용하는 경우, 게이트 전압을 입력 전압보다 높게 유지시킬 필요가 없어 게이트 전압을 높이기 위한 별도의 회로를 필요로 하지 않는다는 장점이 있다. 하지만 외부적인 요인으로 인해 출력 전압(VOUT)이 입력 전압(VIN)보다 높아지는 역전압 현상이 발생하게 되면 출력단에서 입력단으로 전류가 흐르게 되는 역전류 현상이 발생하게 된다.
이와 관련, 종래의 기술은 도 1 및 도 2와 같이 출력단에서 입력단으로 전류가 흐르게 되는 역전류 현상이 발생하게 된다. 기존의 역전류 방지회로는 위의 도 1과 같이 단순 비교기를 통해 VX와 VOUT을 비교해 그 정보를 통해 스위치를 제어한다.
다만, 이와 같은 경우 비교기의 성능에 따라서 도 2와 같이 스위치에 동작에 따라 3가지의 상황이 생길 수 있고, 적당한 스위칭으로 제어가 된다면 상관없지만 Early와 Late의 경우 스위치의 기생 다이오드를 통해 전류가 흐르거나, VOUT에서 VIN으로 역방향 전류가 흘러 효율감소를 유발하기 때문에 작은 구동전류를 갖는 어플리케이션의 경우 치명적일 수 있는 문제점이 있다.
본 발명은 불연속 전류모드(DCM)로 동작하는 부스트 컨버터에 대해 역방향 전류를 감소하기 위한 인버터 기반의 역전류 방지 회로를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 인버터 회로의 PMOS 및 NMOS의 사이즈 비율의 조절을 통해 가변하는 입력전압(
Figure pat00001
)을 인가 받고, 상기 입력전압(
Figure pat00002
)에 따라 소정의 범위의 임계전압(logic threshold voltage)을 갖는 비교포인트를 생성하여 출력전압(
Figure pat00003
)과의 비교를 통해 차이값을 생성하는 비교기(CMP:Comparator); 상기 입력전압(
Figure pat00004
)과 클럭(
Figure pat00005
)을 데이터 플리플롭(DFF: Data Flip-Flop)에 인가하여 산출된 판정신호(
Figure pat00006
)에 따라 생성된 업 또는 다운 신호를 입력 받고, 그 출력값을 상기 차이값을 다중화하는 다중화기로 인가하는 카운터; 및 상기 비교기와 상기 카운터의 출력을 인가 받아 상기 비교포인트를 피드백 제어하는 제어 신호를 출력하는 제어부를 포함하는 인버터 기반의 역전류 방지 회로를 제공한다.
실시 예에 따라, 상기 비교포인트는, 상기 입력전압(
Figure pat00007
)의 가변에 따른 영전류를 기준으로 상기 출력전압(
Figure pat00008
)과 복수의 비교를 통해 상기 영전류의 앞 또는 뒤로 복수의 값(multi-phase)으로 설정될 수 있다.
실시 예에 따라, 상기 카운터는, 상기 데이터 플리플롭에 의해 상기 PMOS가 꺼지는 시점에서 상기 입력전압(
Figure pat00009
)을 확인하여 상기 업 또는 다운 신호를 입력받을 수 있다.
실시 예에 따라, 상기 카운터는, 상기 업 또는 다운 신호에 따라 상기 비교포인트를 조절하기 위한 출력값을 상기 다중화기로 전송할 수 있다.
실시 예에 따라, 상기 제어부는, 상기 업 또는 다운 신호에 따라 비교포인트를 늦추거나 앞당겨서 스위치를 제어할 수 있다.
전술한 바와 같은 구성을 갖는 본 발명에 따르면, Chip을 제작함에 있어서 생기는 각각의 variation과 무관하게, 각 상황에 맞는 스위치 제어 포인트들을 확보하여 최적의 역방향 전류를 방지하는 이점이 있다.
도 1은 종래의 부스트 컨버터의 회로도(a)와 역전류 방지회로(b).
도 2는 종래의 비교기에서 스위치 동작 방식에 따른 역전류의 발생 그래프.
도 3은 본 발명의 실시 예에 따른 역전류 방지 회로의 블록도.
도 4는 본 발명의 실시 예에 따른 비교기에서의 제어 가능한 임계 전압(threshold voltage)의 범위(a)와 스위칭 제어 범위(b).
도 5는 본 발명의 다른 실시 예에 따른 비교기에서 입력 전압(
Figure pat00010
)과 기준 전압(
Figure pat00011
)을 비교하는 회로도(a) 및 출력 결과값(b).
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 명세서 전체에서 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, "그 중간에 다른 구성을 사이에 두고" 연결되어 있는 경우도 포함한다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 1은 종래의 부스트 컨버터의 회로도(a)와 역전류 방지회로(b)를 나타낸고, 도 2는 종래의 비교기에서 스위치 동작 방식에 따른 역전류의 발생 그래프를 나타낸다.
도 1 및 도 2를 참조하면, 기존의 단순 비교기를 통한 역전류 방지회로는 Chip 제작 간의 variation에 의해 스위치 제어 포인트가 바뀌기 때문에 완전한 역방향 전류 차단을 이뤄낼 수 없다.
즉, 기존의 역전류 방지회로는 도 1과 같이 단순 비교기를 통해 VX와 VOUT을 비교해 그 정보를 통해 스위치를 제어한다. 이와 같은 경우 비교기의 성능에 따라서 도 2와 같이 스위치에 동작에 따라서 3가지의 상황이 생길 수 있다. 알맞은 경우는 상관없지만 Early와 Late의 경우 스위치의 기생 다이오드를 통해 전류가 흐르거나, VOUT에서 VIN으로 역방향 전류가 흘러 효율감소를 유발하기 때문에 작은 구동전류를 갖는 어플리케이션의 경우 치명적일 수 있다.
이에 본 발명은 도 3과 같이 역방향 전류를 차단하기 위해, 불연속 전류 모드(DCM)으로 동작하는 부스트 컨버터(Boost Converter)에서 적당한 시기에 비교포인트를 활용하여 스위치를 제어한다.
도 3은 본 발명의 실시 예에 따른 역전류 방지 회로의 블록도를 나타낸다.
도 3을 참조하면, 본 발명은 비교기, 카운터 및 제어부로 구성될 수 있다.
비교기는, 인버터 회로의 PMOS 및 NMOS의 사이즈 비율의 조절을 통해 가변하는 입력전압(
Figure pat00012
)을 인가 받고, 상기 입력전압(
Figure pat00013
)에 따라 소정의 범위의 임계전압(logic threshold voltage)을 갖는 비교포인트를 생성하여 출력전압(
Figure pat00014
)과의 비교를 통해 차이값을 생성할 수 있다.
종래의 비교기의 경우, 복수의 amplifier 기반의 comparator를 통해 range를 구현하며, 복수의 amplifier를 기반으로 제작되는 comparator는 높은 전류 소모 및 큰 면적을 차지하는 문제점이 있으나, 본 발명의 비교기의 경우, 즉 제안하는 구조는 인버터 구조를 기반으로 제작되어 낮은 전류 소모 및 작은 면적을 가지게 된다.
카운터는, 상기 입력전압(
Figure pat00015
)과 클럭(
Figure pat00016
)을 데이터 플리플롭(DFF: Data Flip-Flop)에 인가하여 산출된 판정신호(
Figure pat00017
)에 따라 생성된 업 또는 다운 신호를 입력 받고, 그 출력값을 상기 차이값을 다중화하는 다중화기로 인가할 수 있다.
카운터는 데이터 플리플롭(DFF: Data Flip-Flop)의 신호로부터 업 또는 다운 신호를 인가받을 수 있으며, 데이터 플리플롭(DFF: Data Flip-Flop)은 현재 스위칭 주기의 제2 스위칭 신호(
Figure pat00018
)를 지연기(delay)를 거쳐 지연 신호를 생성하고, 접점의 전압 레벨(
Figure pat00019
)은 데이터 플립플롭의 입력 단자에 접속되도록 연결되어 논리값을 출력하게 설정한다.
이 과정에서 데이터 플리플롭(DFF: Data Flip-Flop)은 논리값에 따라 판정신호(Q)를 생성할 수 있으며, 4bit의 업 또는 다운 신호를 카운터에서 인식할 수 있다. 카운터는 업 또는 다운 신호에 따라 상기 비교포인트를 조절하기 위한 출력값을 상기 다중화기로 전송할 수 있다.
카운터와 관련하여, 현실적으로 정확히 이상적인 영전류 시점에 일치하도록 제2 활성 구간의 길이가 결정되기 어려울 것이므로, 제2 활성 구간의 길이는 이상적인 영전류 시점보다 약간 앞서거나 약간 뒤지는 정도에 도달할 수 있으며 이에 따라, 업 또는 다운 신호를 교번하여 생성하는 식으로 동작할 수 있다.
제어부는, 상기 비교기와 상기 카운터의 출력을 인가 받아 상기 비교포인트를 피드백 제어하는 제어 신호를 출력할 수 있다. 상기 제어부는, 상기 업 또는 다운 신호에 따라 비교포인트를 늦추거나 앞당겨서 스위치를 제어할 수 있다.
도 2와 같이 입력전압(
Figure pat00020
)은 Early와 Late에 따라서 각기 다른 값을 가지게 된다. 다시 말해서 PMOS가 꺼지는 시점의 VX값을 보면 스위치 제어가 Early인지 Late인지 알 수 있다는 말이 된다. 이를 이용하여 이전의 스위치의 제어 상황을 보고, 업 또는 다운 신호를 주어서 Early 라면 비교 포인트를 늦춰서 스위치를 제어하고, Late라면 비교 포인트를 앞당겨서 스위치를 제어할 수 있다.
도 4는 본 발명의 실시 예에 따른 비교기에서의 제어 가능한 임계 전압(threshold voltage)의 범위(a)와 스위칭 제어 범위(b)를 나타낸다.
도 4(a)를 참조하면, 인버터 회로의 PMOS와 NMOS의 사이즈비율을 조정하여 각기 다른 임계전압(logic threshold voltage)이 생성될 수 있으며, 그 range는 일정한 전압을 갖는 출력전압(
Figure pat00021
)과 비교포인트의 역할을 할 수 있다.
도 4(b)를 참조하면, 상기 비교포인트는, 상기 입력전압(
Figure pat00022
)의 가변에 따른 영전류를 기준으로 상기 출력전압(
Figure pat00023
)과 복수의 비교를 통해 상기 영전류의 앞 또는 뒤로 복수의 값(multi-phase)으로 설정될 수 있다.
카운터는 상기 데이터 플리플롭에 의해 상기 PMOS가 꺼지는 시점에서 상기 입력전압(
Figure pat00024
)을 확인하여 상기 업 또는 다운 신호를 입력받을 수 있다.
이를 이용하여 이전의 스위치의 제어 상황을 보고, 업 또는 다운 신호를 주어서 Early 라면 비교 포인트를 늦춰서 스위치를 제어하고, Late라면 비교 포인트를 앞당겨서 스위치를 제어할 수 있다.
이렇게 되면 Chip 제작 간 생기는 variation과 무관하게 항상 일정 범위 안에 비교 포인트들이 존재하기 때문에, 최적의 비교를 통해 역전류 방지 회로를 달성할 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 비교기에서 입력 전압(
Figure pat00025
)과 기준 전압(
Figure pat00026
)을 비교하는 회로도(a) 및 출력 결과값(b)을 나타낸다.
도 5를 참조하면, 본 발명은 상술한 도 3 및 도 4를 통해 구현이 가능하고, 이를 변형한 형태로 도 5와 같이 구현하는 경우, Logic threshold triggered comparator(LTTC)는 VREF를 통해 뒷단 인버터의 logic threshold voltage(VLTH)를 결정하고, 이를 VIN과 비교한 결과를 출력하는 구조로 구현할 수 있으며, 간단한 구조로 적은 면적을 가지며, 고속 동작이 가능한 구조로 만들 수 있다.
앞서 설명한 것처럼 Energy Harvester, IoT 등 작은 구동전류를 갖는 어플리케이션이 많이 등장함에 따라서 이를 구동하는 DCM Boost Converter역시 필요하게 된다. DCM Boost Converter는 스위치 제어에 따라서 역전류가 발생할 수 있다는 위험성이 있다.
이는 효율감소로 이어지기 때문에 미소전류로 구동되는 어플리케이션에서의 이 전류소모는 치명적이다. 이와 같은 관점에서 제안하는 역 전류 방지회로는 Chip 제작 간 생기는 variation과 무관하게 최적의 스위치제어를 통해 역전류 방지를 달성할 수 있다. 인버터 기반의 회로이기 때문에 설계가 쉽다는 장점이 있고, 앞으로 계속해서 등장하게 될 미소전류 어플리케이션에도 적합한 장점이 있다.
이상에서 대표적인 실시예를 통하여 본 발명을 상세하게 설명하였으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리 범위는 설명한 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태에 의하여 정해져야 한다.

Claims (5)

  1. 인버터 회로의 PMOS 및 NMOS의 사이즈 비율의 조절을 통해 가변하는 입력전압(
    Figure pat00027
    )을 인가 받고, 상기 입력전압(
    Figure pat00028
    )에 따라 소정의 범위의 임계전압(logic threshold voltage)을 갖는 비교포인트를 생성하여 출력전압(
    Figure pat00029
    )과의 비교를 통해 차이값을 생성하는 비교기(CMP:Comparator);
    상기 입력전압(
    Figure pat00030
    )과 클럭(
    Figure pat00031
    )을 데이터 플리플롭(DFF: Data Flip-Flop)에 인가하여 산출된 판정신호(
    Figure pat00032
    )에 따라 생성된 업 또는 다운 신호를 입력 받고, 그 출력값을 상기 차이값을 다중화하는 다중화기로 인가하는 카운터; 및
    상기 비교기와 상기 카운터의 출력을 인가 받아 상기 비교포인트를 피드백 제어하는 제어 신호를 출력하는 제어부를 포함하는 인버터 기반의 역전류 방지 회로.
  2. 제 1 항에 있어서,
    상기 비교포인트는,
    상기 입력전압(
    Figure pat00033
    )의 가변에 따른 영전류를 기준으로 상기 출력전압(
    Figure pat00034
    )과 복수의 비교를 통해 상기 영전류의 앞 또는 뒤로 복수의 값(multi-phase)으로 설정되는 것을 특징으로 하는 인버터 기반의 역전류 방지 회로.
  3. 제 1 항에 있어서,
    상기 카운터는,
    상기 데이터 플리플롭에 의해 상기 PMOS가 꺼지는 시점에서 상기 입력전압(
    Figure pat00035
    )을 확인하여 상기 업 또는 다운 신호를 입력받는 것을 특징으로 하는 인버터 기반의 역전류 방지 회로.
  4. 제 1 항에 있어서,
    상기 카운터는,
    상기 업 또는 다운 신호에 따라 상기 비교포인트를 조절하기 위한 출력값을 상기 다중화기로 전송하는 것을 특징으로 하는 인버터 기반의 역전류 방지 회로.
  5. 제 4 항에 있어서,
    상기 제어부는,
    상기 업 또는 다운 신호에 따라 비교포인트를 늦추거나 앞당겨서 스위치를 제어하는 것을 특징으로 하는 인버터 기반의 역전류 방지 회로.
KR1020200060018A 2020-05-19 2020-05-19 인버터 기반의 역전류 방지 회로 KR102354336B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200060018A KR102354336B1 (ko) 2020-05-19 2020-05-19 인버터 기반의 역전류 방지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200060018A KR102354336B1 (ko) 2020-05-19 2020-05-19 인버터 기반의 역전류 방지 회로

Publications (2)

Publication Number Publication Date
KR20210143073A true KR20210143073A (ko) 2021-11-26
KR102354336B1 KR102354336B1 (ko) 2022-01-21

Family

ID=78700386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200060018A KR102354336B1 (ko) 2020-05-19 2020-05-19 인버터 기반의 역전류 방지 회로

Country Status (1)

Country Link
KR (1) KR102354336B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692169B1 (ko) * 2015-12-29 2017-01-03 성균관대학교산학협력단 불연속 전류 동작 모드에서 역전류를 차단할 수 있는 저전력 직류-직류 변환 장치 및 방법
KR20190089611A (ko) * 2018-01-23 2019-07-31 어보브반도체 주식회사 디지털 방식의 역전류를 차단할 수 있는 저전력 직류-직류 변환 장치 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692169B1 (ko) * 2015-12-29 2017-01-03 성균관대학교산학협력단 불연속 전류 동작 모드에서 역전류를 차단할 수 있는 저전력 직류-직류 변환 장치 및 방법
KR20190089611A (ko) * 2018-01-23 2019-07-31 어보브반도체 주식회사 디지털 방식의 역전류를 차단할 수 있는 저전력 직류-직류 변환 장치 및 그것의 동작 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jongin Lee et al., "Design of a step-down transformer with improved light load efficiency using a reverse current prevention circuit and a multiplexer", Korean Society of Electronics Engineers Conference, pp.158-159 *

Also Published As

Publication number Publication date
KR102354336B1 (ko) 2022-01-21

Similar Documents

Publication Publication Date Title
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
US8120338B2 (en) Dropper-type regulator
US9577525B2 (en) Adaptive dead time control
JP2004023846A (ja) 駆動装置
KR20140007646A (ko) 파워 모스 트랜지스터의 게이트 구동회로
US20110057633A1 (en) Load driving circuit
US10483853B2 (en) DC-DC converter
US10116211B2 (en) Power converter with adaptive zero-crossing current detection
JP2024014878A (ja) 半導体装置
US10127953B2 (en) Circuit for selecting a power supply voltage having a controlled transition
US8513930B2 (en) Active power switch topology for switching regulators
JP2008283827A (ja) スイッチング電源
KR102354336B1 (ko) 인버터 기반의 역전류 방지 회로
JP3942583B2 (ja) ドライバ回路
JP2018207276A (ja) ゲート駆動回路
US9742404B2 (en) Level shifter circuit with improved time response and control method thereof
US10052960B2 (en) Circuit for pulse duty factor limitation in a switch mode regulator, and method for operating a switch mode regulator
WO2017107193A1 (zh) 低压差稳压器及电压调节方法
KR101916586B1 (ko) 최대전력점 구동 장치
US9935550B2 (en) System and method for preventing cross-conduction when switching circuitry during voltage regulation
US6750694B1 (en) Signal clipping circuit
CN111082655A (zh) 负载驱动电路
CN110663164A (zh) 具有多个功率模式的功率转换器预驱动器系统
WO2018051084A1 (en) Dc-dc converters
JP7086291B2 (ja) スイッチングデバイスの駆動装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant