WO2007066625A1

WO2007066625A1 - モータ駆動回路、方法およびそれを用いた冷却装置

Info

Publication number: WO2007066625A1
Application number: PCT/JP2006/324190
Authority: WO
Inventors: Hiroaki Hayashi; Toshikazu Satake
Original assignee: Rohm Co., Ltd.
Priority date: 2005-12-06
Filing date: 2006-12-04
Publication date: 2007-06-14
Also published as: US7786688B2; TWI430561B; US20090045762A1; TW200731655A

Abstract

　駆動信号生成回路１は、トルクの目標値に応じて、Ｈブリッジ回路１１０のトランジスタのオンオフを制御する駆動信号ＳＤＨ、ＳＤＬを生成する。ドライバ回路３は、駆動信号生成回路１から出力される駆動信号ＳＤＨ、ＳＤＬにもとづき、Ｈブリッジ回路１１０のハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを交互にオンオフする。ドライバ回路３は、モータの停止が指示されると、ハイサイドトランジスタＭＨ１、ＭＨ２を直ちにオフするとともに、ローサイドトランジスタＭＬ１、ＭＬ２を、所定の遅延時間τｄ経過後にオフする。

Description

明細書

モータ駆動回路、方法およびそれを用いた冷却装置

技術分野

[0001] 本発明は、モータ駆動技術に関する。

背景技術

[0002] 1. 近年のパーソナルコンピュータやワークステーションの高速化にともない、 CPU ( Central Processor Unit)や DSP(Digital Signal Processor)などの演算処理用 LSI (Large Scale Integrated circuit)の動作速度は上昇の一途をたどっている。

[0003] このような LSIは、その動作速度、すなわちクロック周波数が高くなるにつれて発熱量も大きくなる。 LSIからの発熱は、その LSI自体を熱暴走に導いたり、あるいは周囲の回路に対して影響を及ぼすという問題がある。したがって、 LSIの適切な熱冷却はきわめて重要な技術となって、る。

[0004] LSIを冷却するための技術の一例として、冷却ファンによる空冷式の冷却方法がある。この方法においては、たとえば、 LSIの表面に対向して冷却ファンを設置し、冷た V、空気を冷却ファンにより LSI表面に吹き付ける。このような冷却ファンによる LSIの冷却に際して、 LSI付近の温度をモニタし、その温度に応じてファンの回転を変化させることにより冷却の程度を調整することが行われている (特許文献 1、 2)。また、特許文献 3には、ファンモータが予め定められた最低の回転数以上で回転するように、パルス幅変調された信号のデューティ比を制限する技術が開示されている。

[0005] 2. 単相モータや多相モータを所望のトルクで回転させるために、モータのコイルの通電期間をパルス幅変調信号などのパルス信号によって制御する技術が広く用いられる。

[0006] 停止したモータの駆動を開始する場合に、モータのコイルに対して、目標のトルクに応じたパルス幅を有するスイッチング電圧を、きなり印加すると、モータのコイルに急激に電流が流れることになる。モータの起動時、特にその回転数力^に近い場合、発電機能がないため、コイルに流れる電流は、印加された電圧を、巻き線抵抗で除した値となる。コイルの抵抗値は電力損失を低減するために、非常に低く設計されており、コイル電流が、駆動回路や、コイル自身の定格を超え、回路の信頼性に影響を及ぼす場合がある。

[0007] また、コイルで発生する逆起電圧は、コイルに流れる電流の時間変化率に比例する

。したがって、上述のように、コイル電流が急激に増加すると、非常に大きな逆起電圧が発生し、駆動回路の定格を超えるおそれもある。

[0008] かかる理由から、モータの起動開始直後に、コイルに流れる電流を徐々に増加させるソフトスタート制御が行われる (たとえば、特許文献 1、 2参照)。特許文献 1に記載のソフトスタート制御では、時間に応じて電圧値が緩やかに増大するソフトスタート電圧を生成し、このソフトスタート電圧を、三角波あるいはのこぎり波状の周期電圧と比較し、デューティ比が緩やかに増加するパルス変調信号を生成し、コイルの通電時間をゆるやかに増加させ、ソフトスタートを行って！/、る。

特許文献 1：特開平 7— 31190号公報

特許文献 2：特開 2001— 284868号公報

特許文献 3 :特開 2004— 153955号公報

特許文献 4：特開平 6 - 98574号公報

特許文献 5：特開平 7— 95792号公報

特許文献 6：特開 2001—45790号公報

発明の開示

発明が解決しょうとする課題

[0009] 1. 回転しているモータを停止すると、コイルに回生電流が流れ、この回生電流が、電源に向力つて流れるという問題があった。この際に発生する逆起電圧は、トランジスタ素子などの耐圧を超える場合も想定される。力かる問題は、ファンモータの駆動のみでなぐその他のモータ駆動の際にも発生する。

[0010] 特許文献 4には、サイリスタを駆動対象のモータと並列に設け、回生制御を行う技術が開示されている。しかしながら、特許文献 4に記載される技術は、複数のトランジスタによってブリッジ回路を構成し、複数のトランジスタを交互にオンオフして駆動する際 (たとえば特許文献 3の Hブリッジ回路など）には、利用することができない。 [0011] Hブリッジ回路などを利用したモータ駆動回路では、モータの停止時に生ずる逆起電圧から回路を保護するために、電源電圧端子と接地間に、キャパシタを設けたり、ツエナーダイオードを設け、回生電流の逃げ道を形成し、逆起電圧をクランプする手法がとられていた。し力しながら、キャパシタゃツエナーダイオードの追カ卩は、回路面積やコストの上昇につながるという問題があった。

[0012] 2. また、特許文献 4、 5に記載されるようなソフトスタート制御では、モータの通電時間を単調にしか増加させることしかできなヽと、う問題もある。

[0013] 1. 本発明は係る課題に鑑みてなされたものであり、ある実施の形態の目的のひとつは、ブリッジ構成によりモータを駆動するモータ駆動回路におけるモータの停止時の逆起電圧の発生の抑制にある。

2. また、本発明のある実施の形態の目的のひとつは、自由度の高いソフトスタート制御を実現可能なモータ駆動回路の提供にある。

課題を解決するための手段

[0014] 1. 本発明のある態様は、電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも 2対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動回路に関する。このモータ駆動回路は、モータのトルクの目標値に応じて、出力段のトランジスタのオンオフを制御する駆動信号を生成する駆動信号生成回路と、駆動信号生成回路力も出力される駆動信号にもとづき、出力段のハィサイドトランジスタおよびローサイドトランジスタを交互にオンオフするドライバ回路と、を備える。ドライバ回路は、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタの、ずれか一方を直ちにオフするとともに、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタの、ずれか他方を、所定の遅延時間経過後にオフする。

[0015] この態様によると、遅延時間の間、ハイサイドトランジスタで構成されるループ、あるいはローサイドトランジスタで構成されるループに回生電流を流すことができるため、逆起電圧の発生を抑制することができる。

[0016] ドライバ回路は、遅延時間の間、ハイサイドトランジスタまたはローサイドトランジスタの!ヽずれか他方を、駆動信号にもとづき制御してもよ!/、。

この場合、遅延時間の間、回生電流は、 MOSFET (Metal Oxide Semicondu ctor Field Effect Transistor)のボディダイオードあるいは別に設けられたフラィホイールダイオードを介して流れる。

[0017] ドライバ回路は、遅延時間の間、ハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、強制的にオンしてもよい。

この場合、遅延時間の間、ノ、ィサイドトランジスタあるいはローサイドトランジスタがオンするため、回生電流がトランジスタの抵抗値の低いチャンネルを流れることになり、回路の消費電力を低減することができる。

[0018] ドライバ回路は、モータの停止を指示する停止信号を受け、遅延時間だけシフトした異なるタイミングで、所定レベルとなる第 1タイミング信号および第 2タイミング信号を出力するタイミング信号生成回路と、駆動信号生成回路からハイサイドトランジスタに供給されるハイサイド駆動信号の経路上に設けられ、ハイサイド駆動信号を第 1タイミング信号と論理合成し、第 1タイミング信号が所定レベルの期間、ハイサイドトランジスタを強制的にオフする第 1合成回路と、駆動信号生成回路からローサイドトランジスタに供給されるローサイド駆動信号の経路上に設けられ、ローサイド駆動信号を第 2タイミング信号と論理合成し、第 2タイミング信号が所定レベルの期間、ローサイドトランジスタを強制的にオフする第 2合成回路と、を含んでもよい。

[0019] タイミング信号生成回路は、第 1タイミング信号を所定レベルとしてから、遅延時間経過後に第 2タイミング信号を所定レベルとし、第 2合成回路は、遅延時間の間、ローサイドトランジスタを、ローサイド駆動信号にもとづき駆動してもよ、。

[0020] タイミング信号生成回路は、第 2タイミング信号を所定レベルとしてから、遅延時間経過後に第 1タイミング信号を所定レベルとし、第 1合成回路は、遅延時間の間、ハイサイドトランジスタを、ハイサイド駆動信号にもとづき駆動してもよ、。

[0021] タイミング信号生成回路は、第 1タイミング信号を所定レベルとしてから、遅延時間経過後に第 2タイミング信号を所定レベルとし、第 2合成回路は、遅延時間の間、ローサイドトランジスタを、強制的にオンしてもよい。

[0022] タイミング信号生成回路は、第 2タイミング信号を所定レベルとしてから、遅延時間経過後に第 1タイミング信号を所定レベルとし、第 1合成回路は、遅延時間の間、ハイサイドトランジスタを、強制的にオンしてもよい。

[0023] モータの状態をモニタし、所定の条件を満たすとき所定レベルとなり、モータの停止を指示する停止信号を生成する停止信号生成回路をさらに備えてもよい。

[0024] 停止信号生成回路は、モータの温度をモニタし、所定の温度範囲力逸脱したときに、停止信号を所定レベルとしてもよい。停止信号生成回路は、モータの回転状態をモニタし、回転不能のときに、停止信号を所定レベルとしてもよい。停止信号生成回路は、モータのコイルに流れる電流を検出し、検出した電流が所定値を超えたときに、停止信号を所定レベルとしてもよい。

[0025] モータ駆動回路は、 1つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗ゃキャパシタなどが半導体基板の外部に設けられていてもよい。モータ駆動回路を、 1つの LSIとして集積ィ匕することにより、回路面積を削減することができる。

[0026] 本発明の別の態様は、冷却装置である。この冷却装置は、ファンモータと、ファンモータを駆動する上述のモータ駆動回路と、を備える。

[0027] 本発明のさらに別の態様は、電子機器である。この電子機器は、上述の冷却装置を備える。この態様〖こよると、電子機器の内部の冷却対象を、温度に応じて好適に冷去 Pすることができる。

[0028] 本発明のさらに別の態様は、電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも 2対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動方法である。このモータ駆動方法は、モータのトルクの目標値に応じて、出力段のトランジスタのオンオフを制御する駆動信号を生成するステツプと、生成した駆動信号にもとづき、出力段のハイサイドトランジスタおよびローサイドトランジスタを交互にオンオフするステップと、モータの停止を指示する停止信号を生成するステップと、モータの停止が指示されると、トランジスタ対のノ、ィサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタの、ずれか他方を、所定の遅延時間経過後にオフするステップと、を備える。

[0029] 2. 本発明のある態様は、駆動対象のモータのコイルの通電時間を規定するパルス変調された駆動信号を生成し、モータの回転数を制御するモータ駆動回路に関する。このモータ駆動回路は、モータの起動時に、時間とともに電圧値が変化する第 1起動制御電圧を生成する時定数回路と、時定数回路から出力される第 1起動制御電圧を増幅し、第 2起動制御電圧として出力する増幅器と、モータのトルクの目標値に応じて設定される回転制御電圧を、第 1、第 2起動制御電圧と合成し、 3つの電圧のいずれかに応じたデューティ比を有するパルス変調された駆動信号を生成する駆動信号生成回路と、を備える。

[0030] この態様によると、さまざまなパルス変調された駆動信号のデューティ比を、第 1、第 2制御電圧および回転制御電圧の 3つの電圧を合成することによって、多様に設定することができ、モータの起動時の回転制御の自由度を向上することができる。なお、本明細書において、「増幅」には利得が 1より低い減衰も含むものとし、「増幅器」は減衰器を含むものとする。

[0031] 増幅器は、可変利得増幅器であってもよい。また、増幅器は、第 1起動制御電圧を反転増幅する反転増幅器であってもよぐ第 1起動制御電圧を非反転増幅する非反転増幅器であってもよい。増幅器の利得を制御することにより、モータの起動時の回転制御を自在に行うことができる。

[0032] 駆動信号生成回路は、回転制御電圧を、所定の周期電圧と比較することによりパルス変調信号を生成するパルス変調コンパレータと、第 1起動制御電圧を、周期電圧と比較することにより第 1制御パルス信号を生成する第 1コンパレータと、第 2起動制御電圧を、周期電圧と比較することにより第 2制御パルス信号を生成する第 2コンパレータと、パルス変調信号を、第 1、第 2制御パルス信号と論理演算により合成することにより、駆動信号を生成する合成回路と、を含んでもよい。

[0033] パルス変調コンパレータ、第 1コンパレータ、第 2コンパレータにおいて、三角波あるいはのこぎり波状の周期電圧を用いてパルス変調信号を生成する。各コンパレータの出力信号は、ノ、ィレベルまたはローサイドの、ずれかをとる論理信号であるため、論理演算によって合成することにより、駆動信号のデューティ比を、 3つのコンパレータから出力されるパルス信号のデューティ比のいずれかに設定することができる。

[0034] 合成回路は、パルス変調コンパレータにより生成されたパルス変調信号を、第 2コンパレータにより生成される第 2制御パルス信号と論理演算する第 1論理ブロックと、第

1コンパレータにより生成される第 1制御パルス信号を、第 1論理ブロックの出力信号と合成する第 2論理ブロックと、を含んでもよい。

[0035] 駆動信号生成回路は、回転制御電圧、第 1、第 2制御電圧の大小関係にもとづき、

3つのうちいずれかの電圧を選択する電圧選択回路と、電圧選択回路から出力された電圧を、所定の周期電圧と比較することにより、パルス変調された駆動信号を生成するパルス幅変調コンパレータと、を含んでもよい。

[0036] モータ駆動回路は、 1つの半導体基板上に一体集積化されてもよい。モータ駆動回路を、 1つの LSIとして集積ィ匕することにより、回路面積を削減することができる。

[0037] 本発明の別の態様は、冷却装置である。この装置は、ファンモータと、ファンモータを駆動するモータ駆動回路と、を備える。

[0038] 本発明のさらに別の態様は、電子機器である。この電子機器は、上述の冷却装置を備える。この態様〖こよると、電子機器の内部の冷却対象を、温度に応じて好適に冷去 Pすることができる。

[0039] 本発明のさらに別の態様は、モータ駆動方法である。この方法は、駆動対象のモータのコイルの通電時間を規定するパルス変調された駆動信号を生成し、モータの回転数を制御するモータ駆動方法であって、モータの起動時に、時間とともに電圧値が変化する第 1起動制御電圧を生成するステップと、第 1起動制御電圧を増幅し、第 2起動制御電圧として出力するステップと、モータのトルクの目標値に応じて設定される回転制御電圧を、第 1、第 2起動制御電圧と合成し、 3つの電圧のいずれかに応じたデューティ比を有するパルス変調された駆動信号を生成するステップと、を備える。

[0040] なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。発明の効果

[0041] 本発明の少なくともひとつの実施の形態によれば、ブリッジ構成によりモータを駆動するモータ駆動回路において、モータの停止時の逆起電圧の発生を抑制することができる。また、本発明の少なくともひとつの実施の形態によれば、自由度の高いソフトスタート制御を実現することができる。

図面の簡単な説明

[図 1]第 1の実施の形態に係る冷却装置の構成を示す回路図である。

[図 2]図 2 (a)〜 (e)は、第 1の実施の形態に係るモータ駆動回路のモータ停止時における動作状態を示すタイムチャートである。

[図 3]図 3 (a)〜（c)は、第 1の実施の形態における Hブリッジ回路のモータ停止時の状態を示す図である。

[図 4]図 4 (a)〜（c)は、第 1の実施の形態の変形例における Hブリッジ回路のモータ停止時の状態を示す図である。

[図 5]図 5 (a)〜（e)は、第 2の実施の形態に係るモータ駆動回路のモータ停止時における動作状態を示すタイムチャートである。

[図 6]図 6 (a)〜（c)は、第 2の実施の形態における Hブリッジ回路のモータ停止時の状態を示す図である。

[図 7]第 3の実施の形態に係る冷却装置の構成を示す回路図である。

[図 8]合成回路の構成例を示す回路図である。

[図 9]図 9 (a)〜（d)は、図 7のモータ駆動回路の、モータ起動時における動作状態を示すタイムチャートである。

[図 10]図 10 (a)〜 (d)は、増幅器の利得を高く設定した場合の動作状態を示すタイムチャートである。

[図 11]第 4の実施の形態に係るモータ駆動回路の構成の一部を示す回路図である。

[図 12]図 12 (a)〜（c)は、図 11のモータ駆動回路の、モータ起動時における動作状態を示すタイムチャートである。

[図 13]第 5の実施の形態に係るモータ駆動回路の構成の一部を示す回路図である。

[図 14]図 13のモータ駆動回路により実現可能なデューティ比の制御の一例を示すタィムチャートである。

発明を実施するための最良の形態 [0043] 以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

[0044] (第 1の実施の形態）

本発明のいくつかの実施の形態は、デスクトップ型あるいはノート型のパーソナルコンピュータゃワークステーションなどの電子計算機、あるいは冷蔵庫などの電子機器を冷却するための冷却装置に使用されるモータ駆動回路に関する。

[0045] 図 1は、本発明の第 1の実施の形態に係る冷却装置 200の構成を示す回路図である。冷却装置 200は、モータ駆動回路 100、 Hブリッジ回路 110、ファンモータ 120を含む。

[0046] ファンモータ 120は、本実施の形態において単相全波モータであって、図示しない冷却対象物に対向して配置される。このファンモータ 120は、モータ駆動回路 100および Hブリッジ回路 110によって生成されるスイッチング信号 Vswl、Vsw2によりコィル電流、すなわち通電状態が制御されて回転が制御される。

[0047] Hブリッジ回路 110は、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2、第 1ローサイドトランジスタ ML1、第 2ローサイドトランジスタ ML2、電流検出抵抗 Rdetを含む。この Hブリッジ回路 110は、ファンモータ 120を駆動するための出力段である。第 1ハイサイドトランジスタ MH1、第 1ローサイドトランジスタ ML1は、電源電圧端子 112と接地端子 GND間に直列に接続され、トランジスタ対 (以下、第 1トランジスタ対という）を構成する。同様に、第 2ハイサイドトランジスタ MH2、第 2ローサイドトランジスタ ML2も、トランジスタ対 (以下第 2トランジスタ対という）を構成する。本実施の形態において、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ M H2は、 Pチャンネル MOSFETである。また、第 1ローサイドトランジスタ ML1、第 2口一サイドトランジスタ ML2は、 Nチャンネル MOSFETである。

[0048] 第 1トランジスタ対を構成する第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2は、交互に相補的にオンオフする。第 1ハイサイドトランジスタ MH1、第 1 ローサイドトランジスタ ML1のオンオフは、各トランジスタのゲートに印加される、第 1 ノ、ィサイド駆動信号 SDH1、第 1ローサイド駆動信号 SDL1によって制御される。

[0049] 第 1ハイサイドトランジスタ MH1、第 1ローサイドトランジスタ ML 1の接続点の電圧力第 1スイッチング信号 Vswlとして、ファンモータ 120のコイルの一端に印加される。第 1ハイサイドトランジスタ MH1がオンのとき、第 1スイッチング信号 Vswlは電源電圧 Vddとなり、第 1ローサイドトランジスタ ML1がオンのとき、第 1スイッチング信号 Vs wlは接地電位 (OV)となる。

[0050] 第 2トランジスタ対を構成する第 2ハイサイドトランジスタ MH2、第 2ローサイドトランジスタ ML2のオンオフは、各トランジスタのゲートに印加される第 2ハイサイド駆動信号 SDH2、第 2ローサイド駆動信号 SDL2によって制御される。 2つのトランジスタの接続点の電圧は、第 2スイッチング信号 Vsw2として、ファンモータ 120のコイルの他端に印加される。第 2スイッチング信号 Vsw2は、第 1スイッチング信号 Vswlと逆相となるように制御される。

[0051] 共通に接続された第 1ローサイドトランジスタ ML1および第 2ローサイドトランジスタ ML2のソースと、接地端子 GND間には、電流検出抵抗 Rdetが設けられる。この電流検出抵抗 Rdetは、ファンモータ 120のコイルに流れる電流を電圧（検出電圧 Vdet という）に変換する。検出電圧 Vdetは、モータ駆動回路 100に帰還される。

[0052] なお、 Hブリッジ回路 110を構成する 4つのトランジスタは、モータ駆動回路 100に一体集積化されてもよい。また、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2のソースと、電源電圧 Vddを出力する電源（図示せず）には、逆接防止用のダイオードを設けてもよい。

[0053] モータ駆動回路 100は、出力段である Hブリッジ回路 110に対して、駆動信号 SD Hl、 SHL1、 SDH2、 SDL2を供給する。 Hブリッジ回路 110の駆動方法としては、リユア駆動と、パルス駆動があるが、本実施の形態はいずれの方式にも対応することができるものである。

[0054] モータ駆動回路 100は、駆動信号生成回路 1、ドライバ回路 3、停止信号生成回路

8を備え、ひとつの半導体基板上に一体集積化された機能 ICである。

[0055] 駆動信号生成回路 1は、ファンモータ 120のトルクの目標値およびロータの相遷移に応じて、 Hブリッジ回路 110のトランジスタ MH1、 MH2、 ML1、 ML2のオンオフを制御する駆動信号 SDH1、 SDH2、 SDL1、 SDL2を生成する。駆動信号生成回路 1は、たとえば、図示しないホール素子から出力されるホール信号にもとづいて、駆動信号 (以下、必要に応じて SDと総称する）を生成してもよい。さらに、トルクの目標値に応じて、デューティ比が設定されるパルス幅変調信号を生成し、このパルス幅変調信号と、ホール信号を合成することにより、駆動信号 SDを生成してもよい。

[0056] ドライバ回路 3は、駆動信号生成回路 1から出力される駆動信号 SDにもとづき、 H ブリッジ回路 110のハイサイドトランジスタ MH1、 MH2およびローサイドトランジスタ ML1、 ML2を相補的に、交互にオンオフする。

[0057] ドライバ回路 3は、モータの停止が指示されると、トランジスタ対のノ、ィサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフする。本実施の形態においてドライバ回路 3は、第 1、第 2トランジスタ対それぞれの第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2を直ちにオフするものとする。

[0058] さらに、ドライバ回路 3は、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれ力他方を、所定の遅延時間 τ d経過後にオフする。本実施の形態においてドライバ回路 3は、第 1、第 2トランジスタ対それぞれの第 1ローサイドトランジスタ ML 1、第 2ローサイドトランジスタ ML2を遅延時間 τ d経過後にオフする。

[0059] 次に、ドライバ回路 3の構成例について、図 1のブロック図をもとに説明する。本実施の形態において、ドライバ回路 3は、タイミング信号生成回路 4、第 1合成回路 5、第 2合成回路 6、プリドライバ 7を含む。

[0060] タイミング信号生成回路 4は、ファンモータ 120の停止を指示する停止信号 Sstop を受け、遅延時間て dだけシフトした異なるタイミングで、ハイレベルとなる第 1タイミング信号 ST1、第 2タイミング信号 ST2を出力する。本実施の形態において、タイミング信号生成回路 4は、第 1タイミング信号 ST1をハイレベルとしてから、遅延時間 τ d経過後に第 2タイミング信号 ST2をノヽィレベルとする。

[0061] 第 1合成回路 5は、駆動信号生成回路 1から第 1ハイサイドトランジスタ MH1および第 2ハイサイドトランジスタ MH2に供給される、第 1ハイサイド駆動信号 SDH1、第 2 ノ、ィサイド駆動信号 SDH2の経路上に設けられる。第 1合成回路 5は、ハイサイド駆動信号 SDH1、 SDH2を、第 1タイミング信号 ST1と論理合成し、第 1タイミング信号 ST1がハイレベルの期間、ハイサイドトランジスタ MH1、 MH2を強制的にオフする。第 1合成回路 5は、第 1タイミング信号 ST1がハイレベルの期間、ハイサイド駆動信号 SDH1、 SDH2の信号レベルを、ハイサイドトランジスタ MH1、 MH2がオフする論理値に固定する。第 1合成回路 5は、 ANDゲートや ORゲートなどを用いて容易に構成することができる。

[0062] 第 2合成回路 6は、駆動信号生成回路 1から第 1ローサイドトランジスタ ML1および第 2ローサイドトランジスタ ML2に供給される、第 1ローサイド駆動信号 SDL1および第 2ローサイド駆動信号 SDL2の経路上に設けられる。第 2合成回路 6は、ローサイド駆動信号 SDL1、 SDL2を第 2タイミング信号 ST2と論理合成し、第 2タイミング信号 ST2がハイレベルの期間、ローサイドトランジスタ ML1、 ML2を強制的にオフする。第 2合成回路 6は、第 2タイミング信号 ST2がハイレベルの期間、ローサイド駆動信号 SDL1、 SDL2の信号レベルを、ローサイドトランジスタ ML1、 ML2がオフする論理値に固定する。

[0063] また、本実施の形態において、第 2合成回路 6は、遅延時間 τ dの間、ローサイドトランジスタ ML1、 ML2のオンオフを、ローサイド駆動信号 SDL1、 SDL2にもとづき設定する。

[0064] 第 1合成回路 5および第 2合成回路 6から出力されるハイサイド駆動信号 SDH1 '、 SDH2'、およびローサイド駆動信号 SDL1 '、 SDL2'は、プリドライバ 7へと入力される。プリドライバ 7は、 Hブリッジ回路 110を構成するトランジスタを駆動するのに十分な駆動能力を有する。プリドライバ 7は、駆動信号 SDH1 '、 SDH2'、 SDL1 '、 SDL 2'にもとづいて、トランジスタ MH1、 MH2、 ML1、 ML2のオンオフを切り換える。

[0065] 停止信号生成回路 8は、ファンモータ 120の状態をモニタし、所定の条件を満たすときハイレベルとなってファンモータ 120の停止を指示する停止信号 Sstopを生成する。本実施の形態において、停止信号生成回路 8にはファンモータ 120のコイルに流れる電流に対応した検出電圧 Vdetが入力されている。停止信号生成回路 8は、検出電圧 Vdetが所定のしきい値電圧を超えたとき、すなわち、コイル電流が所定値を超えたときに、停止信号 Sstopをハイレベルとして、ファンモータ 120の停止を指示する。

[0066] 停止信号生成回路 8は、ファンモータ 120のコイル電流の他、ファンモータ 120の温度をモニタし、温度が所定の温度範囲を逸脱したときに、停止信号 Sstopをハイレベルとしてもよい。また、停止信号生成回路 8は、ファンモータ 120の回転状態をモ- タし、異物などによって回転不能のときに、停止信号 Sstopをノヽィレベルとしてもよい。停止信号生成回路 8は、複数の情報をモニタし、複合的に解析して停止信号 Ssto Pを生成してもよい。停止信号生成回路 8は、回路の異常を検出する回路と把握してもよい。また、タイミング信号生成回路 4に入力される停止信号 Sstopは、モータ駆動回路 100の外部から与えられてもよ、。

[0067] 以上のように構成されたモータ駆動回路 100の動作について説明する。図 2 (a)〜

(e)は、本実施の形態に係るモータ駆動回路 100の、モータ停止時における動作状態を示すタイムチャートである。図 2 (a)は、停止信号 Sstopを、同図 (b)は、第 1タイミング信号 ST1を、同図（c)は、第 2タイミング信号 ST2を、同図（d)は、第 1合成回路 5から出力されるノ、ィサイド駆動信号 SDH'を、同図（e)は、第 2合成回路 6から出力されるローサイド駆動信号 SDL'を示す。

[0068] 時刻 tO〜tlの期間、モータ駆動回路 100は、ファンモータ 120を所定の回転数で回転させている。時刻 tlに、停止信号生成回路 8によって回路の異常が検出されると、停止信号 Sstopがハイレベルとなる。停止信号 Sstopがハイレベルとなると、タイミング信号生成回路 4は、直ちに第 1タイミング信号 ST1をノヽィレベルとする。

[0069] 時刻 tlに、第 1タイミング信号 ST1がハイレベルとなると、第 1合成回路 5は、ノ、ィサイド駆動信号 SDHの論理値を固定し、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2をオフする。

[0070] 時刻 tlから遅延時間て d経過後の時刻 t2に、タイミング信号生成回路 4は、第 2タイミング信号 ST2をノヽィレベルとする。第 2タイミング信号 ST2がハイレベルとなると、第 2合成回路 6は、ローサイド駆動信号 SDLの論理値を固定し、第 1ローサイドトランジスタ ML1、第 2ローサイドトランジスタ ML2をオフする。

[0071] 時刻 tl〜t2の遅延時間て dの期間、第 1ローサイドトランジスタ ML1、第 2ローサイドトランジスタ ML2は、駆動信号生成回路 1により生成される駆動信号 SDL1、 SDL 2によってオンオフが制御されている。上述のように、第 1ローサイド駆動信号 SDL1 、第 2ローサイド駆動信号 SDL2は、排他的にオンオフが制御されるため、時刻 tl〜t 2においても、ファンモータ 120のロータの位置に応じて、一方がオン、他方がオフの状態となっている。

[0072] 図 3 (a)〜（c)は、モータ停止時の Hブリッジ回路 110の状態を示す図である。図 3 ( a)は、停止信号 Sstopがハイレベルに遷移した時刻 tlの直前における状態を、同図 (b)は、時刻 tl〜t2の遅延時間て dの期間の状態を、同図（c)は、時刻 t2以降の状態を示している。図 3 (a)〜（c)において、 Hブリッジ回路 110を構成するトランジスタは、スィッチとして示される。

[0073] 図 3 (a)に示すように、停止信号 Sstopがハイレベルとなる時刻 tlの直前において、第 1ハイサイドトランジスタ MH1、第 2ローサイドトランジスタ ML2がオンの状態であつたとする。このとき、ファンモータ 120のコイル Lには、電源電圧端子 112から第 1ハイサイドトランジスタ MH1、コイル L、第 2ローサイドトランジスタ ML2の経路でコイル電流 Icoilが流れている。

[0074] 時刻 tlに、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2が強制的にオフすると、コイル Lに蓄えられていたエネルギによって、逆起電力が発生し、同図（a)に流れていたコイル電流 Icoilを流し続けようとする。その結果、第 1ローサイドトランジスタ ML1のバックゲートとドレイン間に存在するボディダイオード D1を介して、コイル電流 Icoilが供給される。

[0075] 図 3 (b)に示す状態が遅延時間て dの間、保持されると、コイル Lに蓄えられたエネルギが消散し、コイル電流 Icoilは 0となる。逆に言えば、遅延時間て dは、回生によりエネルギが消散するのに要する時間よりも長く設定することが望ましい。この時間は、コイルのインダクタンス等によって定めるべき値であり、ファンモータなどに使用されるモータであれば、たとえば、サブ msから数十 msの範囲に設定するのが望ましい。

[0076] 時刻 t2に、第 2タイミング信号 ST2がハイレベルとなると、図 3 (c)に示すように、すベてのトランジスタ (スィッチ）がオフする。

[0077] このように、本実施の形態に係るモータ駆動回路 100によれば、モータの停止が指示されてから、ローサイドトランジスタをオフするまでに遅延をもたせることにより、 2つのローサイドトランジスタを含むループによって回生経路を形成することができ、回生電流を消散することができる。その結果、コイル Lに流れる回生電流力電源電圧端子 112を介して、外部に接続される電源に流れ込まないため、逆起電圧によって、電源電圧端子 112の電位が瞬時的に跳ね上がるのを防止することができる。

[0078] また、この態様によれば、電源に電流が流れ込まないために、電源電圧端子 112と接地端子間にツエナーダイオードを設けたり、キャパシタを設ける必要がなくなるため、回路を簡素化し、また低コストィ匕を図ることもできる。

[0079] 次に、第 1の実施の形態の変形例について説明する。上述の実施の形態においては、停止信号 Sstopがハイレベルとなつてから、ハイサイドトランジスタをオフし、その後、遅延時間て dが経過するまでの期間、ローサイドトランジスタをオフしていた。変形例では、停止信号 Sstopの遷移を受けて、ローサイドトランジスタを直ちにオフし、その後、遅延時間の経過後に、ハイサイドトランジスタをオフしてもよい。

[0080] かかる変形例は、たとえば、タイミング信号生成回路 4において、第 1タイミング信号 ST1と第 2タイミング信号 ST2のレベル遷移のタイミングを入れ替えることによって容易に実現できる。

[0081] 図 4 (a)〜（c)は、この変形例におけるモータ停止時の Hブリッジ回路 110の状態を示す図である。図 4 (a)、（c)は、図 3 (a)、（c)と同様である。本変形例では、時刻 tl 〜t2の遅延時間 τ dの期間、回生電流が、第 1ハイサイドトランジスタ MH1および第 2ハイサイドトランジスタ MH2のボディダイオードで形成されるループに流れる。その結果、電源電圧端子 112を介して電源（図示せず）に回生電流が流れ込まず、電源電圧端子 112の電位が瞬時的に跳ね上がるのを防止することができる。

[0082] (第 2の実施の形態）

第 1の実施の形態では、停止信号 Sstopがハイレベルとなつてから、遅延時間て d が経過するまでの期間、ローサイドトランジスタ (変形例においては、ハイサイドトランジスタ)のオンオフを、駆動信号生成回路 1から出力される駆動信号にもとづいて設定した。これに対して、第 2の実施の形態では、停止信号 Sstopがハイレベルとなつてから、遅延時間て dが経過するまでの期間、 2つのローサイドトランジスタを強制的にオンする。 [0083] 第 2の実施の形態に係るモータ駆動回路 100も、基本的には図 1と同様に構成すればよい。たとえば、第 2合成回路 6に第 2タイミング信号 ST2に加えて、第 1タイミング信号 ST1を入力し、 2つのタイミング信号を論理演算することにより、第 1タイミング信号 ST1のみがハイレベルの期間を検出する。第 2合成回路 6は、第 1タイミング信号 ST1のみがハイレベルの期間、第 1ローサイドトランジスタ ML1、第 2ローサイドトランジスタ ML2がいずれもオンとなるように、第 1ローサイド駆動信号 SDL1，、第 2ローサイド駆動信号 SDL2'の論理値を制御する。

[0084] 図 5 (a)〜（e)は、第 2の実施の形態に係るモータ駆動回路 100の、モータ停止時における動作状態を示すタイムチャートである。また、図 6 (a)〜（c)は、本実施の形態に係るモータ停止時の Hブリッジ回路 110の状態を示す図である。

[0085] 第 2の実施の形態に係るモータ駆動回路 100と、第 1の実施の形態に係るモータ駆動回路 100は、時刻 tl〜t2の遅延時間て dの期間のみ、その動作を異にする。図 5 ( e)に示すように、時刻 tl〜t2の期間、第 2合成回路 6から出力される駆動信号 SDL' は、第 1ローサイドトランジスタ ML1、第 2ローサイドトランジスタ ML2がいずれもオンとなる論理値に設定される。

[0086] 図 6 (a)は、停止信号 Sstopがハイレベルに遷移した時刻 tlの直前における状態を、同図（b)は、時刻 tl〜t2の遅延時間 τ (1の期間の状態を、同図（c)は、時刻 t2以降の状態を示している。

[0087] 図 6 (b)に示すように、本実施の形態では、遅延時間て dの間、第 1ローサイドトランジスタ ML 1、第 2ローサイドトランジスタ ML2がオン状態とされる。その結果、第 1の実施の形態では、第 1ローサイドトランジスタ ML 1のボディダイオードを介して流れていた回生電流力第 1ローサイドトランジスタ ML1のチャンネル内を流れることになり、第 1ローサイドトランジスタ ML1および第 2ローサイドトランジスタ ML2のチャンネルによってループが形成され、コイルに蓄えられたエネルギが消散される。

[0088] 第 1の実施の形態のように、トランジスタのボディダイオードに電流が流れると、順方向電圧 Vf分の電圧降下が発生する。一方、本実施の形態においては、回生電流が、第 1ローサイドトランジスタ ML1のチャンネルに流れるため、電圧降下は、ドレインソース間電圧 Vdsとなる。ドレインソース間電圧 Vdsは、順方向電圧 Vfに比べて小さいため、消費電力を抑えることができる。

[0089] 本実施の形態についても、第 1の実施の形態と同様の変形例が考えられる。すなわち、変形例では、停止信号 Sstopの遷移を受けて、ローサイドトランジスタを直ちにォフし、その後、遅延時間の間、 2つのノ、ィサイドトランジスタをオンし、その後、ハイサイドトランジスタをオフしてもよ、。

[0090] 上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

[0091] 実施の形態では、モータ駆動回路 100がひとつの LSIに一体集積ィ匕される場合について説明したが、これには限定されず、一部の構成要素が LSIの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数の LSIにより構成されてもよい。たとえば、 Hブリッジ回路 110は、ディスクリートのパワートランジスタを用いて構成してもょ、し、モータ駆動回路 100に内蔵されてもょ、。

[0092] また、実施の形態において使用されるトランジスタは、ノイポーラトランジスタと FET を相互に置換してもよいし、 Pチャンネル、 Nチャンネルトランジスタを置換して構成してもよい。

[0093] 実施の形態においては、単相モータを駆動する場合について説明した力本発明はこれには限定されない。すなわち、 3相モータなどを駆動するモータ駆動回路などにおいても、モータの停止時に、ハイサイド側をオフするタイミングと、ローサイド側のトランジスタをオフするタイミングを、遅延時間だけシフトすることにより、回生電流が電源に向力つて流れるのを防止することができる。

[0094] 実施の形態において、モータ駆動回路 100は、ファンモータを駆動する場合について説明したが、本発明に係るモータ駆動回路の駆動対象となるモータは、ファンモータに限定されるものではなぐその他の単相、多相モータに幅広く適用することができる。

[0095] 実施の形態で説明した回路にぉ、て、信号のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。 [0096] (第 3の実施の形態）

本発明の実施の形態は、デスクトップ型あるいはノート型のパーソナルコンピュータやワークステーションなどの電子計算機、あるいは冷蔵庫などの電子機器を冷却するための冷却装置に使用されるモータ駆動回路に関する。

[0097] 図 7は、本発明の第 3の実施の形態に係る冷却装置 200の構成を示す回路図である。冷却装置 200は、モータ駆動回路 100a、 Hブリッジ回路 110、ファンモータ 120 を含む。

[0098] ファンモータ 120は、本実施の形態において単相全波モータであって、図示しない冷却対象物に対向して配置される。このファンモータ 120は、モータ駆動回路 100a および Hブリッジ回路 110によって生成されるスイッチング信号 Vswl、Vsw2によりコィル電流、すなわち通電状態が制御されて回転が制御される。

[0099] Hブリッジ回路 110は、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2、第 1ローサイドトランジスタ ML1、第 2ローサイドトランジスタ ML2を含む。この Hブリッジ回路 110は、ファンモータ 120を駆動するための出力段に相当する。第 1 ハイサイドトランジスタ MH1、第 1ローサイドトランジスタ ML 1は、電源電圧端子 112 と接地端子 GND間に直列に接続され、トランジスタ対 (以下、第 1トランジスタ対という )を構成する。同様に、第 2ハイサイドトランジスタ MH2、第 2ローサイドトランジスタ M L2も、トランジスタ対 (以下第 2トランジスタ対という）を構成する。本実施の形態において、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2は、 Pチャンネル MOSFETである。また、第 1ローサイドトランジスタ ML 1、第 2ローサイドトランジスタ ML2は、 Nチャンネル MOSFETである。

[0100] 第 1トランジスタ対を構成する第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2は、交互に相補的にオンオフする。第 1ハイサイドトランジスタ MH1、第 1 ローサイドトランジスタ ML1のオンオフは、各トランジスタのゲートに印加される、第 1 ノ、ィサイド駆動信号 SDH1、第 1ローサイド駆動信号 SDL1によって制御される。

[0101] 第 1ハイサイドトランジスタ MH1、第 1ローサイドトランジスタ ML1の接続点の電圧力第 1スイッチング信号 Vswlとして、ファンモータ 120のコイルの一端に印加される。第 1ハイサイドトランジスタ MH1がオンのとき、第 1スイッチング信号 Vswlは電源電圧 Vddとなり、第 1ローサイドトランジスタ ML1がオンのとき、第 1スイッチング信号 Vs wlは接地電位 (OV)となる。

[0102] 第 2トランジスタ対を構成する第 2ハイサイドトランジスタ MH2、第 2ローサイドトランジスタ ML2のオンオフは、各トランジスタのゲートに印加される第 2ハイサイド駆動信号 SDH2、第 2ローサイド駆動信号 SDL2によって制御される。 2つのトランジスタの接続点の電圧は、第 2スイッチング信号 Vsw2として、ファンモータ 120のコイルの他端に印加される。第 2スイッチング信号 Vsw2は、第 1スイッチング信号 Vswlと逆相となるように制御される。

[0103] なお、 Hブリッジ回路 110を構成する 4つのトランジスタは、モータ駆動回路 100aに一体集積化して内蔵されてもよい。また、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2のソースと、電源電圧 Vddを出力する電源（図示せず）には、逆接防止用のダイオードを設けてもよい。

[0104] モータ駆動回路 100aには、ファンモータ 120のトルクの目標値に応じて設定される回転制御電圧 Ventが外部から入力される。この回転制御電圧 Ventは、モータ駆動回路 100a内部において生成してもよい。モータ駆動回路 100aは、回転制御電圧 V cntにもとづいて、駆動対象のファンモータ 120のコイルの通電時間を規定するパルス変調された駆動信号 SDH1、 SHL1、 SDH2、 SDL2を生成し、出力段である Hブリッジ回路 110に対して出力する。モータ駆動回路 100aは、時定数回路 10、増幅器 20、駆動信号生成回路 30、を備え、ひとつの半導体基板上に一体集積化された機能 ICである。

[0105] 時定数回路 10は、ファンモータ 120の起動時に、時間とともに電圧値が変化する第 1起動制御電圧 Vstrtlを生成する。時定数回路 10は、キャパシタを定電流で充電するタイプや、ランプ波形のデジタル信号をデジタルアナログ変換するタイプなど、さまざまな構成のものを利用することができ、特にその回路構成が限定されるものはない。

[0106] 増幅器 20は、時定数回路 10により生成される第 1起動制御電圧 Vstrtlを増幅し、第 2起動制御電圧 Vstrt2として出力する。本実施の形態において増幅器 20は、反転増幅器であり、演算増幅器 22、第 1抵抗 Rl、第 2抵抗 R2を含む。第 1抵抗 R1の一端は、演算増幅器 22の反転入力端子に接続され、その他端に第 1起動制御電圧 Vstrtlが印加される。第 2抵抗 R2は、一端が演算増幅器 22の出力端子に接続され、他端が演算増幅器 22の反転入力端子に接続される。演算増幅器 22の非反転入力端子には、固定電圧が印加される。

[0107] 本実施の形態において、第 1起動制御電圧 Vstrtlは、モータの駆動開始時において、時間とともに徐々に上昇する電圧である。したがって、第 2起動制御電圧 Vstrt 2は、時間とともに徐々に下降することになる。

[0108] この増幅器 20において、第 1抵抗 Rl、第 2抵抗 R2の少なくとも一方を可変抵抗として、増幅器 20を可変利得増幅器とすることが望ましい。この場合、増幅器 20の利得は、図示しない制御回路により制御可能とするのが望ましい。

[0109] 駆動信号生成回路 30は、回転制御電圧 Ventを、第 1起動制御電圧 Vstrt 1、第 2 起動制御電圧 Vstrt2と合成し、 3つの電圧のヽずれかに応じたデューティ比を有するパルス変調された信号を生成する。以下、駆動信号生成回路 30の具体的構成例について説明する。

[0110] 駆動信号生成回路 30は、コンパレータ 32、駆動信号生成部 34、合成回路 50、パルス変調（Pulse Width Modulation)コンパレータ（以下、 PWMコンパレータという） 40、第 1コンパレータ 42、第 2コンパレータ 44、オシレータ 46を含む。

[0111] コンパレータ 32は、図示しないホール素子から出力されるホール信号 H +、 H—を比較し、ファンモータ 120のロータの相に応じてハイレベル、ローレベルが変化する周波数発生信号 (以下 FG信号とヽぅ）を生成する。

[0112] 駆動信号生成部 34は、 FG信号にもとづき、駆動信号 SDH1、 SDH2、 SDL1、 S DL2を生成する。本実施の形態において、モータ駆動回路 100aは、ファンモータ 1 20をパルス幅変調方式によって通電期間を制御する。このパルス幅変調方式によるモータ駆動制御に際し、本実施の形態では、ローサイドトランジスタ ML1、 ML2のォンオフはファンモータ 120の相切り替えに応じて交互にオンオフし、ハイサイドトランジスタ MH1、 MH2を、パルス幅変調された信号にもとづいてスイッチング制御するものとする。もっとも、本発明はこれに限定されるものではなぐローサイドトランジスタをパルス幅変調した信号により駆動してもよいし、ハイサイド、ローサイド両側のトランジスタをパルス幅変調した信号によって駆動してもよい。

[0113] たとえば、駆動信号生成部 34は FG信号カ、ィレベルのとき、第 1ハイサイドトランジスタ MH1、第 2ローサイドトランジスタ ML2がオンし、第 2ハイサイドトランジスタ M H2、第 1ローサイドトランジスタ ML1がオフするように、駆動信号 SDを生成する。ここで、第 1ハイサイドトランジスタ MH1、第 1ローサイドトランジスタ ML1が同時に、あるいは第 2ハイサイドトランジスタ MH2、第 2ローサイドトランジスタ ML2が同時にオンしないように、信号レベルの遷移に遅延を与え、デッドタイムを設けるのが望ましい。

[0114] 駆動信号生成部 34から出力される駆動信号 SDL1、 SDL2は、それぞれローサイド側の第 1ローサイドトランジスタ ML1、第 2ローサイドトランジスタ ML2に出力される。その結果、第 1ローサイドトランジスタ ML1、第 2ローサイドトランジスタ ML2は、 FG 信号のハイレベル、ローレベルに応じて交互にオンオフを繰り返す。

[0115] 一方、駆動信号生成部 34から出力される駆動信号 SDH1、 SDH2は、合成回路 5 0へと出力される。合成回路 50は、駆動信号生成部 34により生成された駆動信号 S DH1、 SDH2をパルス幅変調し、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2へと出力する。合成回路 50については後述するものとし、次に、パルス幅変調について説明する。

[0116] オシレータ 46は、所定の周波数を有する三角波状あるいはのこぎり波状の周期電圧 Vsawを生成する。 PWMコンパレータ 40は、回転制御電圧 Ventを、周期電圧 Vo scと比較することによりパルス変調信号 (以下 PWM信号 Vpwmという）を生成する。本実施の形態において、 PWMコンパレータ 40の非反転入力端子に回転制御電圧 Ventが入力され、反転入力端子に周期電圧 Voscが入力される。その結果、 PWM 信号 Vpwmは、 Vcnt>Voscのときハイレベル、 Ventく Voscのときローレベルとなる。 PWM信号 Vpwmのハイレベルの時間は、制御電圧 Ventが高くなるほど長くなる

[0117] 第 1コンパレータ 42は、第 1起動制御電圧 Vstrtlを、周期電圧 Voscと比較することにより第 1制御パルス信号 Vplを生成する。本実施の形態では、第 1コンパレータ 42 の非反転入力端子に、第 1起動制御電圧 Vstrtlが入力され、反転入力端子に周期電圧 Voscが入力される。その結果、第 1制御パルス信号 Vplは、 Vstrtl >Voscのときハイレベル、 VstrtKVoscのときローレベルとなる。第 1制御パルス信号 Vplのハイレベルの時間は、第 1起動制御電圧 Vstrtlが高くなるほど長くなる。

[0118] 一方、第 2コンパレータ 44は、第 2起動制御電圧 Vstrt2を、周期電圧 Voscと比較することにより第 2制御パルス信号 Vp2を生成する。本実施の形態では、第 2コンパレータ 44の非反転入力端子に、第 2起動制御電圧 Vstrt2が入力され、反転入力端子に周期電圧 Voscが入力される。その結果、第 2制御パルス信号 Vp2は、 Vstrt2>V oscのときハイレベル、 Vstrt2く Voscのときローレベルとなる。第 2制御パルス信号 Vp2のハイレベルの時間は、第 2起動制御電圧 Vstrt2が高くなるほど長くなる。

[0119] 本実施の形態において、第 1起動制御電圧 Vstrtlは、モータの駆動開始時において、時間とともに徐々に上昇し、第 2起動制御電圧 Vstrt2は、時間とともに徐々に下降するため、第 1制御パルス信号 Vplのデューティ比は時間とともに増加し、一方第 2制御パルス信号 Vp2のデューティ比は時間とともに減少する。

[0120] 本実施の形態において、 PWM信号 Vpwm、第 1コンパレータ 42、第 2コンパレータ 44は、ハイレベルが Hブリッジ回路 110を構成するローサイドトランジスタのオン状態に対応し、ローレベルがローサイドトランジスタのオフ状態に対応するものとする。

[0121] なお、 PWMコンパレータ 40、第 1コンパレータ 42、第 2コンパレータ 44において、反転入力端子、非反転入力端子にどの信号を入力するかは設計事項であり、この実施の形態に限定されるものではない。

[0122] PWMコンパレータ 40、第 1コンパレータ 42、第 2コンパレータ 44からそれぞれ出力される PWM信号 Vpwm、第 1制御パルス信号 Vpl、第 2制御パルス信号 Vp2は、合成回路 50に入力される。以下、合成回路 50の構成および動作について説明する。

[0123] 図 8は、合成回路 50の構成例を示す回路図である。本実施の形態において、合成回路 50は、第 1論理ブロック 52、第 2論理ブロック 54、第 3論理ブロック 56、第 4論理ブロック 58を含む。

[0124] 本実施の形態において、第 1論理ブロック 52は、 PWMコンパレータ 40により生成された PWM信号 Vpwmを、第 2コンパレータ 44により生成される第 2制御パルス信号 Vp2と論理演算する。この第 1論理ブロック 52は、 ORゲートを含んで構成され、 P WM信号 Vpwmと、第 2制御パルス信号 Vp2の論理和を出力する。 [0125] 第 1論理ブロック 52の出力信号 SIは、 PWM信号 Vpwmと、第 2制御パルス信号 V p2のうち、ハイレベルの期間が長い信号、すなわち、ファンモータ 120のトルクが高く設定される信号を優先した信号となる。

[0126] 第 2論理ブロック 54は、第 1コンパレータ 42により生成される第 1制御パルス信号 V piを、第 1論理ブロック 52の出力信号 S1と合成する。本実施の形態において、第 2 論理ブロック 54は、 ANDゲートを含んで構成され、第 1論理ブロック 52の出力信号 S 1と、第 1制御パルス信号 Vplの論理積を出力する。

[0127] 第 2論理ブロック 54の出力信号 S2は、第 1論理ブロック 52の出力信号 S1と、第 2制御パルス信号 Vp2のうち、ハイレベルの期間が短い信号、すなわち、ファンモータ 12 0のトルクが低く設定される信号を優先した信号となる。

[0128] このようにして生成された第 2論理ブロック 54の出力信号 S2は、回転制御電圧 Vcn t、第 1起動制御電圧 Vstrtl、第 2起動制御電圧 Vstrt2の電圧のいずれかに応じたデューティ比を有するパルス幅変調された信号となる。

[0129] 第 3論理ブロック 56は、駆動信号生成部 34から出力される第 1ハイサイド駆動信号 SDH1を、第 2論理ブロック 54の出力信号 S2と合成する。第 3論理ブロック 56は、 A NDゲートを含み、第 1ハイサイド駆動信号 SDH1と第 2論理ブロック 54の出力信号 S 2の論理積を出力する。第 3論理ブロック 56の出力信号は、パルス幅変調された駆動信号 SDH1 'として第 1ハイサイドトランジスタ MH1のゲートに出力される。

[0130] 第 4論理ブロック 58は、第 3論理ブロック 56と同様に、 ANDゲートを含み、駆動信号生成部 34から出力される第 2ハイサイド駆動信号 SDH2を、第 2論理ブロック 54の出力信号 S2と合成し、 2つの信号の論理積を出力する。第 4論理ブロック 58の出力信号は、パルス幅変調された駆動信号 SDH2'として第 2ハイサイドトランジスタ MH2 のゲートに出力される。

[0131] なお、 Hブリッジ回路 110を構成するトランジスタのサイズが大きぐ駆動能力が必要とされる場合には、 Hブリッジ回路 110の前段に、十分な駆動能力を有するプリドラィバ回路が必要とされる力図示していない。

[0132] 以上のように構成されたモータ駆動回路 100aの動作について説明する。図 9 (a) 〜（d)は、本実施の形態に係るモータ駆動回路 100aの、モータ起動時における動作状態を示すタイムチャートである。図 9 (a)は、回転制御電圧 Vcnt、第 1起動制御電圧 Vstrtl、第 2起動制御電圧 Vstrt2を示す。また、同図（b)は、 PWM信号 Vpw m、第 1制御パルス信号 Vpl、第 2制御パルス信号 Vp2のデューティ比を、同図（c) は、第 1論理ブロック 52の出力信号 S1のデューティ比を、同図（d)は、第 2論理プロック 54の出力信号 S2のデューティ比を示す。

[0133] 時刻 tOに、ファンモータ 120の駆動開始が指示され、時定数回路 10が、第 1起動制御電圧 Vstrtlが徐々に上昇させる。第 1起動制御電圧 Vstrtlの上昇に反して、増幅器 20から出力される第 2起動制御電圧 Vstrt2は時間とともに低下していく。

[0134] 時刻 tlに、第 1起動制御電圧 Vstrtlが、オシレータ 46から出力される周期電圧 Vo scのボトムレベルより高くなると、第 1制御パルス信号 Vplのデューティ比が徐々に上昇し始める。同様に、第 2起動制御電圧 Vstrt2が、周期電圧 Voscのピークレベルより低くなると、第 2制御パルス信号 Vp2のデューティ比が低下し始める。 PWM信号 V pwmのデューティ比は、回転制御電圧 Ventが一定であるため、固定される。

[0135] 上述のように、第 1論理ブロック 52の出力信号 S1は、第 2制御パルス信号 Vp2と P WM信号 Vpwmの論理和であるため、デューティ比は 2つの信号のうち、大きい方が反映される。その結果、図 9 (c)に示すように、第 1論理ブロック 52の出力信号 S1のデューティ比は、時刻 tO〜tlの期間、最大値 (たとえば 100%)であり、時刻 tl以降、徐々に低下していく。第 2制御パルス信号 Vp2のデューティ比が PWM信号 Vpwm のデューティ比を下回る時刻 t3以降は、出力信号 S1のデューティ比は、 PWM信号 Vpwmのデューティ比と等しくなる。

[0136] 第 2論理ブロック 54の出力信号 S2は、第 1制御パルス信号 Vplと第 1論理ブロック 52の出力信号 S1の論理積であるため、デューティ比は 2つの信号のうち、小さい方が反映される。その結果、図 9 (d)に示すように、第 2論理ブロック 54の出力信号 S2 のデューティ比は、時刻 tO〜tlの期間、最小値 (たとえば 0%)であり、時刻 tl以降、徐々に低下していく。第 1制御パルス信号 Vplのデューティ比が PWM信号 Vpwm のデューティ比を上回る時刻 t2以降は、出力信号 S2のデューティ比は、第 1論理ブロック 52の出力信号 S1のデューティ比と等しくなる。

[0137] Hブリッジ回路 110のローサイド側のトランジスタ ML1、 ML2のオンオフは、第 1論理ブロック 52の出力信号 S2のデューティ比にもとづいてオンオフが PWM制御される。その結果、本実施の形態に係るモータ駆動回路 100aによれば、時刻 tl〜t2の期間、ファンモータ 120のコイルに対する導通時間を PWM制御によって徐々に長く設定していく。ー且目標値のトルクを超えた後、時刻 t2にコイルの導通時間は徐々に短く設定され、時刻 t3に目標値のトルクに設定される。

[0138] 本実施の形態に係るモータ駆動回路 100aによれば、第 1起動制御電圧 Vstrtlおよびそれを増幅した第 2起動制御電圧 Vstrt2にもとづいてパルス幅変調された第 1 制御パルス信号 Vpl、第 2制御パルス信号 Vp2を生成し、これらのパルス信号を、 P WM信号 Vpwmと合成してモータのトルクを制御する。その結果、ファンモータ 120 の種類に応じてさまざまな起動制御を行うことができる。

[0139] たとえば、図 9 (d)に示すように、ー且、目標トルクを超えて大きなデューティ比によりファンモータ 120を駆動し、その後、デューティ比を減少させることで、停止時の摩擦が大きいファンモータ 120を好適に駆動することができる。

[0140] また、モータ駆動回路 100aの増幅器 20を可変利得増幅器とした場合、第 2起動制御電圧 Vstrt2の傾きを制御することができ、ひいては、第 1制御パルス信号 Vplのデューティ比が増大する速度を、制御することができる。

[0141] たとえば、本実施の形態において、増幅器 20の利得を高く設定した場合の動作を図 10 (a)〜（d)に示す。増幅器 20の利得が高い場合、第 2起動制御電圧 Vstrt2は、急速に低下していく。その結果、第 2制御パルス信号 Vp2のデューティ比も図 9 (b) に比べて、速く低下することになる。その結果、図 10 (d)に示すように、第 2起動制御電圧 Vstrt2にもとづ、て設定される第 2制御パルス信号 Vp2のデューティ比は、第 2 論理ブロック 54の出力信号 S2には反映されない。この場合には、ファンモータ 120 のトルクを目標トルクまで徐々に増加させることができ、通常のソフトスタートと同等の動作を実行することができる。

[0142] また、本実施の形態に係るモータ駆動回路 100aによれば、ファンモータ 120をフルトルクで回転し始めることも可能となる。この場合、たとえば、時定数回路 10の出力である第 1起動制御電圧 Vstrtlを非常に速い速度で上昇させる。その結果、起動時のデューティ比が 100%近くまで上昇するため、フルトルクで回転し始める。その後、第 2起動制御電圧 Vstrt2が低下すると、デューティ比が目標値に向力つて徐々に低く設定される。

[0143] さらに、本実施の形態に係るモータ駆動回路 100aによれば、ファンモータ 120のトルク制御を好適に行うことができ、騒音を低減することも可能となる。

[0144] (第 4の実施の形態）

第 3の実施の形態では、パルス幅変調信号した 3つの信号 Vpwml、 Vpl、 Vp2を論理合成することにより、 Hプリッジ回路 110を PWM駆動する場合にっヽて説明した。これに対して、第 4の実施の形態では、 3つの電圧 Vcnt、第 1起動制御電圧 Vstr tl、第 2起動制御電圧 Vstrt2を合成した後に、パルス幅変調を行うものである。

[0145] 図 11は、本発明の第 4の実施の形態に係るモータ駆動回路 100bの構成の一部を示す回路図である。なお、図 11に図示しない部材については、図 7と同様に構成することがでさる。

[0146] 本実施の形態において、モータ駆動回路 100bの駆動信号生成回路 30bは、電圧選択回路 60、パルス幅変調器 70を含んで構成される。電圧選択回路 60には、回転制御電圧 Vcnt、第 1起動制御電圧 Vstrtl、第 2起動制御電圧 Vstrt2が入力される。電圧選択回路 60は、回転制御電圧 Ventおよび第 1起動制御電圧 Vstrtl、第 2起動制御電圧 Vstrt2の大小関係にもとづき、 3つのうちいずれかの電圧を選択する。

[0147] たとえば、電圧選択回路 60は、最大値回路 62、最小値回路 64を含む。最大値回路 62は、回転制御電圧 Ventと、第 2起動制御電圧 Vstrt2のうち、いずれか大きい方の電圧を出力する。最小値回路 64は、最大値回路 62の出力電圧 VIと、第 1起動制御電圧 Vstrtlのうち、低い方の電圧を出力する。最小値回路 64の出力電圧 V2 は、パルス幅変調器 70へと出力される。電圧選択回路 60の出力電圧 V2は、入力された 3つの電圧 Vcnt、 Vstrtl, Vstrt2のうち、大小関係にもとづいて選択されたいずれかに対応した電圧値を有する。

[0148] パルス幅変調器 70は、オシレータ 72、 PWMコンパレータ 74を含む。オシレータ 7 2は、周期電圧 Voscを生成する。 PWMコンパレータ 74は、周期電圧 Voscと、電圧選択回路 60の出力電圧 V2を比較し、 V2> Voscのときハイレベル、 V2<Voscのときローレベルとなる信号を出力する。ノルス幅変調器 70の出力電圧 V3は、図 8に示す合成回路 50における信号 S2に対応するものである。

[0149] パルス幅変調器 70の出力電圧 V3は、駆動信号生成部 34から出力される第 1ハイサイド駆動信号 SDH1、第 2ハイサイド駆動信号 SDH2と論理合成され、第 1ハイサイドトランジスタ MH1、第 2ハイサイドトランジスタ MH2へと出力される。

[0150] 図 12 (a)〜（c)は、第 4の実施の形態に係る図 11のモータ駆動回路 100bの起動時の動作状態を示すタイムチャートである。

同図（b)に示すように、時刻 t0〜t2の期間、電圧選択回路 60の出力電圧 V2は、第 1起動制御電圧 Vstrtlと同じ電圧値となる。その後、時刻 t2〜t3の期間、第 2起動制御電圧 Vstrt2と同じ電圧値となり、時刻 t3以降、回転制御電圧 Ventと同じ電圧値となる。

[0151] 同図（c)に示すように、パルス幅変調器 70の出力電圧 V3のデューティ比は、電圧 V2が周期電圧 Voscのボトムレベルを超える時刻 tl以降、徐々に上昇する。その後、目標トルクに対応したデューティ比を超えた後、時刻 t2〜t3の期間、デューティ比は低下する。時刻 t3以降、目標トルクに対応したデューティ比に設定される。

[0152] 第 4の実施の形態に係るモータ駆動回路 100bによれば、第 3の実施の形態に係るモータ駆動回路 100aと同様に、増幅器 20の利得や、時定数回路 10の時定数の設定に応じて、さまざまなデューティ比でファンモータ 120を駆動することができる。

[0153] (第 5の実施の形態）

図 13は、第 5の実施の形態に係るモータ駆動回路 100cの構成の一部を示す回路図である。本実施の形態に係るモータ駆動回路 100cは、図 7のモータ駆動回路 100 aに加えて、所定の基準電圧 Vrefと周期電圧 Voscを比較する第 2PWMコンパレータ 48を更に備える。基準電圧 Vrefは、モータ駆動回路 100cの外部力も入力されてもよいし、モータ駆動回路 100cの内部において生成してもよいが、その電圧値は、制御可能であることが望まし、。

[0154] 第 2PWMコンパレータ 48は、基準電圧 Vrefと、周期電圧 Voscを比較し、 Vref > Voscのときハイレベル、 Vrefく Voscのときローレベルとなる第 2PWM信号 Vpwm2 を出力する。第 2PWM信号 Vpwm2のデューティ比は、基準電圧 Vrefに応じて設定され、一定値となる。第 2PWM信号 Vpwm2は、 PWM信号 Vpwml、第 1制御パルス信号 Vpl、第 2制御パルス信号 Vp2とともに、合成回路 50へと出力される。

[0155] 合成回路 50は、パルス変調信号 Vpwmlを、第 1制御パルス信号 Vpl、第 2制御パルス信号 Vp2、第 2PWM信号 Vpwm2と論理演算により合成し、さらに駆動信号生成部 34により生成される駆動信号 SDH1、 SDH2と合成して駆動信号 SDH1 '、 SDH2'を出力する。

[0156] 合成回路 50の構成は、図 8と同様に構成してもよい。すなわち図 8の合成回路 50 は、第 1論理ブロック 52、第 2論理ブロック 54を含んで構成されたが、さらに第 3論理ブロックを設け、 4つのパルス信号 Vpwml、 Vpl、 Vp2、 Vpwm2を、ある順序で論理合成することにより、 4つのパルス信号のいずれかのデューティ比を有する信号を生成することができる。

[0157] 図 14は、第 5の実施の形態に係るモータ駆動回路 100cにより実現可能なデューティ比の制御の一例を示す。図 14の例では、時刻 tO〜tlの期間力第 1起動制御電圧 Vstrtlに応じたデューティ比に設定され、時刻 tl〜t2の期間、基準電圧 Vrefに応じたデューティ比に設定され、時刻 t2〜t3の期間、第 2起動制御電圧 Vstrt2に応じたデューティ比に設定され、時刻 t3以降、回転制御電圧 Ventに応じたデューティ比に設定される。

[0158] 本実施の形態によれば、デューティ比が固定されたパルス信号 (Vpwm2)を生成し、他のパルス信号と合成することにより、モータの駆動開始時において、目標トルクに設定する前に、一定トルクで一定期間回転させることができる。

[0159] さらに、基準電圧 Vrefの設定、時定数回路 10の時定数の設定、増幅器 20の利得などに応じて、より複雑なモータの起動制御が可能となる。

[0160] 上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

[0161] たとえば、本実施の形態では、ひとつの増幅器 20を用いる場合について説明した力より多くの増幅器を設け、第 3、第 4の起動制御電圧 Vstrtを生成してデューティ比を設定してもよい。この場合、より複雑なトルク制御が可能となる。

[0162] また、実施の形態では、増幅器 20を反転増幅器として構成する場合にっヽて説明したが、これには限定されず、非反転増幅器として構成してもよい。この場合、 2段階の速度で PWM信号のデューティ比を増加させたりすることが可能となる。

[0163] 実施の形態に係るモータ駆動回路においては、時定数回路がモータの起動時に第 1起動制御電圧 Vstrtlを変化させる場合について説明したが、さらに停止時において、第 1起動制御電圧 Vstrtlを徐々に低下させてもよい。この場合、モータの停止時におけるトルク制御も柔軟に行うことができる。

[0164] また、実施の形態では、モータ駆動回路 100a〜cがひとつの LSIに一体集積ィ匕される場合について説明した力これには限定されず、一部の構成要素が LSIの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数の LSIにより構成されてもよい。たとえば、 Hブリッジ回路 36は、ディスクリートのパワートランジスタを用いて構成してもよ、し、モータ駆動回路 100a〜cに内蔵されてもょ、。

[0165] また、実施の形態において使用されるトランジスタは、ノイポーラトランジスタと FET を相互に置換してもよいし、 Pチャンネル、 Nチャンネルトランジスタを置換して構成してもよい。

[0166] 実施の形態においては、単相モータを駆動する場合について説明した力本発明はこれには限定されない。すなわち、 3相モータなどを駆動するモータ駆動回路にお、てち適用することができる。

[0167] 実施の形態において、モータ駆動回路 100a〜cは、ファンモータを駆動する場合について説明したが、本発明に係るモータ駆動回路の駆動対象となるモータは、ファンモータに限定されるものではなぐその他の単相、多相モータに幅広く適用することができる。

[0168] 実施の形態で説明した回路にぉ、て、信号のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。また、これに応じて、 ANDゲートや ORゲートを置換することは、当業者に容易に想到することができるものである。

[0169] 実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。産業上の利用可能性本発明は、モータの駆動に利用可能である。

Claims

請求の範囲

[1] 電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも 2対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動回路であって、

前記モータのトルクの目標値に応じて、前記出力段のトランジスタのオンオフを制御する駆動信号を生成する駆動信号生成回路と、

前記駆動信号生成回路から出力される前記駆動信号にもとづき、前記出力段の前記ハイサイドトランジスタおよび前記ローサイドトランジスタを交互にオンオフするドラィバ回路と、

を備え、

前記ドライバ回路は、前記モータの停止が指示されると、前記トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタの、ずれか一方を直ちにオフするとともに、前記トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフすることを特徴とするモータ駆動回路。

[2] 前記ドライバ回路は、前記遅延時間の間、前記ハイサイドトランジスタまたは前記口一サイドトランジスタのいずれか他方を、前記駆動信号にもとづき制御することを特徴とする請求項 1に記載のモータ駆動回路。

[3] 前記ドライバ回路は、前記遅延時間の間、前記ハイサイドトランジスタまたは前記口一サイドトランジスタのいずれか他方を、強制的にオンすることを特徴とする請求項 1 に記載のモータ駆動回路。

[4] 前記ドライバ回路は、

前記モータの停止を指示する停止信号を受け、前記遅延時間だけシフトした異なるタイミングで、所定レベルとなる第 1タイミング信号および第 2タイミング信号を出力するタイミング信号生成回路と、

前記駆動信号生成回路力前記ハイサイドトランジスタに供給されるハイサイド駆動信号の経路上に設けられ、前記ハイサイド駆動信号を前記第 1タイミング信号と論理合成し、前記第 1タイミング信号が所定レベルの期間、前記ハイサイドトランジスタを強制的にオフする第 1合成回路と、

前記駆動信号生成回路力前記ローサイドトランジスタに供給されるローサイド駆動信号の経路上に設けられ、前記ローサイド駆動信号を前記第 2タイミング信号と論理合成し、前記第 2タイミング信号が所定レベルの期間、前記ローサイドトランジスタを強制的にオフする第 2合成回路と、

を含むことを特徴とする請求項 1に記載のモータ駆動回路。

[5] 前記タイミング信号生成回路は、前記第 1タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第 2タイミング信号を所定レベルとし、

前記第 2合成回路は、前記遅延時間の間、前記ローサイドトランジスタのオンオフを、前記ローサイド駆動信号にもとづき設定することを特徴とする請求項 4に記載のモータ駆動回路。

[6] 前記タイミング信号生成回路は、前記第 2タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第 1タイミング信号を所定レベルとし、

前記第 1合成回路は、前記遅延時間の間、前記ハイサイドトランジスタのオンオフを、前記ノ、ィサイド駆動信号にもとづき設定することを特徴とする請求項 4に記載のモータ駆動回路。

[7] 前記タイミング信号生成回路は、前記第 1タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第 2タイミング信号を所定レベルとし、

前記第 2合成回路は、前記遅延時間の間、前記ローサイドトランジスタを、強制的にオンすることを特徴とする請求項 4に記載のモータ駆動回路。

[8] 前記タイミング信号生成回路は、前記第 2タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第 1タイミング信号を所定レベルとし、

前記第 1合成回路は、前記遅延時間の間、前記ハイサイドトランジスタを、強制的にオンすることを特徴とする請求項 4に記載のモータ駆動回路。

[9] 前記モータの状態をモニタし、所定の条件を満たすとき所定レベルとなり、前記モータの停止を指示する停止信号を生成する停止信号生成回路をさらに備えることを特徴とする請求項 2に記載のモータ駆動回路。

[10] 前記停止信号生成回路は、前記モータの温度をモニタし、所定の温度範囲から逸脱したときに、前記停止信号を所定レベルとすることを特徴とする請求項 9に記載のモータ駆動回路。

[11] 前記停止信号生成回路は、前記モータの回転状態をモニタし、回転不能のときに、前記停止信号を所定レベルとすることを特徴とする請求項 9に記載のモータ駆動回路。

[12] 前記停止信号生成回路は、前記モータのコイルに流れる電流を検出し、検出した電流が所定値を超えたときに、前記停止信号を所定レベルとすることを特徴とする請求項 9に記載のモータ駆動回路。

[13] 1つの半導体基板上に一体集積化されたことを特徴とする請求項 1から 12のいずれかに記載のモータ駆動回路。

[14] ファンモータと、

前記ファンモータを駆動する請求項 1から 12のいずれかに記載のモータ駆動回路と、

を備えることを特徴とする冷却装置。

[15] 電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも 2対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動方法であって、

前記モータのトルクの目標値に応じて、前記出力段のトランジスタのオンオフを制御する駆動信号を生成するステップと、

生成された駆動信号にもとづき、前記出力段のハイサイドトランジスタおよびローサイドトランジスタを交互に才ン才フするステップと、

前記モータの停止を指示する停止信号を生成するステップと、

前記モータの停止が指示されると、前記トランジスタ対のノ、ィサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、前記トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタの、ずれか他方を、所定の遅延時間経過後にオフするステップと、

を備えることを特徴とするモータ駆動方法。

[16] 駆動対象のモータのコイルの通電時間を規定するパルス変調された駆動信号を生成し、前記モータの回転数を制御するモータ駆動回路であって、

前記モータの起動時に、時間とともに電圧値が変化する第 1起動制御電圧を生成する時定数回路と、

前記時定数回路から出力される前記第 1起動制御電圧を増幅し、第 2起動制御電圧として出力する増幅器と、

前記モータのトルクの目標値に応じて設定される回転制御電圧を、前記第 1、第 2 起動制御電圧と合成し、 3つの電圧の、ずれかに応じたデューティ比を有するパルス変調された駆動信号を生成する駆動信号生成回路と、

を備えることを特徴とするモータ駆動回路。

[17] 前記増幅器は、可変利得増幅器であることを特徴とする請求項 16に記載のモータ駆動回路。

[18] 前記増幅器は、前記第 1起動制御電圧を反転増幅する反転増幅器であることを特徴とする請求項 16または 17に記載のモータ駆動回路。

[19] 前記増幅器は、前記第 1起動制御電圧を非反転増幅する非反転増幅器であることを特徴とする請求項 16または 17に記載のモータ駆動回路。

[20] 前記駆動信号生成回路は、

前記回転制御電圧を、所定の周期電圧と比較することによりパルス変調信号を生成するパルス変調コンパレータと、

前記第 1起動制御電圧を、前記周期電圧と比較することにより第 1制御パルス信号を生成する第 1コンパレータと、

前記第 2起動制御電圧を、前記周期電圧と比較することにより第 2制御パルス信号を生成する第 2コンパレータと、

前記パルス変調信号を、前記第 1、第 2制御パルス信号と論理演算により合成することにより、前記駆動信号を生成する合成回路と、

を含むことを特徴とする請求項 16または 17に記載のモータ駆動回路。

[21] 前記合成回路は、

前記パルス変調コンパレータにより生成された前記パルス変調信号を、前記第 2コンパレータにより生成される第 2制御パルス信号と論理演算する第 1論理ブロックと、前記第 1コンパレータにより生成される前記第 1制御パルス信号を、前記第 1論理ブロックの出力信号と合成する第 2論理ブロックと、

を含むことを特徴とする請求項 20に記載のモータ駆動回路。

[22] 前記駆動信号生成回路は、

前記回転制御電圧および前記第 1、第 2制御電圧の大小関係にもとづき、 3つのうちヽずれかの電圧を選択する電圧選択回路と、

前記電圧選択回路から出力された電圧を、所定の周期電圧と比較することにより、パルス変調された前記駆動信号を生成するパルス幅変調コンパレータと、

[23] 1つの半導体基板上に一体集積化されたことを特徴とする請求項 16または 17に記載のモータ駆動回路。

[24] ファンモータと、

前記ファンモータを駆動する請求項 16または 17に記載のモータ駆動回路と、を備えることを特徴とする冷却装置。

[25] 駆動対象のモータのコイルの通電時間を規定するパルス変調された駆動信号を生成し、前記モータの回転数を制御するモータ駆動方法であって、

前記モータの起動時に、時間とともに電圧値が変化する第 1起動制御電圧を生成するステップと、

前記第 1起動制御電圧を増幅し、第 2起動制御電圧として出力するステップと、前記モータのトルクの目標値に応じて設定される回転制御電圧を、前記第 1、第 2 起動制御電圧と合成し、 3つの電圧の、ずれかに応じたデューティ比を有するパルス変調された駆動信号を生成するステップと、

を備えることを特徴とするモータ駆動方法。