CN1681191A - 升压电路以及半导体集成电路 - Google Patents

升压电路以及半导体集成电路 Download PDF

Info

Publication number
CN1681191A
CN1681191A CNA2005100088297A CN200510008829A CN1681191A CN 1681191 A CN1681191 A CN 1681191A CN A2005100088297 A CNA2005100088297 A CN A2005100088297A CN 200510008829 A CN200510008829 A CN 200510008829A CN 1681191 A CN1681191 A CN 1681191A
Authority
CN
China
Prior art keywords
level
power supply
clock signal
supply potential
shifting apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100088297A
Other languages
English (en)
Other versions
CN1681191B (zh
Inventor
小林弘典
山口寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1681191A publication Critical patent/CN1681191A/zh
Application granted granted Critical
Publication of CN1681191B publication Critical patent/CN1681191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种即便不使用大尺寸的高耐压晶体管也可得到大的升压比的升压电路。该升压电路包括：使时钟信号的高电平移位的电平移位器(3)、(4)；第一升压装置，包括根据高电平已被移位的时钟信号进行转换的晶体管QP3、QP4以及电容器C1、C2，通过电荷泵工作，从而生成电源电位VDC2；电平移位器(1)、(2)，用于使时钟信号的高电平移位；反相器IV41～IV52，用于使高电平已被移位的时钟信号的低电平翻转；第二升压装置，包括根据高电平以及低电平已被移位的时钟信号进行转换的晶体管QP1、QP2以及电容器C3、C4，通过电荷泵工作，从而生成电源电位VDC3。

Description

升压电路以及半导体集成电路
技术领域
本发明涉及一种使用了MOS-FET的升压电路。尤其是，本发明涉及一种用于实现该升压电路的半导体集成电路。
背景技术
例如，在驱动液晶显示器的TFT(薄膜晶体管)驱动器IC的电源电路中，目前使用一种使用了MOS-FET的电荷泵方式的升压电路。图6示出了这种现有技术的升压电路结构。该升压电路包括：进行电荷泵操作的P沟道MOS晶体管QP1～QP3；连接在这些晶体管上的电容器C1～C3；构成第一反相器IV1的P沟道MOS晶体管QP11以及N沟道MOS晶体管QN11；构成第二反相器IV2的P沟道MOS晶体管QP12以及N沟道MOS晶体管QN12；及，用于向晶体管QP1～QP3分别提供栅极电压VG1～VG3的电平移位器1～3以及反相器IV11～IV73。
该升压电路通过为其提供升压时钟信号VIN1以及VIN2而进行电荷泵工作，从而使电源电位VDC1升压并生成电源电位VDC3。在此，为了使说明简单，使作为基准电位的电源电位Vss为0伏特(接地电位)，电源电位VDC1为V伏特(例如，2.8伏特)，电源电位VDC3为3×V伏特(例如，8.4伏特)。
通过晶体管QP1～QP3的转换工作、第一以及第二反相器IV1以及IV2的反转工作，使电容器C1以及C2反复充放电，伴随着电荷发生移动，来进行电荷泵工作。结果，将电荷从晶体管QP1的漏极或源极充电到电容器C3上，电容器C3的一端上的电源电位VDC3逐渐上升，在稳定状态时达到电源电位VDC1(V伏特)的大约3倍(3×V伏特)。
图7示出了图6所示的现有升压电路中的各部分的电压波形。在图7中，示出了达到稳定状态后的电压波形。升压时钟信号VIN1以及VIN2为相互反相的信号，在V伏特和0伏特之间转换。通过由电平移位器1～3使升压时钟信号VIN1以及VIN2的高电平移位，从而得到在3×V伏特和0伏特之间变动的栅极电压VG1～VG3。这些栅极电压VG1～VG3通过反相器IV61～IV73被施加在晶体管QP1～QP3的栅极上，于是，晶体管QP1～QP3开始进行转换工作。由此，电容器C1的两端电位VP1以及VM1和电容器C2的两端电位VP2以及VM2如图7所示变化。
在此，在晶体管QP1～QP3的栅极上，最大可施加3×V伏特(例如，8.4伏特)的电压，但是，当中耐压晶体管的栅极-源极间耐压为2×V伏特(例如，6伏特)程度时，栅极电压将超过其值，因此，不得不使用高耐压晶体管。而且，也不得不增大驱动晶体管QP1～QP3的反相器IV61～IV73的驱动能力。但是，高耐压晶体管的尺寸要比中耐压晶体管大，当使用高耐压晶体管时，衬底面积将会增加，且芯片尺寸也会变大，因而导致成本上升。而且，若晶体管尺寸变大，栅极容量也将变大，充放电电流就会增加，并且自身消耗的电流变大，同时，升压时钟信号的频率特性也将劣化。
作为相关技术，在下面的专利文献1中，公开了一种转换效率良好且可得到高输出电压的电荷泵型升压电路。该升压电路在第一电源电位和第二电源电位之间串联连接了第一开关晶体管和第二开关晶体管，在该串联连接点上连接了电容器，从而通过使第一以及第二开关晶体管交替地反复导通、非导通，使电容器充放电而得到升压电压。而且，设置了向第一开关晶体管的基极提供被升压的输出电压的装置。但是，在该升压电路中，使用两个二极管进行电容器的充放电，只能得到电源电压的大约2倍的升压电压。
[日本专利文献1]特开昭60-245464号公报(第1～第2页、图1)
发明内容
因此，鉴于现有技术的缺陷，本发明的目的在于提供一种即使不使用大尺寸的高耐压晶体管也可以得到大的升压比的升压电路。
为了解决现有技术的缺陷，根据本发明的升压电路是一种利用在第一电源电位和基准电位之间变动的时钟信号使第一电源电位升压的升压电路，包括：第一电平移位装置，使时钟信号的高电平以及低电平中的一个从第一电源电位移位至第二电源电位；第一升压装置，包括根据其中一个电平已被第一电平移位装置移位的时钟信号进行转换的多个晶体管以及分别连接于多个晶体管上的多个电容器，通过进行电荷泵工作生成绝对值比第一电源电位还高的第二电源电位，并向第一电平移位装置提供第二电源电位；第二电平移位装置，使时钟信号的高电平以及低电平中的一个从第一电源电位移位至第三电源电位；第三电平移位装置，使其中一个电平已被第二电平移位装置移位的时钟信号的另一电平从基准电位移位至第二电源电位；及，第二升压装置，包括根据高电平以及低电平已被第二以及第三电平移位装置移位的时钟信号进行转换的多个晶体管以及分别连接于多个晶体管上的多个电容器，通过进行电荷泵工作生成绝对值比第二电源电位还高的第三电源电位，并向第二以及第三电平移位装置提供第三电源电位。
在此，第一升压装置也可以包括：第一P沟道MOS晶体管，其包括连接于第一电源电位的源极或漏极；第二P沟道MOS晶体管，其包括连接于第一P沟道MOS晶体管的漏极或源极的源极或漏极；第一反相器，用于翻转第一时钟信号；第一电容器，连接在第一以及第二P沟道MOS晶体管的连接节点和第一反相器的输出节点之间；第二电容器，连接于第二P沟道MOS晶体管的漏极或源极，保持第二电源电位。
而且，第一电平移位装置也可以包括：第一电平移位器，使与第一时钟信号反相的第二时钟信号的高电平移位，从而生成第一P沟道MOS晶体管的栅极电压；及，第二电平移位器，使第一时钟信号高电平移位，从而生成第二P沟道MOS晶体管的栅极电压。
而且，第二升压装置也可以包括：第三P沟道MOS晶体管，其包括连接到第二电源电位的源极或漏极；第四P沟道MOS晶体管，其包括连接到第三P沟道MOS晶体管的漏极或源极的源极或漏极；第二反相器，用于翻转第一时钟信号；第三电容器，连接在第三以及第四P沟道MOS晶体管的连接节点和第二反相器的输出节点之间；第四电容器，连接到第四P沟道MOS晶体管的漏极或源极，保持第三电源电位。
还有，第二电平移位装置也可以包括：第三电平移位器，使第二时钟信号的高电平移位；第四电平移位器，使第一时钟信号的高电平移位；第三电平移位装置也可以包括：第一限幅电路，使高电平已被第三电平移位器移位的第二时钟信号的低电平移位，生成第三P沟道MOS晶体管的栅极电压；第二限幅电路，使其高电平已被所述第四电平移位器移位的第一时钟信号的低电平移位，生成第四P沟道MOS晶体管的栅极电压。
而且，根据本发明的半导体集成电路是一种用于实现升压电路的半导体集成电路，该升压电路利用在第一电源电位和基准电位之间变动的时钟信号，使第一电源电位升压，其包括：第一电平移位装置，使时钟信号的高电平以及低电平中的一个从第一电源电位移位至第二电源电位；第一升压装置，包括根据其中一个电平已被第一电平移位装置移位的时钟信号进行转换的多个晶体管，将多个电容器连接于多个晶体管，通过执行电荷泵工作，生成绝对值比第一电源电位还高的第二电源电位，并向第一电平移位装置提供第二电源电位；第二电平移位装置，使时钟信号的高电平以及低电平中的一个从第一电源电位移位至第三电源电位；第三电平移位装置，使其中一个电平通过第二电平移位装置而被移位的时钟信号的另一电平，从基准电位移位至第二电源电位；第二升压装置，包括根据高电平以及低电平已被第二以及第三电平移位装置移位的时钟信号进行转换的多个晶体管，通过将多个电容器连接于多个晶体管上而执行电荷泵工作，生成绝对值比第二电源电位还高的第三电源电位，并向第二以及第三电平移位装置提供第三电源电位。
根据本发明，通过设置第一升压装置、第二升压装置，可提供即使不使用大尺寸的高耐压晶体管，也可以得到大的升压比的升压电路。该第一升压装置，通过使用高电平以及低电平中的一个已被移位的时钟信号执行电荷泵工作，生成绝对值比第一电源电位还高的第二电源电位的第一升压装置；该第二升压装置，通过使用高电平以及低电平已被移位的时钟信号执行电荷泵工作，生成绝对值比第二电源电位还高的第三电源电位的第二升压装置。
附图说明
图1为表示根据本发明一实施例的升压电路结构的电路图；
图2为表示根据本发明一实施例的电平移位器结构的电路图；
图3为表示根据本发明一实施例的反相器结构的电路图；
图4为表示根据本发明一实施例的半导体集成电路的局部结构的剖面图；
图5为表示根据本发明一实施例的升压电路中各部分的波形的示意图；
图6为表示现有技术的升压电路结构的电路图；及
图7为表示现有技术的升压电路中各部分的波形的示意图。
具体实施方式
下面，参照附图详细说明用于实施本发明的优选方式。此外，对于同一结构要素将标记同一参考符号，并省略其说明。
图1为表示根据本发明的一个实施方式的升压电路结构的电路图。该升压电路包括：进行电荷泵工作的P沟道MOS晶体管QP1～QP4；连接于这些晶体管上的电容器C1～C4；构成第一反相器IV1的P沟道MOS晶体管QP11以及N沟道MOS晶体管QN11；构成第二反相器IV2的P沟道MOS晶体管QP12以及N沟道MOS晶体管QN12；用于向晶体管QP1～QP4分别提供栅极电压VG1～VG4的电平移位器1～4以及反相器IV11～IV52。
在此，由具有连接到电源电位VDC1的源极或漏极的晶体管QP4、具有连接到晶体管QP4的漏极或源极的源极或漏极的晶体管QP3、第一反相器IV1、连接在晶体管QP3以及QP4的连接节点和第一反相器IV1的输出节点之间的电容器C1、及连接到晶体管QP3的漏极或源极并保持电源电位VDC2的电容器C2构成了第一升压装置。
而且，由具有连接到电源电位VDC2的源极或漏极的晶体管QP2、具有连接到晶体管QP2的漏极或源极的源极或漏极的晶体管QP1、第二反相器IV2、连接在晶体管QP1以及QP2的连接节点和第二反相器IV2的输出节点之间的电容器C3、连接到晶体管QP1的漏极或源极，保持电源电位VDC3的电容器C4构成了第二升压装置。
该升压电路通过为其提供升压时钟信号VIN1以及VIN2而进行电荷泵工作，从而第一升压装置使电源电位VDC1升压，生成电源电位VDC2，而且，第二升压装置使电源电位VDC2升压，生成电源电位VDC3。在此，为了使说明简单，使作为基准电位的电源电位VSS为0伏特(接地电位)，电源电位VDC1为V伏特(例如，2.8伏特)，电源电位VDC2成为2×V伏特(例如，5.6伏特)，电源电位VDC3成为3×V伏特(例如，8.4伏特)。
电平移位器3以及电平移位器4使在电源电位VDC1和电源电位VSS之间变动的升压时钟信号VIN1以及VIN2的高电平从电源电位VDC1移位至电源电位VDC2。而且，电平移位器1以及电平移位器2将在电源电位VDC1和电源电位VSS之间变动的升压时钟信号VIN1以及VIN2的高电平从电源电位VDC1移位至电源电位VDC3。
图2示出了本实施例的电平移位器结构。在此，以电平移位器1为例进行了说明，其它电平移位器的结构也相同。但是，在电平移位器1以及2上提供了电源电位VDC3，而在电平移位器3以及4上提供了电源电位VDC2。
如图2所示，电平移位器1由P沟道晶体管QP21以及QP22、N沟道晶体管QN21以及QN22构成。电平移位器1根据输入的升压时钟信号VIN1以及将其翻转的信号VIN1横号( )，生成在电源电位VDC3和电源电位VSS之间变动的输出信号。在电平移位器1中，在晶体管栅极-源极间或栅极-漏极间，施加了3×V伏特(例如，8.4伏特)的电压，因此，当中耐压晶体管的栅极-源极间耐压为2×V伏特的水平(例如，6伏特)时，需要使用高耐压晶体管。
再次参照图1，对于反相器IV11～IV14，为其提供电源电位VDC1和电源电位VSS，而进行通常的翻转工作。在反相器IV11～IV14中，可使用低耐压晶体管。另外，反相器IV21以及IV22、反相器IV31以及IV32，为其提供电源电位VDC2和电源电位VSS，而进行通常的翻转工作。在反相器IV21～IV32中，可使用中耐压晶体管。
另一方面，反相器IV41以及IV42被提供电源电位VDC3和电源电位VDC1后，起到将在电源电位VDC3和电源电位VSS之间变动的输入信号的低电平进行限幅、使低电平从电源电位VSS移位至电源电位VDC1的电平移位装置的作用。在反相器IV41以及IV42中，在晶体管栅极-源极间或栅极-漏极间，施加了3×v伏特(例如，8.4伏特)的电位差，因此，如果中耐压晶体管的栅极-源极间耐压为2×V伏特的程度(例如，6伏特)时，需要使用高耐压晶体管。另外，反相器IV51以及IV52分别将反相器IV41以及IV42的输出信号翻转。
图3示出了本实施例中的反相器的结构。
图3(a)表示反相器IV21的结构。反相器IV21是由串联连接在电源电位VDC2和电源电位VSS之间的P沟道MOS晶体管QP31以及N沟道MOS晶体管QN31构成。反相器IV22、IV31、IV32，也是相同结构。
图3(b)表示反相器IV41的结构。反相器IV41是由串联连接在电源电位VDC3和电源电位VDC1之间的P沟道MOS晶体管QP41以及N沟道MOS晶体管QN41构成。反相器IV42、IV51、IV52，也是相同结构。
但是，除图1所示的升压电路的电容器C1～C4之外的各部分均可在半导体集成电路上集成。图4为表示根据本发明的一实施例的半导体集成电路的局部结构的剖面图。
图4(a)表示形成进行电荷泵工作的P沟道MOS晶体管QP1～QP4部分的剖面。在P型半导体衬底10内形成了N势阱11(wells)，在N势阱11内形成了成为晶体管的源极或漏极的P型杂质扩散区域12。而且，在半导体衬底10上，通过栅极绝缘膜13形成栅极14。对于晶体管QP1～QP4，由于栅极-源极间电压或栅极-漏极间电压的最大值为2×V伏特，因而可以使用中耐压晶体管。
图4(b)表示形成了构成反相器IV21的N沟道MOS晶体管QN31和构成反相器IV41的N沟道MOS晶体管QN41部分的剖面。对于中耐压晶体管QN31，可以在P型半导体衬底10内直接形成成为晶体管的源极或漏极的N型杂质扩散区15。此外，在P型半导体衬底10上施加电源电位VSS(在本实施例中，为接地电位)。一方面，对于晶体管QN41，为实现高耐压，在P型半导体衬底10内形成N势阱16，在N势阱16内形成了P势阱17，在P势阱17内形成了成为晶体管的源极或漏极的N型杂质扩散区域15。此外，在P势阱17上，施加了电源电位VDC1。
通过晶体管QP1～QP4的转换工作、第一以及第二反相器IV1以及IV2的翻转工作，电容器C1以及C3被反复充放电，随之电荷移动，并进行电荷泵工作。其结果，电荷从晶体管QP3的漏极或源极充电到电容器C2上，电容器C2的一端上的电源电位VDC2逐渐上升，在稳定状态时达到电源电位VDC1的大约2倍(2×V伏特)。另外，电荷从晶体管QP1的漏极或源极充电到电容器C4上，电容器C4的一端上的电源电位VDC3逐渐上升，在稳定状态时达到电源电位VDC1的大约3倍(3×V伏特)。
图5表示现有技术的升压电路的各部分的波形。在图5中表示达到稳定状态后的电压。升压时钟信号VIN1以及VIN2为相互反相的信号，在V伏特和0伏特之间变动。通过由电平移位器3以及4将升压时钟信号VIN1以及VIN2的高电平移位，从而得到在2×V伏特和0伏特之间变动的栅极电压VG3以及VG4。另外，通过由电平移位器1以及2将升压时钟信号VIN1以及VIN2的高电平移位后，由反相器IV41以及IV42将升压时钟信号VIN1以及VIN2的低电平移位，从而得到在3×V伏特和V伏特之间变动的栅极电压VG1以及VG2。由此，电容器C1的两端电位VP1以及VM1、电容器C3的两端电位VP3以及VM3将如图5所示变化。
在此，在晶体管QP1以及QP2的栅极上，最大可施加3×V伏特的栅极电压，但是，由于最小栅极电压不是0伏特而是V伏特、源极或者漏极电压为2×V伏特～3×V伏特，因此，栅极-源极间电压或者栅极-漏极间电压的最大值不是3×V伏特而是2×V伏特(例如，5.6伏特)。另外，晶体管QP3以及QP4的栅极-源极间电压或栅极-漏极间电压的最大值也为2×V伏特。从而，作为进行电荷泵工作的晶体管QP1～QP4，可使用栅极-源极间耐压为2×V伏特左右(例如，6伏特)的中耐压晶体管，而可以不使用大尺寸的高耐压晶体管。
根据本实施例的升压电路，与图6所示的现有技术的升压电路相比较，其衬底面积可以约为其1/8。在TFT驱动器IC中，升压电路的面积占全体电源电路的衬底面积的约1/3，因此，根据本发明可缩小芯片尺寸。另外，由于减小晶体管尺寸时，栅极容量也将变小，因此，不但充放电电流也会变小，可减小自身功耗，同时改善了升压时钟信号的频率特性，从而提高升压效率。而且，也可以减小驱动进行电荷泵工作的晶体管QP1～QP4的反相器IV21～IV52的驱动能力，由此也可以减小衬底面积。此外，在本实施例中，如果将P沟道MOS晶体管替换为N沟道MOS晶体管、将N沟道MOS晶体管替换为P沟道MOS晶体管，也可实现使负电源升压的升压电路。
本发明可应用于电荷泵方式的升压电路，该电荷泵方式的升压电路用于驱动液晶显示器的TFT驱动器IC的电源电路等。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
符号说明
1～4           电平移位器
IV1～IV52      反相器
QP1～QP41      P沟道MOS晶体管
QN11～QN41     N沟道MOS晶体管
C1～C4         电容器
10             半导体衬底
11、15         N势阱
12             P型杂质扩散区域
13             栅极绝缘膜
14             栅极
15             N型杂质扩散区域
17             P势阱

Claims (4)

1.一种升压电路，利用在第一电源电位和基准电位之间变动的时钟信号将第一电源电位升压，包括：
第一电平移位装置，使时钟信号的高电平以及低电平中的一个从第一电源电位移位至第二电源电位；
第一升压装置，包括根据其中一个电平已被所述第一电平移位装置移位的时钟信号进行转换的多个晶体管，以及分别连接于所述多个晶体管上的多个电容器，通过电荷泵工作，生成绝对值比第一电源电位还高的第二电源电位，并向所述第一电平移位装置提供第二电源电位；
第二电平移位装置，使时钟信号的高电平以及低电平中的一个从第一电源电位移位至第三电源电位；
第三电平移位装置，使其中一个电平被所述第二电平移位装置移位的时钟信号的另一电平从基准电位移位至第二电源电位；以及
第二升压装置，包括根据高电平以及低电平已被所述第二以及第三电平移位装置移位的时钟信号进行转换的多个晶体管，以及分别连接于所述多个晶体管上的多个电容器，通过电荷泵工作，生成绝对值比第二电源电位还高的第三电源电位，并向所述第二电平移位装置和第三电平移位装置提供第三电源电位。
2.根据权利要求1所述的升压电路，其中，所述第一升压装置包括：
第一P沟道MOS晶体管，包括连接于第一电源电位的源极或漏极；
第二P沟道MOS晶体管，包括连接于第一P沟道MOS晶体管的漏极或源极的源极或漏极；
第一反相器，用于翻转第一时钟信号；
第一电容器，连接在所述第一以及第二P沟道MOS晶体管的连接节点和所述第一反相器的输出节点之间；以及
第二电容器，连接到第二P沟道MOS晶体管的漏极或源极，并保持第二电源电位。
3.根据权利要求2所述的升压电路，其中，所述第一电平移位装置包括：
第一电平移位器，使与第一时钟信号反相的第二时钟信号的高电平移位，并生成所述第一P沟道MOS晶体管的栅极电压；以及
第二电平移位器，将所述第一时钟信号的高电平移位，并生成所述第二P沟道MOS晶体管的栅极电压。
4.根据权利要求2或3所述的升压电路，其中，所述第二升压装置包括：
第三P沟道MOS晶体管，具有连接于所述第二电源电位的源极或漏极；
第四P沟道MOS晶体管，具有连接于所述第三P沟道MOS晶体管的漏极或源极的源极或漏极；
第二反相器，用于翻转所述第一时钟信号；
第三电容器，连接于所述第三以及第四P沟道MOS晶体管的连接节点和所述第二反相器的输出节点之间；
第四电容器，连接于第四P沟道MOS晶体管的漏极或源极，并保持所述第三电源电位。
根据权利要求4所述的升压电路，其中，
所述第二电平移位装置包括：
第三电平移位器，使第二时钟信号的高电平移位；
第四电平移位器，使第一时钟信号的高电平移位；
所述第三电平移位装置包括：
第一限幅电路，通过使高电平已被所述第三电平移位器移位的第二时钟信号的低电平移位，生成第三P沟道MOS晶体管的栅极电压；以及
第二限幅电路，通过使高电平已被所述第四电平移位器移位的第一时钟信号的低电平移位，生成第四P沟道MOS晶体管的栅极电压。
一种用于实现升压电路的半导体集成电路，所述升压电路利用在第一电源电位和基准电位之间变动的时钟信号，将第一电源电位升压；所述半导体集成电路包括：
第一电平移位装置，使时钟信号的高电平以及低电平中的一个从第一电源电位移位至第二电源电位；
第一升压装置，包括根据其中一个电平已被所述第一电平移位装置移位的时钟信号进行转换的多个晶体管，将多个电容器连接于所述多个晶体管上，通过进行电荷泵工作，生成绝对值比第一电源电位还高的第二电源电位，并向所述第一电平移位装置提供第二电源电位；
第二电平移位装置，使时钟信号的高电平以及低电平中的一个从第一电源电位移位至第三电源电位；
第三电平移位装置，使其中一个电平已被所述第二电平移位装置移位的时钟信号的另一电平从基准电位移位至第二电源电位；以及
第二升压装置，包括根据高电平以及低电平已被所述第二以及第三电平移位装置移位的时钟信号进行转换的多个晶体管，将多个电容器连接于所述多个晶体管上，通过进行电荷泵工作，生成绝对值比第二电源电位还高的第三电源电位，并向所述第二电平移位装置和所述第三电平移位装置提供第三电源电位。
CN2005100088297A 2004-04-08 2005-02-23 升压电路以及半导体集成电路 Active CN1681191B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004113774 2004-04-08
JP2004113774A JP3972916B2 (ja) 2004-04-08 2004-04-08 昇圧回路及び半導体集積回路
JP2004-113774 2004-04-08

Publications (2)

Publication Number Publication Date
CN1681191A true CN1681191A (zh) 2005-10-12
CN1681191B CN1681191B (zh) 2010-06-23

Family

ID=35059991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100088297A Active CN1681191B (zh) 2004-04-08 2005-02-23 升压电路以及半导体集成电路

Country Status (3)

Country Link
US (1) US7148740B2 (zh)
JP (1) JP3972916B2 (zh)
CN (1) CN1681191B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102307012A (zh) * 2006-09-29 2012-01-04 三洋电机株式会社 电路装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004180364A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 電源回路
JP3675457B2 (ja) * 2003-06-19 2005-07-27 セイコーエプソン株式会社 昇圧クロック生成回路及び半導体装置
JP2007221890A (ja) * 2006-02-15 2007-08-30 Renesas Technology Corp 半導体集積回路
KR101375864B1 (ko) * 2006-12-11 2014-03-17 삼성디스플레이 주식회사 전압 승압 장치, 전압 승강압장치 및 액정표시장치
JP5361176B2 (ja) * 2006-12-13 2013-12-04 株式会社半導体エネルギー研究所 半導体装置
JP5179849B2 (ja) 2006-12-28 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
JP5383106B2 (ja) * 2008-07-03 2014-01-08 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 電源回路
JP5300001B2 (ja) 2008-10-07 2013-09-25 ルネサスエレクトロニクス株式会社 昇圧回路及び半導体集積回路装置
JP5315087B2 (ja) * 2009-02-20 2013-10-16 セイコーインスツル株式会社 昇圧回路
JP5870546B2 (ja) 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245464A (ja) 1984-05-21 1985-12-05 Hitachi Ltd チヤ−ジポンプ形昇圧回路
US6160723A (en) * 1999-03-01 2000-12-12 Micron Technology, Inc. Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same
KR100407100B1 (ko) * 2001-02-01 2003-11-28 산요덴키가부시키가이샤 차지 펌프 회로
JP2004064937A (ja) * 2002-07-31 2004-02-26 Nec Corp チャージポンプ型昇圧回路
US6972973B2 (en) * 2003-01-09 2005-12-06 Denso Corporation Voltage booster having noise reducing structure
JP2004274861A (ja) * 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 昇圧回路
US6952129B2 (en) * 2004-01-12 2005-10-04 Ememory Technology Inc. Four-phase dual pumping circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102307012A (zh) * 2006-09-29 2012-01-04 三洋电机株式会社 电路装置
CN101183827B (zh) * 2006-09-29 2012-06-20 三洋电机株式会社 电路装置

Also Published As

Publication number Publication date
US7148740B2 (en) 2006-12-12
JP2005304126A (ja) 2005-10-27
JP3972916B2 (ja) 2007-09-05
US20050225377A1 (en) 2005-10-13
CN1681191B (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
CN1681191A (zh) 升压电路以及半导体集成电路
CN1288828C (zh) 电荷泵型升压电路
CN1274084C (zh) 电荷泵电路
CN1922786A (zh) 电压箝位电路、开关式电源器件、半导体集成电路器件和电压电平转换电路
CN1829056A (zh) 电荷泵电路以及用于电荷泵电路的升压方法
CN1855678A (zh) 包括电荷泵电路的电子设备
US20020130704A1 (en) Charge pump circuit
CN1914787A (zh) 开关式电源和半导体集成电路
CN1866706A (zh) 电子电路
US8970575B2 (en) Power source circuit and liquid crystal display apparatus having the same
CN1703824A (zh) 升压电路
CN1773823A (zh) 电荷泵浦电路及使用其的直流转换设备
CN1881760A (zh) 用来提供电源的设备
CN1453762A (zh) 高效液晶显示器驱动电压发生电路及其方法
CN101040422A (zh) 开关电源控制电路及开关电源装置及使用其的电子设备
CN1893247A (zh) 多电源供应电路和多电源供应方法
CN1700571A (zh) 直流电压转换电路与相关的显示系统
CN1695100A (zh) 具有表体偏压的负充电泵
CN1233093C (zh) 驱动电路
CN1993876A (zh) 包含电荷泵的装置以及包含这样装置的lcd驱动器
JP2009272415A (ja) 半導体装置
KR20010070271A (ko) 차지펌프 회로
US7595683B1 (en) Low-input-voltage charge pump
US20060133176A1 (en) Charge pump with ensured pumping capability
TWI251977B (en) Power supply voltage converting circuit and its controlling method, display device, and portable terminal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant