CN1773823A - 电荷泵浦电路及使用其的直流转换设备 - Google Patents

电荷泵浦电路及使用其的直流转换设备 Download PDF

Info

Publication number
CN1773823A
CN1773823A CNA2005101152426A CN200510115242A CN1773823A CN 1773823 A CN1773823 A CN 1773823A CN A2005101152426 A CNA2005101152426 A CN A2005101152426A CN 200510115242 A CN200510115242 A CN 200510115242A CN 1773823 A CN1773823 A CN 1773823A
Authority
CN
China
Prior art keywords
clock signal
constructed
transistor
voltage
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101152426A
Other languages
English (en)
Inventor
朴镕盛
权五敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1773823A publication Critical patent/CN1773823A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种对晶体管的阈值电压的变化不敏感的电荷泵浦电路和一种使用该电荷泵浦电路的直流转换设备的实施例。所述电荷泵浦电路的一个实施例包括：源晶体管，被构造为根据时钟信号来接收并输出输入电压；驱动器，被构造为使用输入电压和第一时钟信号来驱动源晶体管；和电压泵浦单元，被构造为根据第一和第二时钟信号来分级增大来自源晶体管的源晶体管输出电压。所述电荷泵浦电路可以在直流转换电路中使用，从而该直流转换电路对晶体管的阈值电压不敏感。

Description

电荷泵浦电路及使用其的直流转换设备
本申请要求于2004年11月11日在韩国知识产权局提交的第10-2004-91768号的韩国专利申请的利益，该申请的内容通过引用包含于此。
                        技术领域
本发明涉及一种电荷泵浦(pumping)电路，更具体地讲，本发明涉及一种对晶体管阈值电压的变化不敏感的电荷泵浦电路和一种使用该电荷泵浦电路的直流转换设备。
                        背景技术
传统的电荷泵浦电路被构造为输出比从电源提供的电压高的电平的电压。电荷泵浦电路可被用作诸如动态随机存取存储器(DRAM)的半导体装置的逆向偏压发生器、以及用于产生在可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)和闪存装置的单元中写入和擦除程序的电压的电压发生器。
图1是示出示例性电荷泵浦电路10的电路图。参考图1，电荷泵浦电路10包括源晶体管MS和电压泵浦单元12。源晶体管MS连接到提供输入电压Vdd的输入端Vin以作为二极管操作，从而源晶体管MS将输入电压Vdd提供给电压泵浦单元12。
电压泵浦单元12包括第一传输晶体管M1到第四传输晶体管M4以及第一电容器C1到第四电容器C4。第一传输晶体管M1到第四传输晶体管M4以串联结构连接到源晶体管MS的输出端。在示例性电路10中，源晶体管MS和第一传输晶体管M1到第四传输晶体管M4是n型金属氧化物半导体场效应晶体管(NMOSFET)。
第一电容器C1的第一电极连接到源晶体管MS和第一传输晶体管M1之间的第一节点N1。第一电容器C1的第二电极连接到第一时钟信号CLK1被提供给其的第一时钟信号线CL1。
第二电容器C2的第一电极连接到第一传输晶体管M1和第二传输晶体管M2之间的第二节点N2。第二电容器C2的第二电极连接到第二时钟信号CLK2被提供给其的第二时钟信号线CL2。
第三电容器C3的第一电极连接到第二传输晶体管M2和第三传输晶体管M3之间的第三节点N3。第三电容器C3的第二电极连接到第一时钟信号CLK1被提供给其的第一时钟信号线CL1。
第四电容器C4的第一电极连接到第三传输晶体管M3和第四传输晶体管M4之间的第四节点N4。第四电容器C4的第二电极连接到第二时钟信号CLK2被提供给其的第二时钟信号线CL2。
提供给第一时钟信号线CL1的第一时钟信号CLK1和提供给第二时钟信号线CL2的第二时钟信号CLK2是具有180°的相位差的两相时钟信号。
串联连接的第一传输晶体管M1到第四传输晶体管M4的栅极连接到它们的源极以作为二极管操作。更具体地讲，第一传输晶体管M1的栅极连接到第一节点N1，第二传输晶体管M2的栅极连接到第二节点N2，第三传输晶体管M3的栅极连接到第三节点N3，第四传输晶体管M4的栅极连接到第四节点N4。
电压泵浦单元12被构造为：根据第一时钟信号CLK1和第二时钟信号CLK2，使用第一传输晶体管M1到第四传输晶体管M4来分级泵浦从源晶体管MS输出的输入电压Vdd，从而将泵浦的电压输出到最终的输出端Vout。
从而，由于泵浦时间的增加，使得提供给电荷泵浦电路10的输入电压Vdd在最终的输出端Vout具有更高的电平，所述泵浦时间由第一时钟信号CLK1和第二时钟信号CLK2产生。
通过与输入端Vin连接以作为二极管操作的源晶体管MS，输入电压Vdd在电荷泵浦电路10的第一节点N1被充电。因此，根据方程1，第一节点N1的电压与输入电压Vdd有关，其中，VN1、Vth和VCLK1表示第一节点N1的电压、源晶体管MS的阈值电压和第一时钟信号CLK1的电压。
                    VN1＝Vdd-Vth+VCLK1                   (1)
因为电荷泵浦电路10对源晶体管MS的阈值电压Vth敏感，而与源晶体管MS最佳操作的输入电压相比，源晶体管MS的阈值电压可能Vth太高，所以泵浦效率降低。
                        发明内容
因此，本发明的一目的在于提供一种对晶体管的阈值电压的变化不敏感的电荷泵浦电路以及一种使用该电荷泵浦电路的直流转换电路。
电荷泵浦电路的一个实施例包括：源晶体管，被构造为根据第一时钟信号输出输入电压；驱动器，被构造为使用输入电压和第一时钟信号来驱动源晶体管；和电压泵浦单元，被构造为根据第一和第二时钟信号来分级增大从源晶体管输出的电压。
在特定实施例中，所述驱动器根据第一时钟信号将源晶体管的栅极和源极彼此电连接，根据第一时钟信号将通过输入电压和第一时钟信号的电压之和而获得的电压提供给源晶体管的栅极。在一个实施例中，所述驱动器包括：切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和源极之间；和源电容器，其中，源电容器的第一电极连接到源晶体管的栅极，并且第一时钟信号被提供给源电容器的第二电极。在一些实施例中，所述电压泵浦单元包括：多个传输晶体管，连接到源晶体管的输出端；和多个电容器，电连接到源晶体管和所述多个传输晶体管之间的节点，以根据第一和第二时钟信号来充电和放电。
所述电荷泵浦电路的另一实施例包括：源晶体管，被构造为根据该源晶体管的栅极和源极之间所施加的电压来输出输入电压；和多个传输晶体管，连接到源晶体管的输出端。该电荷泵浦电路还包括：切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和源极之间；和多个电容器，电连接到源晶体管和所述多个传输晶体管之间的节点。所述多个电容器包括奇数和偶数电容器，其中，偶数电容器被构造为接收第一时钟信号，奇数电容器被构造为接收不同于第一时钟信号的第二时钟信号。该电荷泵浦电路还包括：源电容器，连接到源晶体管的栅极，并且被构造为接收第一时钟信号。
使用电荷泵浦电路的直流转换设备的一个实施例包括如上所述的电荷泵浦电路，其中，该电荷泵浦电路被构造为根据第一和第二时钟信号来分级增加输入电压。该直流转换设备还包括：比较单元，被构造为将基准电压和电荷泵浦电路输出电压进行比较，并输出比较信号；和时钟信号发生器，被构造为使用来自比较单元的比较信号来产生第一和第二时钟信号。
在特定实施例中，所述直流转换设备还包括：电压分配单元，被构造为分配所述输出电压并将分配的输出电压提供给比较单元。在一个实施例中，所述时钟信号发生器包括：基准时钟发生器，被构造为使用所述比较信号和来自其输出端的反馈信号来产生基准时钟信号；和时钟缓冲器，被构造为基于基准时钟产生并缓冲第一和第二时钟信号，以提供缓冲的时钟信号。
                        附图说明
图1是示例性电荷泵浦电路的电路图。
图2是根据本发明的电荷泵浦电路的一个实施例的电路图。
图3是用于驱动图2的电荷泵浦电路的时钟信号波形的图解。
图4是采用根据本发明一个实施例的电荷泵浦电路的直流转换电路的一个实施例的方框图。
                        具体实施方式
针对本发明的某些特定实施例进行下面的详细描述。然而，可以以权利要求所限定和覆盖的多种不同的方式来实施本发明。在这些描述中，附图中给出了标注，其中，相同的部件始终用相同的标号指定。
图2是电荷泵浦电路110的一个实施例的电路图。参考图2，电荷泵浦电路110包括源晶体管MS、电压泵浦单元112和驱动器114。
源晶体管MS的源极连接到输入端Vin，源晶体管MS的漏极连接到电压泵浦单元112。源晶体管MS的栅极电连接到驱动器114。驱动器114被构造为：驱动源晶体管MS以将输入端Vin的输入电压Vdd提供给电压泵浦单元112。
驱动器114包括切换晶体管PS和源电容器Cs。切换晶体管PS的源极连接到输入端Vin，切换晶体管PS的漏极连接到源晶体管MS的栅极。切换晶体管PS的栅极连接到第一时钟信号线CL1。在一个实施例中，切换晶体管PS是不同于源晶体管MS的一种晶体管。例如，切换晶体管PS可为n型晶体管，源晶体管MS可为p型晶体管。在示出的实施例中，切换晶体管PS是p型晶体管，源晶体管MS是n型晶体管。切换晶体管PS被构造为：根据提供给第一时钟信号线CL1的第一时钟信号CLK1，将输入电压Vdd提供给源晶体管MS的栅极。
源电容器Cs的第一电极连接到源晶体管MS的栅极，源电容器Cs的第二电极连接到第一时钟信号线CL1。源电容器Cs被构造为：根据第一时钟信号CLK1，对提供给其第一电极的输入电压Vdd充电，并将充电的电压提供给源晶体管MS的栅极。
驱动器114被构造为根据第一时钟信号CLK1来驱动源晶体管MS。更具体地讲，驱动器114响应于第一时钟信号CLK1的低电平来导通切换晶体管PS，从而在源电容器Cs中对输入电压Vdd充电。然后驱动器响应于第一时钟信号CLK1的高电平来截止切换晶体管PS。因而，驱动器114使用第一时钟信号CLK1的高电平和源电容器Cs的充电电压来导通源晶体管MS。
电压泵浦单元112包括第一传输晶体管M1到第四传输晶体管M4以及第一电容器C1到第四电容器C4。第一传输晶体管M1到第四传输晶体M4以串联结构连接到源晶体管MS的输出端。在一个实施例中，源晶体管MS以及第一传输晶体管M1到第四传输晶体管M4是n或p型金属氧化物半导体场效应晶体管(MOSFET)。在描述的实施例中，源晶体管MS以及第一传输晶体管M1到第四传输晶体管M4是n型晶体管。
第一电容器C1的第一电极连接到源晶体管MS和第一传输晶体管M1之间的第一节点N1。第一电容器C1的第二电极连接到第二时钟信号CLK2被提供给其的第二时钟信号线CL2。
第二电容器C2的第一电极连接到第一传输晶体管M1和第二传输晶体管M2之间的第二节点N2。第二电容器C2的第二电极连接到第一时钟信号线CL1。
第三电容器C3的第一电极电连接到第二传输晶体管M2和第三传输晶体管M3之间的第三节点N3。第三电容器C3的第二电极连接到第二时钟信号线CL2。
第四电容器C4的第一电极连接到第三传输晶体管M3和第四传输晶体管M4之间的第四节点N4。第四电容器C4的第二电极连接到第一时钟信号线CLl。
在一个实施例中，第一时钟信号CLK1和第二时钟信号CLK2是具有180°相位差的两相时钟信号。
在一个实施例中，第一传输晶体管M1到第四传输晶体管M4的栅极电连接到它们的源极，从而晶体管M1至M4的每个作为二极管操作。具体地讲，第一传输晶体管M1的栅极连接到第一节点N1，第二传输晶体管M2的栅极连接到第二节点N2，第三传输晶体管M3的栅极连接到第三节点N3，第四传输晶体管M4的栅极连接到第四节点N4。
电压泵浦单元112被构造为：根据第一时钟信号CLK1和第二时钟信号CLK2，使用第一传输晶体管M1到第四传输晶体管M4来分级泵浦源晶体管MS的输出电压，从而将泵浦的输入电压Vdd输出到最终的输出端Vout。更具体地讲，电压泵浦单元112被构造为：根据第一时钟信号CLK1和第二时钟信号CLk2，并使用第一传输晶体管M1到第四传输晶体管M4来分级泵浦第一电容器C1到第四电容器C4的充电和放电电压，从而将泵浦的电压输出到最终的输出端Vout。
因为使用驱动器114来驱动电荷泵浦电路110中的源晶体管MS，所以对第一节点N1充电而不受源晶体管MS的阈值电压Vth的影响。因而，电荷泵浦电路110根据第一时钟信号CLK1和第二时钟信号CLK2使用电压泵浦单元112与输入电压Vdd相比分级提升源晶体管MS的输出电压，从而将输入电压Vdd传送到最终的输出端Vout。
结果，由于第一时钟信号CLK1和第二时钟信号CLK2引起的泵浦时间的增加，使得提供给电荷泵浦电路110的输入电压Vdd在最终的输出端Vout具有更高的电平，其中，输出电压不受源晶体管MS的阈值电压Vth的影响。
图3是用于驱动图2的电荷泵浦电路110的第一时钟信号CLK1和第二时钟信号CLK2的示例性波形的图解。参考图3，在周期T1中，第一时钟信号CLK1为低电平，第二时钟信号CLK2为高电平，从而在周期T1中切换晶体管PS通过第一时钟信号CLK1来导通。此外，在周期T1中，输入电压Vdd通过切换晶体管PS被提供给源晶体管MS的栅极。因此，在周期T1中，输入电压Vdd被提供给源晶体管MS的栅极和源极，从而源晶体管MS截止。此外，在周期T1期间，源电容器Cs对输入电压Vdd充电。
在周期T1期间，第一电容器C1和第三电容器C3将第二时钟信号CLK2充电到高电平，第二电容器C2和第四电容器C4通过第一时钟信号CLK1的低电平对充电的电压放电。
因此，在周期T1中，电压泵浦单元112根据第一时钟信号CLK1和第二时钟信号CLK2，使用由第一电容器C1到第四电容器C4的充电和放电所引起的第一传输晶体管M1到第四传输晶体管M4的驱动来分级泵浦第一节点N1的电压，以将泵浦的电压输出到最终的输出端Vout。
跟随周期T1的是周期T2，在周期T2中第一时钟信号为高电平，第二时钟信号为低电平。在周期T2期间，切换晶体管PS通过第一时钟信号CLK1的高电平而截止，源晶体管MS通过第一时钟信号CLK1的高电平电压和存储在源电容器Cs中的电压之和来导通。因此，在周期T2中，源晶体管MS将输出电压Vdd提供给第一节点N1，而不受源晶体管MS的阈值电压Vth的影响。
此外，在周期T2期间，第一电容器C1和第三电容器C3响应于第二时钟信号CLK2的低电平而放电，第二电容器C2和第四电容器C4通过第一时钟信号CLK1的高电平而充电。重复时钟周期T1和T2以输出泵浦的电压。
因此，在周期T2期间，电压泵浦单元112根据第一时钟信号CLK1和第二时钟信号CLK2使用通过第一电容器C1到第四电容器C4的充电和放电而驱动的第一传输晶体管M1到第四传输晶体管M4来分级泵浦第一节点N1的电压，以将泵浦的电压输出到最终的输出端Vout。结果，在周期T2中，电荷泵浦电路110使用驱动器114将输入电压Vdd提供给第一节点N1，而不受源晶体管MS的阈值电压Vth的影响，并根据第一时钟信号CLK1和第二时钟信号CLK2使用电压泵浦单元112来分级泵浦第一节点N1的电压，并将泵浦的电压输出到最终的输出端Vout。
图4是示出采用根据本发明实施例的电荷泵浦电路的直流转换设备的一个实施例的方框图。参考图4，该直流转换设备包括电荷泵浦电路110、电压分配单元120、比较单元130和时钟信号发生器140。
如以上参考图2所述，电荷泵浦电路110根据由时钟信号发生器140提供的第一时钟信号CLK1和第二时钟信号CLK2来分级泵浦输入电压Vdd，以输出泵浦的电压Vout。
电压分配单元120分配电荷泵浦电路输出电压Vout，并将分配电压Vd提供给比较单元130。
比较单元130接收分配电压Vd和来自基准电压源Vref的基准电压Vr。比较单元130将基准电压Vr与分配电压Vd进行比较，并将与比较结果相应的比较信号Vc产生到时钟信号发生器140。
时钟信号发生器140包括基准时钟发生器142和时钟缓冲器144。基准时钟发生器142被构造为：使用其输出端的反馈信号FB和比较单元130的比较信号Vc来产生基准时钟信号RS。时钟缓冲器144被构造为：基于基准时钟发生器142提供的基准时钟信号RS来产生第一时钟信号CLK1和第二时钟信号CLK2，缓冲产生的第一时钟信号CLK1和第二时钟信号CLK2，并将缓冲的第一时钟信号CLK1和第二时钟信号CLK2提供给电荷泵浦电路110。在一个实施例中，第一时钟信号CLK1和第二时钟信号CLK2是具有180°相位差的两相时钟信号。
采用根据本发明实施例的电荷泵浦电路的直流转换设备使用电荷泵浦电路110、第一时钟信号CLK1和第二时钟信号CLK2、输出电压Vout的分配电压Vd以及基准电压Vr来产生期望的输出电压Vout。从而，提供了一种对晶体管的阈值电压的变化不敏感的电荷泵浦电路和一种使用该电荷泵浦电路的直流转换设备。
根据本发明的电荷泵浦电路的实施例显著地增大了输入电压和提供给源晶体管的栅极的电压，所述源晶体管使用时钟信号将所述输入电压提供给下一端，从而所述输入电压被提供给下一端而不受源晶体管的阈值电压的影响。从而，电荷泵浦电路根据第一和第二时钟信号来分级泵浦输入电压，而不受源晶体管的阈值电压的影响，随后输出泵浦的输入电压。电荷泵浦电路可以在直流转换器中使用，从而该直流转换器对晶体管的阈值电压不敏感。
尽管以上详细的描述已显示、描述并指出了如应用于各种实施例的本发明的新颖的特征，但是应该理解，在不脱离本发明的精神的情况下，本领域的技术人员可对示出的装置或处理作形式和细节的各种省略、替换和改变。本发明的范围由权利要求来指示，而不是由前面的描述来指示。落在权利要求的等同物的意义和范围的所有改变包含于其范围内。

Claims (21)

1、一种电荷泵浦电路，包括：
源晶体管，被构造为根据第一时钟信号输出输入电压；
驱动器，被构造为使用输入电压和第一时钟信号来驱动源晶体管；和
电压泵浦单元，被构造为根据第一和第二时钟信号来分级增大从源晶体管输出的电压。
2、如权利要求1所述的电荷泵浦电路，其中，所述驱动器还被构造为：根据第一时钟信号将源晶体管的栅极和源极彼此电连接，根据第一时钟信号将通过输入电压和第一时钟信号的电压之和而获得的电压提供给源晶体管的栅极。
3、如权利要求1所述的电荷泵浦电路，其中，所述驱动器包括：
切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和源极之间；和
源电容器，包括连接到源晶体管的栅极的第一电极和接收第一时钟信号的第二电极。
4、如权利要求1所述的电荷泵浦电路，其中，所述电压泵浦单元包括：
多个传输晶体管，串联连接到源晶体管的输出端；和
多个电容器，电连接到源晶体管和所述多个传输晶体管之间的节点，其中，所述多个电容器被构造为根据第一和第二时钟信号来充电和放电。
5、如权利要求4所述的电荷泵浦电路，其中，所述多个电容器包括奇数和偶数电容器，
其中，第一时钟信号被提供给所述多个电容器中的偶数电容器，和
其中，第二时钟信号被提供给所述多个电容器中的奇数电容器。
6、如权利要求4所述的电荷泵浦电路，其中，所述多个传输晶体管被构造为作为二极管操作。
7、如权利要求1所述的电荷泵浦电路，其中，所述第一和第二时钟信号具有180°的相位差。
8、如权利要求3所述的电荷泵浦电路，其中，所述源晶体管和所述切换晶体管是不同掺杂类型的晶体管。
9、如权利要求4所述的电荷泵浦电路，其中，所述源晶体管和所述多个传输晶体管是相同掺杂类型的晶体管。
10、一种电荷泵浦电路，包括：
源晶体管，被构造为根据该源晶体管的栅极和源极之间所施加的电压来输出输入电压；
多个传输晶体管，连接到源晶体管的输出端；
切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和源极之间；
多个电容器，电连接到源晶体管和所述多个传输晶体管之间的节点，其中，偶数电容器被构造为接收第一时钟信号，奇数电容器被构造为接收不同于第一时钟信号的第二时钟信号；和
源电容器，连接到源晶体管的栅极，并且被构造为接收第一时钟信号。
11、如权利要求10所述的电荷泵浦电路，其中，所述多个传输晶体管被构造为作为二极管操作。
12、如权利要求10所述的电荷泵浦电路，其中，所述第一和第二时钟信号具有180°的相位差。
13、如权利要求10所述的电荷泵浦电路，其中，所述切换晶体管具有与源晶体管的掺杂类型不同的掺杂类型。
14、一种具有电荷泵浦电路的直流转换电路，该直流转换电路包括：
电荷泵浦电路，被构造为根据第一和第二时钟信号来分级增大输入电压，该电荷泵浦电路包括：
源晶体管，被构造为根据第一时钟信号输出输入电压，
驱动器，被构造为使用输入电压和第一时钟信号来驱动源晶体管，和
电压泵浦单元，被构造为根据第一和第二时钟信号来分级增大从源晶体管输出的电压；
比较单元，被构造为将基准电压和电荷泵浦电路的输出电压进行比较，并输出比较信号；和
时钟信号发生器，被构造为使用所述比较信号来产生第一和第二时钟信号。
15、如权利要求14所述的直流转换电路，还包括：电压分配单元，被构造为分配所述输出电压并将分配的输出电压提供给比较单元。
16、如权利要求14所述的直流转换电路，其中，所述时钟信号发生器包括：
基准时钟发生器，被构造为使用所述比较信号和来自其输出端的反馈信号来产生基准时钟信号；和
时钟缓冲器，被构造为基于基准时钟产生并缓冲第一和第二时钟信号，从而提供缓冲的时钟信号。
17、一种使用电荷泵浦电路的直流转换电路，该直流转换电路包括：
电荷泵浦电路，根据第一和第二时钟信号来分级增大输入电压，该电荷泵浦电路包括：
源晶体管，被构造为根据该源晶体管的栅极和源极之间所施加的电
压来输出输入电压，
多个传输晶体管，连接到源晶体管的输出端，
切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和
源极之间，
多个电容器，连接到源晶体管和所述多个传输晶体管之间的节点，其中，偶数电容器被构造为接收第一时钟信号，奇数电容器被构造为接收不同于第一时钟信号的第二时钟信号，和
源电容器，连接到源晶体管的栅极，并且被构造为接收第一时钟信号；
比较单元，被构造为将基准电压和电荷泵浦电路的输出电压进行比较，并输出比较信号；和
时钟信号发生器，被构造为使用所述比较信号来产生第一和第二时钟信号。
18、如权利要求17所述的直流转换电路，还包括：电压分配单元，被构造为分配所述输出电压并将分配的输出电压提供给比较单元。
19、如权利要求18所述的直流转换电路，其中，所述时钟信号发生器包括：
基准时钟发生器，被构造为使用所述比较信号和来自其输出端的反馈信号来产生基准时钟信号；和
时钟缓冲器，被构造为基于基准时钟产生并缓冲第一和第二时钟信号，从而提供缓冲的时钟信号。
20、如权利要求17所述的直流转换电路，其中，所述切换晶体管具有与源晶体管的掺杂类型不同的掺杂类型。
21、一种电荷泵浦电路，包括：
用于根据第一时钟信号输出输入电压的装置；
用于使用输入电压和第一时钟信号来驱动所述输出装置的装置；和
用于根据第一和第二时钟信号来分级增大来自所述输出装置的输入电压的装置。
CNA2005101152426A 2004-11-11 2005-11-11 电荷泵浦电路及使用其的直流转换设备 Pending CN1773823A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040091768 2004-11-11
KR1020040091768A KR100636508B1 (ko) 2004-11-11 2004-11-11 차지펌프 회로와 이를 이용한 직류 변환장치

Publications (1)

Publication Number Publication Date
CN1773823A true CN1773823A (zh) 2006-05-17

Family

ID=36573529

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101152426A Pending CN1773823A (zh) 2004-11-11 2005-11-11 电荷泵浦电路及使用其的直流转换设备

Country Status (4)

Country Link
US (1) US7514984B2 (zh)
JP (1) JP4209878B2 (zh)
KR (1) KR100636508B1 (zh)
CN (1) CN1773823A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493715B (zh) * 2008-01-21 2010-11-03 联咏科技股份有限公司 电荷泵浦电路
CN101377955B (zh) * 2007-08-28 2013-03-06 三星电子株式会社 电可擦除可编程只读存储器单元及其形成和读取方法
CN101803165B (zh) * 2007-09-14 2013-12-11 莫塞德技术公司 使用多个电荷泵浦电路产生提升电压的设备和方法
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
CN110265080A (zh) * 2019-06-25 2019-09-20 中国科学院微电子研究所 一种字线电压产生电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804705B1 (ko) * 2006-07-31 2008-02-18 충북대학교 산학협력단 비휘발성 메모리 소자를 이용한 저전압 차지 펌프 회로
KR100842744B1 (ko) 2006-11-20 2008-07-01 주식회사 하이닉스반도체 클럭조절회로 및 이를 이용한 전압펌핑장치
KR101105805B1 (ko) * 2006-12-27 2012-01-17 주식회사 하이닉스반도체 차지 펌프 회로
JP5179849B2 (ja) * 2006-12-28 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
US7760011B2 (en) * 2007-08-10 2010-07-20 Texas Instruments Incorporated System and method for auto-power gating synthesis for active leakage reduction
US9225240B2 (en) * 2009-11-13 2015-12-29 Macronix International Co., Ltd. Charge pump utilizing external clock signal
US9423814B2 (en) * 2010-03-16 2016-08-23 Macronix International Co., Ltd. Apparatus of supplying power while maintaining its output power signal and method therefor
KR101310075B1 (ko) 2012-01-16 2013-09-24 창원대학교 산학협력단 싱글-폴리 ｍｔｐ메모리
US8963623B2 (en) 2012-02-29 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Low voltage and high driving charge pump
US8860503B2 (en) 2012-06-22 2014-10-14 Infineon Technologies Ag Floating bias generator
JPWO2023026757A1 (zh) * 2021-08-27 2023-03-02

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805210B2 (ja) * 1989-06-09 1998-09-30 日本テキサス・インスツルメンツ株式会社 昇圧回路
JP2531267B2 (ja) 1989-06-20 1996-09-04 日本電気株式会社 チャ―ジポンプ
JP3314473B2 (ja) 1993-08-27 2002-08-12 株式会社デンソー パワーｍｏｓｆｅｔの制御装置
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
US5572735A (en) * 1994-05-27 1996-11-05 Ast Research, Inc. Method and apparatus for discharging the output voltage of a DC power supply
US5912560A (en) * 1997-02-25 1999-06-15 Waferscale Integration Inc. Charge pump circuit for voltage boosting in integrated semiconductor circuits
JP3378457B2 (ja) 1997-02-26 2003-02-17 株式会社東芝 半導体装置
JP3164032B2 (ja) 1997-10-01 2001-05-08 日本電気株式会社 昇圧回路
JP3360025B2 (ja) * 1998-05-22 2002-12-24 エヌイーシーマイクロシステム株式会社 定電圧回路
US6177830B1 (en) * 1999-03-05 2001-01-23 Xilinx, Inc High voltage charge pump using standard sub 0.35 micron CMOS process
JP3713401B2 (ja) * 1999-03-18 2005-11-09 株式会社東芝 チャージポンプ回路
JP4242006B2 (ja) * 1999-06-23 2009-03-18 株式会社ルネサステクノロジ チャージポンプ回路およびそれを用いた不揮発性半導体記憶装置
JP2001136733A (ja) * 1999-11-01 2001-05-18 Seiko Epson Corp チャージポンプ回路
JP4231240B2 (ja) 2002-05-08 2009-02-25 株式会社ルネサステクノロジ 通信用半導体集積回路装置およびそれを用いた無線通信システム
EP1517294A4 (en) * 2002-06-25 2007-06-27 Fujitsu Ltd DISPLAY AND ENERGY SAVING

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377955B (zh) * 2007-08-28 2013-03-06 三星电子株式会社 电可擦除可编程只读存储器单元及其形成和读取方法
CN101803165B (zh) * 2007-09-14 2013-12-11 莫塞德技术公司 使用多个电荷泵浦电路产生提升电压的设备和方法
CN101493715B (zh) * 2008-01-21 2010-11-03 联咏科技股份有限公司 电荷泵浦电路
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
CN110265080A (zh) * 2019-06-25 2019-09-20 中国科学院微电子研究所 一种字线电压产生电路

Also Published As

Publication number Publication date
KR100636508B1 (ko) 2006-10-18
JP2006141196A (ja) 2006-06-01
JP4209878B2 (ja) 2009-01-14
US20060119419A1 (en) 2006-06-08
KR20060044001A (ko) 2006-05-16
US7514984B2 (en) 2009-04-07

Similar Documents

Publication Publication Date Title
CN1773823A (zh) 电荷泵浦电路及使用其的直流转换设备
CN1313991C (zh) 电平移位器和平板显示器
CN1703824A (zh) 升压电路
US20080079480A1 (en) Electronic device including boosting circuit
CN1914574A (zh) 高效率和低成本的电荷泵电路
CN1855678A (zh) 包括电荷泵电路的电子设备
CN101030361A (zh) 移位寄存器电路及具备该电路的图像显示装置
CN1674444A (zh) 电荷泵电路
CN1100388C (zh) 输入/输出电压检测型衬底电压发生电路
CN1758317A (zh) 液晶驱动电路和液晶显示装置
CN1716740A (zh) 升降压电路
CN1681191A (zh) 升压电路以及半导体集成电路
CN1956289A (zh) 半导体集成电路器件及使用该器件的非接触电子装置
CN1829056A (zh) 电荷泵电路以及用于电荷泵电路的升压方法
CN1476155A (zh) 升压电路
CN105261320A (zh) Goa单元驱动电路及其驱动方法、显示面板及显示装置
CN1576984A (zh) 电源装置
CN1838325A (zh) 非易失性存储装置的高电压开关电路
CN1921277A (zh) 电荷泵
CN1917089A (zh) 动态移位寄存器以及其禁止电路
CN1421997A (zh) 无需击穿电压为电源电压两倍的晶体管的半导体升压电路
CN1906832A (zh) 电荷泵电源
CN1090407C (zh) 模式设定电路
CN1303756C (zh) 偏置补偿电路以及使用它的驱动电路和液晶显示装置
CN1173023A (zh) 升压电路和驱动该电路的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication