CN1303756C - 偏置补偿电路以及使用它的驱动电路和液晶显示装置 - Google Patents

偏置补偿电路以及使用它的驱动电路和液晶显示装置 Download PDF

Info

Publication number
CN1303756C
CN1303756C CNB200410031747XA CN200410031747A CN1303756C CN 1303756 C CN1303756 C CN 1303756C CN B200410031747X A CNB200410031747X A CN B200410031747XA CN 200410031747 A CN200410031747 A CN 200410031747A CN 1303756 C CN1303756 C CN 1303756C
Authority
CN
China
Prior art keywords
capacitor
drive circuit
current potential
circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200410031747XA
Other languages
English (en)
Other versions
CN1538617A (zh
Inventor
飞田洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1538617A publication Critical patent/CN1538617A/zh
Application granted granted Critical
Publication of CN1303756C publication Critical patent/CN1303756C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

在该带偏置补偿功能的驱动电路(25)中，使第1、第2、第3开关(S1，S2.1，S2.2)导通，从而使第1电容器(27.1)充电至驱动电路(26)的偏置电压(VOF)后，使第1及第2开关(S1，S2.1)截止的同时，使第4开关(S3.1)导通，从而使第2电容器(27.2)充电至驱动电路(26)的输入节点(N21)的寄生电容(28)所引发的第1损失电压(ΔV1)。继而，使第3和第4开关(S3.1，S2.2)截止的同时，使第5和的6开关(S3.2，S4)导通。此时也将产生由寄生电容(28)所引发的第2损失电压(ΔV2)，输出电压(VO)变成输入电压(VI)与第2损失电压(ΔV2)之差(VI-ΔV2)。如果寄生电容(28)、第1电容器(27.1)、第2电容器(27.2)的电容值相同，则第2损失电压(ΔV2)变为第1损失电压(ΔV1)的1/6。

Description

偏置补偿电路以及使用它的驱动电路和液晶显示装置
技术领域
本发明涉及偏置补偿电路及其使用该偏置补偿电路的带偏置补偿功能的驱动电路和液晶显示装置，特别是涉及补偿输出与输入电位对应的电位的驱动电路的偏置电压之偏置补偿电路及其使用该偏置补偿电路的带偏置补偿功能的驱动电路和液晶显示装置。
背景技术
以往，一直建议采用消除驱动电路的偏置电压的偏置补偿电路。在该偏置补偿电路中，使电容器充电至偏置电压，通过将该电容器连接到驱动电路的输入节点来补偿偏置电压(例如特开2000-114889号公报)。
但是，在以往的偏置补偿电路中，由于受到驱动电路的输入节点的寄生电容的影响，所以会造成电容器的电压损失，而不能精确地消除偏置电压。
倘若电容器的电容值比寄生电容大很多，则能够减小电压损失，但由此势必要增大电容器的面积，导致偏置补偿电路的占有面积增大。当将偏置补偿电路用于液晶显示装置的数据线驱动电路时，由于需要采用很多的偏置补偿电路，因而将产生很大问题。
发明内容
正因为如此，本发明的主要目的在于提供一种可以精确地消除偏置电压的偏置补偿电路及其使用该偏置补偿电路的带偏置补偿功能的驱动电路和液晶显示装置。
在本发明所涉及的偏置补偿电路中，设置有：第1～第N电容器，其中，所述第1电容器的第1电极与所述驱动电路的输入节点连接，所述第1～第N-1电容器的第2电极分别与所述第2～第N电容器的第1电极连接，所述N为大于等于2的整数，还包括：第1切换电路，向所述驱动电路的输入节点提供规定的电位，同时将所述第1电容器的第2电极与所述驱动电路的输出节点连接，并使所述第1电容器充电至所述偏置电压；第2切换电路，各自按规定时间依次选择第2～第N电容器，向选择的电容器的第1电极提供所述输入电位，同时将选择的电容器的第2电极连接到所述驱动电路的输出节点，并将所述第2～第N电容器分别充电至第1～第N-1损失电压；以及第3切换电路，向所述第N电容器的第2电极提供所述输入电位，并把从所述输入电位与所述偏置电压相加后的电位再减去第N损失电压的电位供给所述驱动电路的输入节点，所述第1～第N损失电压随着所述驱动电路的输入节点的寄生电容值的增大而增大，并分别随着所述第1～第N电容器的电容值的增大而减小。因此，能够减小驱动电路的输入节点的寄生电容的影响，并能够精确地消除偏置电压。
参照附图并结合关于本发明的下述详细说明会进一步理解本发明的上述及其它目的、特征、状况和优点。
附图说明
附图1是表示本发明实施方式1中所述的彩色液晶显示装置的整体结构的方框图。
附图2是表示附图1所示的与各液晶单元对应设置的液晶驱动电路的结构的电路图。
附图3是表示附图1所示的水平扫描电路中所包含的补偿器及预充电电路结构的电路图。
附图4是表示附图1所示的水平扫描电路中所包含的灰度等级电位发生电路及带偏置补偿功能的驱动电路的结构的电路方框图。
附图5是表示附图4所示的带偏置补偿功能的驱动电路的结构的电路图。
附图6是表示附图5所示的推进式驱动电路的结构的电路图。
附图7是表示附图5所示的带偏置补偿功能的驱动电路的动作的时序图。
附图8是表示实施方式1的变形例的电路图。
附图9是表示本发明的实施方式2所述的带偏置补偿功能的驱动电路中所包含的推进式驱动电路的结构的电路图。
附图10是表示实施方式2的变形例的电路图。
附图11是表示实施方式2的其他变形例的电路图。
附图12是表示实施方式3所述的带偏置补偿功能的驱动电路的结构的电路图。
附图13是表示实施方式3的变形例的电路图。
附图14是表示实施方式3的其他变形例的电路图。
附图15是本发明的实施方式4所述带偏置补偿功能的驱动电路的结构的电路图。
附图16是本发明的实施方式5所述带偏置补偿功能的驱动电路的结构的电路图。
附图17是表示实施方式5的变形例的电路图。
具体实施方式
附图1是表示本发明实施方式1中所述的彩色液晶显示装置的结构的方框图。在附图1中，该彩色液晶显示装置包括液晶面板1、垂直扫描电路7和水平扫描电路8，该装置例如可设置在便携电话机上。
液晶面板1包括按多行多列排列的多个液晶单元2、与各行对应设置的扫描线4、公共电位线5、以及与各列对应设置的数据线6。
液晶单元2按照每行3个进行预先分组。每组的3个液晶单元2中分别设置有R、G、B彩色滤光片。每组的3个液晶单元2构成1个像素3。
如附图2所示，各液晶单元2中设置有液晶驱动电路10。液晶驱动电路10包含N型晶体管11和电容器12。N型晶体管11连接在数据线6和液晶单元2的一个电极2a之间，并且其栅极与扫描线4连接。电容器12连接在液晶单元2的一个电极2a与公共电位线5之间。向液晶单元2的另一个电极提供驱动电位VDD，向公共电位线5提供公共电位VSS。
返回到附图1，垂直扫描电路7根据图象信号，各自按照规定的时间依次选择多条扫描线4，并将选择的扫描线4置于选择电平的「H」电平。一旦扫描线4被置于选择电平的「H」电平，则附图2中的N型晶体管11导通，与该扫描线4对应的各液晶单元2的一个电极2a同对应于液晶单元2的数据线6连接。
水平扫描电路8根据图象信号，在垂直扫描电路7选择1条扫描线4期间向各数据线6提供灰度等级电位VG。液晶单元2的透光率随灰度等级电位VG的电平改变而变化。当通过垂直扫描电路7及水平扫描电路8扫描液晶面板1的所有液晶单元2时，便在液晶面板1上显示一幅图象。
附图3是表示附图1所示的水平扫描电路8的核心结构的电路图。在附图3中，该水平扫描电路8包含在向各数据线6提供灰度等级电位VG之前用于使各数据线6的电位置于预充电电位VPC的补偿器及预充电电路15。
补偿器及预充电电路15包含与各数据线6对应设置的开关16、以及与各毗邻的2条数据线6对应设置的开关17。开关16的一端接受预充电电位VPC，而另一端连接在对应的数据线6上。开关16随着预充电信号ΦPC被置于作为激活电平的「H」电平而导通。一旦开关16导通，则各数据线6被置为预充电电位VPC。开关17连接在2条数据线6之间，并随着补偿信号ΦEQ被置于作为激活电平的「H」电平而导通。一旦开关17导通，则所有数据线6的电位平均化。开关16和17截止后，向各数据线6提供灰度等级电位VG。这里，将预充电电位VPC设为0V。
附图4包含用于给数据线6提供灰度等级电位VG的灰度等级电位发生电路20和带偏置补偿功能的驱动电路25。灰度等级电位发生电路20及带偏置补偿功能的驱动电路25只设置数据线6的数目。
灰度等级电位发生电路20包含串联连接在第1电源电位VH(5V)的线与第2电源电位VL(0V)的线之间的n+1个(但，n是自然数)电阻元件21.1～21.n+1，以及分别连接在介于n+1个电阻元件21.1～21.n+1间的n个节点与输出节点20a之间的n个开关22.1～22.n。
在介于n+1个电阻元件21.1～21.n+1间的n个节点上分别出现n级的电位。开关22.1～22.n受图象节点信号φP控制，并仅将它们中的一个设置为导通状态。n级电位中任意一级的电位作为灰度等级电位VG输出到输出节点20a。带偏置补偿功能的驱动电路25向数据线6提供电流使被选择的数据线6变为灰度等级电位VG。
附图5是表示带偏置补偿功能的驱动电路25的结构的电路图。在附图5中，该带偏置补偿功能的驱动电路25包括推进式驱动电路26、电容器27.1、27.2及开关S1、S2.1、S2.2、S3.1、S3.2、S4。由于预充电电位VCP为0V，灰度等级电位为0V～5V，所以能够进行数据线6的充电而不需要进行放电。因此，在本彩色液晶显示装置中，采用推进式驱动电路26。
如附图6所示，推进式驱动电路26包括P型晶体管31～33、N型晶体管34，35及恒流源36，37。P型晶体管31，32分别连接在第3电源电位VH1(例如10V)的线与节点N31，N32之间，并且它们的栅极共同连接在节点N32上。P型晶体管31，32构成电流镜电路。
N型晶体管34，35分别连接在节点N31，N32和节点N34之间，并且其栅极分别连接在输入节点N21和输出节点N22上。恒流源36从输出节点34向第4电源电位VL1(例如0V)的线输出规定的恒定电流。P型晶体管33连接在第3电源电位VH1的线和输出节点N22之间，并且其栅极与节点N31连接。恒流源37从输出节点N22向第4电源电位VL1的线输出规定的恒定电流。P型晶体管31，32、N型晶体管34，35及恒流源36构成差动放大电路。
与输入节点电位N21的电位V21对应等级的电流流向N型晶体管34。与输出节点N22的电位V22对应等级的电流流向N型晶体管35。P型晶体管31和32构成电流镜电路，由于P型晶体管32与N型晶体管35串联连接，所以与输出节点电位N22的电位V22对应等级的电流流向晶体管31，32，35。
当V21高于V22时，流向P型晶体管31的电流比流向N型晶体管34的电流小，节点N31的电位降低，而流向P型晶体管33的电流增大，电位V22上升。当V21低于V22时，流向P型晶体管31的电流比流向N型晶体管34的电流大，节点N31的电位上升，而流向P型晶体管33的电流减小，导致电位V22降低。因此，变成V21＝V22。
即，推进式驱动电路26是一种输入阻抗高而输出阻抗低，电压放大率为1的缓冲电路。但是，由于晶体管31～35的阈值电压的偏差，在输入电位V21和输出电位V22之间产生电位差，即偏置电压VOF。譬如，当N型晶体管34，35之间阈值电压VTN不同时，会产生偏置电压VOF。该偏置电压VOF用N型晶体管34，35的阈值电压的差|ΔVTN|来表示。
返回到附图5，推进式驱动电路26的输入节点N21具有寄生电容C0。附图5中，该寄生电容C0用连接在输入节点N21和接地电位GND的线之间的电容器28来表示。另外，负载电容用连接在输出节点N23和接地电位GND的线之间的电容器29来表示。电容器27.1，27.2和开关S1，S2.1，S2.2，S3.1，S3.2，S4构成用于补偿推进式驱动电路26的偏置电压VOF的偏置补偿电路。
也就是说，开关S1连接在输入节点N20和驱动电路26的输入节点N21之间，开关S4连接在输出节点N23和驱动电路26的输出节点N22之间。电容器27.1和开关S2.1串联连接在驱动电路26的输入节点N21和输出节点N22之间。开关S3.1连接在输入节点N20和介于电容器27.1、开关S2.1之间的节点N1之间。电容器27.2和开关S2.2串联连接在节点N1和N22之间。开关S3.2连接在输入节点N20和介于电容器27.2、开关S2.2间的节点N2之间。
开关S1、S2.1、S2.2、S3.1、S3.2、S4都既可以是P型晶体管，也可以是N型晶体管，同时也可以是将P型晶体管和N型晶体管并联连接在一起而构成。开关S1、S2.1、S2.2、S3.1、S3.2、S4根据控制信号(未图示)而导通/截止。
现在，对驱动电路26的输出电位V22比输入电位V21仅低偏置电压VOF的情形进行说明。如附图7所示，在初始状态，所有的开关S1、S2.1、S2.2、S3.1、S3.2、S4均处于截止状态。在某一时刻t1，一旦开关S1、S2.1、S2.2导通，则驱动电路26的输入节点N21的电位V21变成V21＝VI，而驱动电路26的输出电位V22及节点N1，N2的电位V1，V2变成V22＝V1＝V2＝VI-VOF，电容器27.1被充电至偏置电压VOF的同时，电容器27.2的端电压复位为0V。之后，在时刻t2，当开关S1，S2.1截止时，偏置电压VOF保持在电容器27.1上。在下一时刻t3，当开关S3.1导通时，则节点N1的电位V1变成V1＝VI。如果驱动电路26的输入节点N21上不存在寄生电容C0，则驱动电路26的输入电位V21变成V21＝VI+VOF，驱动电路26的输出电位V22变成V22＝VI。但是，正由于实际上存在寄生电容C0，所以驱动电路26的输入电位V21变成V21＝VI+VOF-ΔV1，而驱动电路26的输出电位V22变成V22＝VI-ΔV1。当用C1表示电容器27.1的电容时，该损失电压ΔV1可用下式来表示。
ΔV1＝VOF·C0/(C0+C1)    …(1)
而且，由于这时开关S2.2，S3.1导通，而开关S3.2截止，因而节点N2的电位V2变成V2＝VI-ΔV1。即，节点N2的电位V2变成比输入电压VI仅低第1次偏置消除动作所产生的损失电压ΔV1的电位，并且电容器27.2被充电至ΔV1。
在时刻t4开关S2.2，S3.1截止后，当在时刻t5开关S3.2导通时，节点N2的电位V2从VI-ΔV1变成VI。换言之，节点N2的电位V2只上升了ΔV1。该变化部分ΔV1通过电容器27.2，27.1传递到节点N21，从而节点N21的电位V21上升。但是，这种情况下依然会由于寄生电容C0而产生损失电压ΔV2，节点N21的电位V21仅上升ΔV1-ΔV2，变成V21＝VI+VOF-ΔV1+ΔV1-ΔV2＝VI+VOF-ΔV2。
由于节点N21的电位V1的上升，节点N22的电位V22也只上升相同的电压ΔV1-ΔV2，变成V22＝VI-ΔV1+ΔV1-ΔV2＝VI-ΔV2。此外，当分别用C1，C2表示电容器27.1，27.2的电容时，节点N1的电位V1可用下式(2)来表示：
V1＝VI+ΔV1·C2/[C2+C0·C1/(C0+C1)]    …(2)
而ΔV2可由下式(3)来表示：
ΔV2＝ΔV1·C0/[C0+C1·C2/(C1+C2)]    …(3)
这里，为了便于说明，假设C1＝C2，则ΔV2＝ΔV1·C0/(C0+C1/2)。进而，如果C0/C1＝1/10，则ΔV2＝ΔV1·1/6。即，第2次偏置消除动作所产生的损失部分ΔV2降低到第1次损失部分ΔV1的1/6。
为了实现使用1个电容器并利用进行第1次偏置消除动作的现有的方法使损失部分ΔV1变为1/6，需要面积为原电容器6倍的电容器。另一方面，在本实施方式1中，由于使用2个电容器27.1和27.2，所以使电容器的面积变为原来的2倍，但用于使损失部分ΔV1变为1/6的电容器的面积只是现有面积的2/6＝1/3。并且，开关S2.2，S3.2的面积与电容器相比非常小。
继而，如果在时刻t6开关S4导通，则输出电位V0变成V0＝VI-ΔV2并提供给负载。再者，开关S4并不是必须的。但如果没有开关S4，则当负载电容很大时，从在时刻t1开关S1，S2.1，S2.2导通开始到电容器27.1的端电压VOF稳定下来所需要的时间将变长。
附图8是表示本实施方式1所述变形例的带偏置补偿功能的驱动电路38的结构的电路图。参照附图8可知，该带偏置补偿功能的驱动电路38与附图5的带偏置补偿功能的驱动电路25的不同点在于：用m个但，m是大于等于3的整数)电容器27.1～27.m、m个开关S2.1～S2.m、m个开关S3.1～S3.m来取代2个电容器27.1，27.2、2个开关S2.1，S2.2及2个开关S3.1，S3.2。
电容器27.1的一个电极连接在驱动电路26的输入节点，电容器27.2～27.m的一个电极分别连接在电容器27.1～27.m-1的另一个电极上。开关S2.1～S2.m的一端均连接在节点N22上，而它们的另一端分别连接在电容器27.1～27.m的另一个电极上。开关S3.1～S3.m的一端均连接在节点N20上，它们的另一端分别连接在电容器27.1～27.m的另一个电极上。
在某一时刻，开关S1，S2.1～S2.m导通，电容器27.1被充电到偏置电压VOF，同时，电容器27.2～27.m的端电压复位为0V。
开关S1，S2.1截止后，开关S3.1导通，使电容器27.2被充电至第1损失电压ΔV1。继而，开关S2.2截止的同时，开关S3.2导通，使电容器27.3被充电至第2损失电压ΔV2。以下，以此类推，电容器27.m被充电到第m-1损失电压ΔVm-1。继而，开关S2.m截止的同时，开关S3.m导通。
如果设电容器27.1～27.m中每个的电容为C1，则进行m次偏置消除动作时的电压损失ΔVm可用下式(4)来表示。
ΔVm＝VOF·C0/(C0+C1)·C0/(C0+C1/2)…C0/(
C0+C1/m)    …(4)
但是，虽然损失电压ΔVm随m的增大而减小，但减小的程度逐渐变小，相反，由于电容器27.1～27.m的面积增大而产生的不良影响相对地变大，因此，需要根据所需的输出电位精度来设定最佳的次数m。
实施方式2
附图9是本发明的实施方式2所述带偏置补偿功能的驱动电路的核心结构的电路图。参照附图9可知，该带偏置补偿功能的驱动电路与附图5的带偏置补偿功能的驱动电路25的区别在于：用推进式驱动电路40取代了推进式驱动电路26。
该推进式驱动电路40包括恒流源41，42、N型晶体管43，44及P型晶体管45，46。恒流源41、N型晶体管43及P型晶体管45串连连接在第3电源电位VH1(例如10V)的线和第4电源电位VL1(例如0V)的线之间。P型晶体管45的栅极连接在输入节点N21上。N型晶体管43的栅极与其漏极(节点N41)相连接。N型晶体管43构成二极管。由于晶体管43，45的驱动电流设定为远大于恒流源41的电流值，因此，P型晶体管45进行源输出(source-follower)操作，并且节点N41的电位V41变成V41＝V21+|VTP|+VTN。这里，VTP是P型晶体管的阈值电压，VTN是N型晶体管的阈值电压。
N型晶体管44、P型晶体管46及恒流源42串连连接在第5电源电位VH2(例如10V)的线和第6电源电位VL2(例如0V)的线之间。N型晶体管44的栅极接受节点N41的电位V41。P型晶体管46的栅极与其漏极(输出节点N22)相连接。晶体管44，46的驱动电流设定为远大于恒流源42的电流值，因此，N型晶体管44进行源输出操作，并且输出节点N22的电位V22变成V22＝V41-VTN-|VTP|＝V21。
即，该推进式驱动电路40是把由恒流源41、N型晶体管43及P型晶体管45构成的电平移动电路和由N型晶体管44、P型晶体管46及恒流源42构成电平移动电路进行2级连接而成的电路。该驱动电路40通过晶体管44，46对预先充电到较低电位的节点进行充电，并使输出节点N22的电位V22上升到输入节点N21的电位V21。
当N型晶体管43和44的阈值电压VTN相同，并且P型晶体管45和46的阈值电压VTP相同的情况下，该驱动电路40不具有偏置电压VOF。但当N型晶体管43和44的阈值电压VTN不相同的情况下和/或P型晶体管45和46的阈值电压VTP不相同的情形，将产生偏置电压VOF。此时，设N型晶体管43和44的阈值电压VTN的差为ΔVTN，P型晶体管45和46的阈值电压VTP的差为ΔVTP时，偏置电压VOF变成VOF＝|ΔVTP+ΔVTN|。该偏置电压VOF由于上述多次的偏置消除动作而降低。
在本第2实施方式中，与实施方式1相比，驱动电路的直通电流减小，并且功耗降低。
下面，对本实施方式2的变形例进行说明。
附图10的推进式驱动电路47是从附图9的推进式驱动电路40中除去N型晶体管43和P型晶体管46而构成的。节点N41的电位V41变成V41＝V21+|ΔVTP|，输出电位V22变成V22＝V41-VTN＝V21+|VTP|-VTN。故，该驱动电路47初始阶段具有偏置电压VOF＝VTN-|VTP|。该偏置电压VOF由于上述多次的偏置消除动作而降低。
附图11的推进式驱动电路48是从附图10的推进式驱动电路47中除去恒流源41和P型晶体管45并将N型晶体管44的栅极与输入节点N21连接而成的。输出电位V22变成V22＝V21-VTN。因此，该驱动电路48初始阶段具有偏置电压VOF＝VTN。该偏置电压VOF由于上述多次的偏置消除动作而降低。
实施方式3
附图12是表示实施方式3所述的带偏置补偿功能的驱动电路的结构的电路图。参照附图12可知，该带偏置补偿功能的驱动电路与附图5的带偏置补偿功能的驱动电路25的不同点在于：采用推进式驱动电路50取代了推进式驱动电路26。当附图3所说明的预充电电位VCP为5V时，由于灰度等级电位VG为0～5V，所以可进行数据线6的放电，而不需要充电。此时，使用推进式驱动电路50。
该推进式驱动电路50包括N型晶体管51，52，P型晶体管53，54及恒流源55，56。N型晶体管51、P型晶体管53和恒流源55串连连接在第7电源电位VH3(例如5V)的线和第8电源电位VL3(例如-10V)的线之间。N型晶体管51的栅极连接在输入节点N21上。P型晶体管53的栅极与其漏极(节点N55)连接。P型晶体管53构成二极管。由于晶体管51，53的驱动电流设定成远大于恒流源55的电流值，所以N型晶体管51进行源输出操作，节点N55的电位V55变成V55＝V21-VTN-|VTP|。
恒流源56、N型晶体管52及P型晶体管54串连连接在第9电源电位VH4(例如5V)的线与第10电源电位VL4(例如-10V)的线之间。P型晶体管54的栅极连接在节点N55上。N型晶体管52的栅极与其漏极(输出节点N22)连接。晶体管52，54的驱动电流设定成远大于恒流源56的电流值，所以P型晶体管54进行源输出操作，输出节点N22的电位V22变成V22＝V55+|VTP|+VTN＝V21。
即，该推进式驱动电路50是把由N型晶体管51、P型晶体管53、恒流源55构成的电平移动电路和使用了恒流源56、N型晶体管52、P型晶体管54的电平移动电路进行2级连接而成的电路。该驱动电路50通过晶体管52，54使预先充电到较高电位的节点放电，并使输出节点N22的电位V22下降到输入节点N21的电位V21。
当N型晶体管51和52的阈值电压VTN相同，并且P型晶体管53和54的阈值电压VTP相同的情况下，该驱动电路50不具有偏置电压VOF。但当N型晶体管51和52的阈值电压VTN不相同的情况下和/或P型晶体管53和54的阈值电压VTP不相同的情形，将产生偏置电压VOF。此时，设N型晶体管51和52的阈值电压VTN的差为ΔVTN，P型晶体管53和54的阈值电压VTP的差为ΔVTP时，偏置电压VOF变成VOF＝|ΔVTP+ΔVTN|。该偏置电压VOF由于上述多次的偏置消除动作而降低。
在本第3实施方式中，与实施方式1相比，驱动电路的直通电流减小，并且功耗降低。
以下，将对本实施方式3的变形例进行说明。附图13的推进式驱动电路57是从附图12的推进式驱动电路50中除去P型晶体管53和N型晶体管52而构成的。节点N55的电位V55变成V55＝V21-VTN，输出电位V22变成V22＝V21-VTN+|VTP|。故，该驱动电路57初始阶段具有偏置电压VOF＝VTN-|VTP|。该偏置电压VOF由于上述多次的偏置消除动作而降低。
附图14的推进式驱动电路58是从附图13的推进式驱动电路57中除去N型晶体管51和恒流源55并将P型晶体管54的栅极与输入节点N21连接而成的。输出电位V22变成V22＝V21+|VPT|。因此，该驱动电路58初始阶段具有偏置电压VOF＝VTN。该偏置电压VOF由于上述多次的偏置消除动作而降低。
实施方式4
附图15是本发明的实施方式4所述的带偏置补偿功能的驱动电路60的结构的电路方框图。从附图15可知，该带偏置补偿功能的驱动电路60是将带偏置补偿功能的推进式驱动电路61与带偏置补偿功能的牵引式驱动电路62并联连接而成的电路，它使用于附图3所说明的预充电电位VCP处于0～5V之间的电位例如2.5V的场合。
带偏置补偿功能的推进式驱动电路61与实施方式1，2所示的多种带偏置补偿功能的推进式驱动电路中任意一种相同。带偏置补偿功能的牵引式驱动电路62与实施方式3所示的多种带偏置补偿功能的牵引式驱动电路中任意一种相同。开关S4.1，S4.2实际上包含在驱动电路61，62中，但为了便于说明和理解，将其与驱动电路61和62区别开来进行描述。
数据线6，即输出节点N23被预充电到预充电电位VCP后，当向输入节点N20提供灰度等级电位VG时，在驱动电路61和62中都进行附图7所示的偏置消除操作，开关S4.1，S4.2均导通并由灰度等级电位VG来驱动输出节点N23。此时，2个驱动电路61，62输出相同的电位，故，没有直通电流流动。此外，在这种状态下，当数据线6上产生正向噪声时，牵引式驱动电路62动作，而当数据线6上产生负向噪声时，推进式驱动电路61动作，并能够以较低的输出阻抗将数据线6上产生的噪声控制为低电平。
在实施方式4中，由于使预充电电位VCP置于0～5V之间的电位例如2.5V，因此，与把预充电电位VCP设定为0V或5V时相比，可高速地设定数据线6的电位，并降低功耗。
实施方式5
附图16是本发明的实施方式5所述带偏置补偿功能的驱动电路65的结构的电路方框图。从附图16可知，该带偏置补偿功能的驱动电路65是取代输入节点N20而将附图5的带偏置补偿功能的驱动电路25的开关S1的一端连接到参考电位VR(例如2.5V)的节点N60而构成的电路。参考电位VR可以从液晶显示装置的外部直接提供，亦可从设置在液晶显示装置内的低输出阻抗的电源电路供给。输入节点N20连接在开关S3.1，S3.2的一端。开关S1，S2.1，S2.2，S3.1，S3.2，S4的控制方法如实施方式1所说明的那样。
下面，借助于使用电容器27.1和开关S1，S2.1，S3.1而进行的第1次偏置消除动作来说明该带偏置补偿功能的驱动电路65的效果。这里，将对当驱动电路26的输出电位V22比输入电位V21只低偏置电压VOF的情形进行说明。
首先，一旦开关S1，S2.1导通，则驱动电路26的输入电位V21变为参考电位VR，驱动电路26的输出电位V22和节点N1的电位V1变为V21-VOF＝VR-VOF，电容器27.1被充电到偏置电压VOF。
其次，当开关S1，S2.1截止时，偏置电压VOF保持在电容器27.1。继而，当开关S3.1导通时，节点N1的电位V1从VR-VOF变为VI。该变化部分通过电容器27.1传递到驱动电路26的输入节点N21。当VI＞VR-VOF时，驱动电路26的输入节点N21的电压变化ΔV用下式来表示：
ΔV＝[VI-(VR-VOF)]·C1/(C0+C1)    …(5)
这里，C1/(C0+C1)＝1/(1+C0/C1)，当C0＜＜C1时，则变成1/(1+C0/C1)1-C0/C1。当C0/C1＝r时，1-C0/C1变成1-r，如果将该式带入到上式(5)中，则可得到下式：
ΔV＝[VI-(VR-VOF)]·(1-r)    …(6)
驱动电路26的输入电位V21变成由ΔV与参考电位VR相加而得到的电位VR+ΔV，它可由下式来表示：
V21＝VR+ΔV＝VR+[VI-(VR-VOF)]·(1-r)
＝VR+VI-VR+VOF-[VI-(VR-VOF)]·r
＝VI+VOF-r·VOF-r·(VI-VR)    …(7)
对附图5的带偏置补偿功能的驱动电路25进行相同的计算，则可得到：
V21＝VI+VOF-VOF·C0/(C0+C1)
＝VI+VOF-VOF·(C0/C1)/(C0/C1+1)
＝VI+VOF-VOF·r/(1+r)
VI+VOF-VOF·r·(1-r)
＝VI+VOF-VOF·(r-r2)
如果这里r20，则可得到下式：
V21VI+VOF-r·VOF    …(8)
如果比较式子(7)和(8)，则可知，虽然附图16的带偏置补偿功能的驱动电路65的V21与附图5的带偏置补偿功能的驱动电路25的V21相比仅仅小式子(7)的第4项[-r·(VI-VR)]部分，但是，通过减小r并多次进行偏置消除动作，该值可小到忽略不计。
当从附图4所示的灰度等级发生电路20向多个带偏置补偿功能的驱动电路25提供同一灰度等级电位VG时，灰度等级发生电路20的负载电容值变为多个驱动电路26的输入电容值C0的总和，并且灰度等级电位VG稳定下来的时间变长。
然而，如果用附图16的带偏置补偿功能的驱动电路65取代带偏置补偿功能的驱动电路25，则由于驱动电路26的输入电容被以参考电位VR来充电，故，灰度等级发生电路20的负载电容值大幅度减小，灰度等级电位VG在短时间被便稳定下来。
附图17是表示实施方式5的变形例的电路图。参照附图17可知，在该带偏置补偿功能的驱动电路66中，取代输入节点N20而将附图8的带偏置补偿功能的驱动电路38的开关S1的一端与参考电位VR的节点N60相连接。即使该变形例，也可获得等同于附图16的偏置补偿功能的驱动电路65的效果。
虽然对本发明进行了详尽的说明，但很容易理解，这仅仅是举例，而不能理解为限定，本发明的主旨和范围仅通过附加的权利要求书来限定。

Claims (9)

1.一种偏置补偿电路，用于补偿驱动电路的偏置电压，该驱动电路输出与输入电位对应的电位，其特征在于，
所述偏置补偿电路包括：第1～第N电容器，
其中，所述第1电容器的第1电极与所述驱动电路的输入节点连接，所述第1～第N-1电容器的第2电极分别与所述第2～第N电容器的第1电极连接，所述N为大于等于2的整数，
所述偏置补偿电路还包括：
第1切换电路，向所述驱动电路的输入节点提供规定的电位，同时将所述第1电容器的第2电极与所述驱动电路的输出节点连接，并使所述第1电容器充电至所述偏置电压；
第2切换电路，各自按规定时间依次选择第2～第N电容器，向选择的电容器的第1电极提供所述输入电位，同时将选择的电容器的第2电极连接到所述驱动电路的输出节点，并将所述第2～第N电容器分别充电至第1～第N-1损失电压；以及
第3切换电路，向所述第N电容器的第2电极提供所述输入电位，并把从所述输入电位与所述偏置电压相加后的电位再减去第N损失电压的电位供给所述驱动电路的输入节点，
所述第1～第N损失电压随着所述驱动电路的输入节点的寄生电容值的增大而增大，并分别随着所述第1～第N电容器的电容值的增大而减小。
2.如权利要求1所述的偏置补偿电路，其特征在于，
所述规定的电位是所述输入电位。
3.如权利要求1所述的偏置补偿电路，其特征在于，
所述规定的电位是参考电位。
4.如权利要求1所述的偏置补偿电路，其特征在于，
所述第2切换电路将所述第2～第N电容器的第1及第2电极都连接到所述驱动电路的输出节点，并将所述第2～第N电容器的各第1及第2电极间电压复位为0V后，各自按规定时间依次选择所述第2～第N电容器，使所选择的电容器的第1电极与所述驱动电路的输出节点断开的同时，将所述输入电位提供给所选择的电容器的第1电极，并使所述第2～第N电容器分别充电至第1～第N-1损失电压。
5.一种带偏置补偿功能的驱动电路，其具有驱动电路和补偿所述驱动电路的偏置电压的偏置补偿电路，并输出对应于输入电位的电位，其特征在于，
所述驱动电路包括：
第1导电形式的第1晶体管，其漏极接受第1电源电位，其源极连接在输出节点，其栅极连接在输入节点；和
第1恒流源，连接在所述输出节点和第2电源电位的线之间，
所述偏置补偿电路包括：
第1～第N电容器，
其中，所述第1电容器的第1电极与所述驱动电路的输入节点连接，所述第1～第N-1电容器的第2电极分别与所述第2～第N电容器的第1电极连接，所述N为大于等于2的整数，
所述偏置补偿电路还包括：
第1切换电路，向所述驱动电路的输入节点提供规定的电位，同时将所述第1电容器的第2电极与所述驱动电路的输出节点连接，并使所述第1电容器充电至所述偏置电压；
第2切换电路，各自按规定时间依次选择第2～第N电容器，向选择的电容器的第1电极提供所述输入电位，同时将选择的电容器的第2电极连接到所述驱动电路的输出节点，并将所述第2～第N电容器分别充电至第1～第N-1损失电压；以及
第3切换电路，向所述第N电容器的第2电极提供所述输入电位，并把从所述输入电位与所述偏置电压相加后的电位再减去第N损失电压的电位供给所述驱动电路的输入节点，
所述第1～第N损失电压随着所述驱动电路的输入节点的寄生电容值的增大而增大，并分别随着所述第1～第N电容器的电容值的增大而减小。
6.如权利要求5所述的带偏置补偿功能的驱动电路，其特征在于，
所述驱动电路还包括：
电平移动电路，设置于所述输入节点和所述第1晶体管的栅极之间，并向所述第1晶体管的栅极提供使所述输入电位向所述第1电源电位侧仅电平移动了预先确定的第1电压后的电位，
所述电平移动电路包括：
第2恒流源，连接在第3电源电位的线和所述第1晶体管的栅极之间；和
第2导电形式的第2晶体管，其源极与所述第1晶体管的栅极连接，其漏极与第4电源电位的线连接，其栅极接受所述输入电位。
7.如权利要求6所述的带偏置补偿功能的驱动电路，其特征在于，
所述驱动电路还包括：
第2导电形式的第3晶体管，介于所述第1晶体管的源极和所述输出节点之间，其栅极与所述输出节点相连接，
所述电平移动电路还包括：
第1导电形式的第4晶体管，介于所述第1晶体管的栅极和所述第2晶体管的源极之间，其栅极与所述第1晶体管的栅极相连接。
8.一种带偏置补偿功能的驱动电路，其具有驱动电路和补偿所述驱动电路的偏置电压的偏置补偿电路，并输出对应于输入电位的电位，其特征在于，
所述驱动电路包括：
连接在第1电源电位的线与输出节点之间的晶体管；
连接在所述输出节点和第2电源电位的线之间的恒流源；以及
控制所述晶体管的栅极电位以使所述输出节点的电位与输入电位的电位一致的差动放大电路，
所述偏置补偿电路包括：
第1～第N电容器，
其中，所述第1电容器的第1电极与所述驱动电路的输入节点连接，所述第1～第N-1电容器的第2电极分别与所述第2～第N电容器的第1电极连接，所述N为大于等于2的整数，
所述偏置补偿电路还包括：
第1切换电路，向所述驱动电路的输入节点提供规定的电位，同时将所述第1电容器的第2电极与所述驱动电路的输出节点连接，并使所述第1电容器充电至所述偏置电压；
第2切换电路，各自按规定时间依次选择第2～第N电容器，向选择的电容器的第1电极提供所述输入电位，同时将选择的电容器的第2电极连接到所述驱动电路的输出节点，并将所述第2～第N电容器分别充电至第1～第N-1损失电压；以及
第3切换电路，向所述第N电容器的第2电极提供所述输入电位，并把从所述输入电位与所述偏置电压相加后的电位再减去第N损失电压的电位供给所述驱动电路的输入节点，
所述第1～第N损失电压随着所述驱动电路的输入节点的寄生电容值的增大而增大，并分别随着所述第1～第N电容器的电容值的增大而减小。
9.一种液晶显示装置，其特征在于，
包括：
权利要求5～8中任一项所述的带偏置补偿功能的驱动电路；和
根据所述带偏置补偿功能的驱动电路的输出电位来改变其透光率的液晶单元。
CNB200410031747XA 2003-03-25 2004-03-25 偏置补偿电路以及使用它的驱动电路和液晶显示装置 Expired - Lifetime CN1303756C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP82580/03 2003-03-25
JP82580/2003 2003-03-25
JP2003082580 2003-03-25
JP193015/03 2003-07-07
JP2003193015A JP4159935B2 (ja) 2003-03-25 2003-07-07 オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
JP193015/2003 2003-07-07

Publications (2)

Publication Number Publication Date
CN1538617A CN1538617A (zh) 2004-10-20
CN1303756C true CN1303756C (zh) 2007-03-07

Family

ID=32993022

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410031747XA Expired - Lifetime CN1303756C (zh) 2003-03-25 2004-03-25 偏置补偿电路以及使用它的驱动电路和液晶显示装置

Country Status (6)

Country Link
US (1) US6930529B2 (zh)
JP (1) JP4159935B2 (zh)
KR (1) KR100543227B1 (zh)
CN (1) CN1303756C (zh)
DE (1) DE102004013139B4 (zh)
TW (1) TWI243536B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116493A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd オフセットキャンセル装置
KR100790259B1 (ko) * 2005-12-14 2008-01-02 매그나칩 반도체 유한회사 아날로그 디지털 컨버터, 이를 구비한 시모스 이미지 센서및 아날로그 옵셋 제거방법
US7514978B2 (en) * 2006-05-08 2009-04-07 Mellanox Technologies Ltd. Terminated input buffer with offset cancellation circuit
JP5253753B2 (ja) * 2007-04-02 2013-07-31 ラピスセミコンダクタ株式会社 オフセットキャンセル装置
JP2009284150A (ja) 2008-05-21 2009-12-03 Panasonic Corp オフセットキャンセル回路及び表示装置
JP2010134107A (ja) * 2008-12-03 2010-06-17 Seiko Epson Corp 集積回路装置、電気光学装置、及び電子機器
JP2011244677A (ja) * 2010-04-23 2011-12-01 Rohm Co Ltd スイッチング電源の制御回路およびそれを用いたスイッチング電源、発光装置および電子機器
KR102193688B1 (ko) * 2014-02-05 2020-12-21 삼성전자주식회사 증폭기 오프셋 보상 기능을 갖는 버퍼 회로 및 이를 포함하는 소스 구동 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707624A (en) * 1986-09-10 1987-11-17 National Semiconductor Corp. Offset cancellation scheme for a differential reset stabilized latch
CN1212523A (zh) * 1997-09-11 1999-03-31 日本电气株式会社 液晶显示器驱动半导体装置
JP2000114889A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp オフセット電圧補償回路
US6288669B1 (en) * 1999-07-15 2001-09-11 Daramana G. Gata Switched capacitor programmable gain and attenuation amplifier circuit
WO2002045256A1 (en) * 2000-11-30 2002-06-06 Imperial College Of Science Self-compensating buffer amplifier

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644304A (en) * 1981-08-17 1987-02-17 The Regents Of The University Of Calif. Switched-capacitor pseudo-n-path filter
US4543534A (en) * 1984-05-04 1985-09-24 The Regeants Of University Of Calif. Offset compensated switched capacitor circuits
US5168179A (en) * 1988-11-04 1992-12-01 Silicon Systems, Inc. Balanced modulator for auto zero networks
US4942367A (en) * 1989-09-29 1990-07-17 General Electric Company Auto-zeroing switched-capacitance buffer amplifiers with minus-unity voltage gain
JPH03139908A (ja) 1989-10-25 1991-06-14 Olympus Optical Co Ltd ソースフォロワ回路
IT1249299B (it) * 1991-04-30 1995-02-22 Sgs Thomson Microelectronics Circuito integrato con componenti passivi trimmabili
JP3277056B2 (ja) * 1993-12-09 2002-04-22 シャープ株式会社 信号増幅回路及びこれを用いた画像表示装置
US5504444A (en) * 1994-01-24 1996-04-02 Arithmos, Inc. Driver circuits with extended voltage range
US5825230A (en) * 1996-02-01 1998-10-20 University Of Waterloo Amplifier-less low power switched-capacitor techniques
US5796300A (en) * 1996-02-14 1998-08-18 Pacesetter, Inc. Switched-capacitor amplifier offset voltage compensation circuit
US6169427B1 (en) * 1998-12-10 2001-01-02 National Semiconductor Corporation Sample and hold circuit having single-ended input and differential output and method
US6459078B1 (en) * 2000-12-04 2002-10-01 Pixel Devices International, Inc. Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier
US6339363B1 (en) * 2000-12-04 2002-01-15 Pixel Devices International Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors
JP4861566B2 (ja) * 2001-05-08 2012-01-25 富士通セミコンダクター株式会社 スイッチド・キャパシタ・フィルタ回路
SG104277A1 (en) * 2001-09-24 2004-06-21 Inst Of Microelectronics Circuit for measuring changes in capacitor gap using a switched capacitor technique
JP2003258604A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp フィルタを搭載した半導体集積回路
JP4168668B2 (ja) 2002-05-31 2008-10-22 ソニー株式会社 アナログバッファ回路、表示装置および携帯端末

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707624A (en) * 1986-09-10 1987-11-17 National Semiconductor Corp. Offset cancellation scheme for a differential reset stabilized latch
CN1212523A (zh) * 1997-09-11 1999-03-31 日本电气株式会社 液晶显示器驱动半导体装置
JP2000114889A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp オフセット電圧補償回路
US6288669B1 (en) * 1999-07-15 2001-09-11 Daramana G. Gata Switched capacitor programmable gain and attenuation amplifier circuit
WO2002045256A1 (en) * 2000-11-30 2002-06-06 Imperial College Of Science Self-compensating buffer amplifier

Also Published As

Publication number Publication date
US20040189369A1 (en) 2004-09-30
CN1538617A (zh) 2004-10-20
JP4159935B2 (ja) 2008-10-01
TWI243536B (en) 2005-11-11
DE102004013139B4 (de) 2008-03-13
KR100543227B1 (ko) 2006-01-20
US6930529B2 (en) 2005-08-16
JP2004350256A (ja) 2004-12-09
KR20040084718A (ko) 2004-10-06
TW200501556A (en) 2005-01-01
DE102004013139A1 (de) 2004-10-21

Similar Documents

Publication Publication Date Title
CN1223977C (zh) 显示装置及显示用驱动电路
CN1182505C (zh) 液晶显示器的源极驱动电路和方法
CN1992086A (zh) 移位寄存器电路及具备它的图像显示装置
CN1766980A (zh) 用于实施改善的反相驱动技术的液晶显示器
CN1624737A (zh) 显示装置、其驱动电路及其驱动方法
JP5133585B2 (ja) ソースドライバーの消費電力を低減させる方法及び関連装置
CN1604464A (zh) 差分放大器电路及使用其的液晶显示单元的驱动电路
CN105390086B (zh) 栅极驱动电路和使用栅极驱动电路的显示器
JP2008310317A (ja) 液晶表示装置の駆動装置とこれを含む液晶表示装置
CN1797609A (zh) 移位寄存器及其驱动方法
US8130217B2 (en) Display panel driving apparatus
CN1601595A (zh) 驱动电路
CN1833269A (zh) 用于信号放大的电路及其在有源矩阵装置中的应用
CN1825174A (zh) 灰度电压发生电路
CN1702729A (zh) 驱动电路、操作状态检测电路和显示装置
US20170032758A1 (en) Gamma reference voltage generator and display device having the same
CN1777031A (zh) 自举电路及其驱动方法
CN1858835A (zh) 伽玛基准电压产生电路和具有这种电路的平板显示器
CN1831923A (zh) 用于驱动液晶显示设备的装置和方法
CN1552124A (zh) 电平移动电路、显示装置及便携式终端
US20090309869A1 (en) Driving circuit and display
CN1303756C (zh) 偏置补偿电路以及使用它的驱动电路和液晶显示装置
CN1517768A (zh) 液晶显示装置
CN105321491B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN1410958A (zh) 图像显示装置及显示驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070307