JPS60245464A - チヤ−ジポンプ形昇圧回路 - Google Patents
チヤ−ジポンプ形昇圧回路Info
- Publication number
- JPS60245464A JPS60245464A JP10053384A JP10053384A JPS60245464A JP S60245464 A JPS60245464 A JP S60245464A JP 10053384 A JP10053384 A JP 10053384A JP 10053384 A JP10053384 A JP 10053384A JP S60245464 A JPS60245464 A JP S60245464A
- Authority
- JP
- Japan
- Prior art keywords
- switching transistor
- voltage
- capacitor
- charge pump
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明社磁気バブルメモリ装置のディテクタおよびファ
ンクション電流供給用電源電圧回路に用いられるチャー
ジポンプ形昇圧回路に関するものである。
ンクション電流供給用電源電圧回路に用いられるチャー
ジポンプ形昇圧回路に関するものである。
第１図は一般に磁気バブルメモリ装置に用いられている
チャージポンプ形昇圧回路を示す図でめり、単一直流電
源からこの約２倍の昇圧電圧を得る回路でるる。同図に
おいて、電源と接地との間にはＮＰＮ形スイスイツチン
グトランジスタ１ＮＰ形スイスイツチングトランジスタ
２直列接続され、その接続中点Ｐには第１のコンデンサ
３を介して電源との間に第１のダイオード４が、また出
力端子５との間には第２のダイオード６がそれぞれ接続
されている。またその接続中点ＱＫは電源との間に第１
の抵抗７が、接地との間には第３のスイッチングトラン
ジスタ８が接続されている。
チャージポンプ形昇圧回路を示す図でめり、単一直流電
源からこの約２倍の昇圧電圧を得る回路でるる。同図に
おいて、電源と接地との間にはＮＰＮ形スイスイツチン
グトランジスタ１ＮＰ形スイスイツチングトランジスタ
２直列接続され、その接続中点Ｐには第１のコンデンサ
３を介して電源との間に第１のダイオード４が、また出
力端子５との間には第２のダイオード６がそれぞれ接続
されている。またその接続中点ＱＫは電源との間に第１
の抵抗７が、接地との間には第３のスイッチングトラン
ジスタ８が接続されている。
マタ、このスイッチングトランジスタ８のベース側には
入力端子９との間に第２の抵抗１０および第２のコンデ
ンサ１１が並列接続されている。１２は出力端子５と接
地との間に接続された第３のコンデンサでわる。
入力端子９との間に第２の抵抗１０および第２のコンデ
ンサ１１が並列接続されている。１２は出力端子５と接
地との間に接続された第３のコンデンサでわる。
この上うな構成において、入力端子９から信号Ｓが入力
されると、第１のコンデンサ３に充放電が生じ、点Ｒに
昇圧された電圧が発生づ“る。
されると、第１のコンデンサ３に充放電が生じ、点Ｒに
昇圧された電圧が発生づ“る。
しかしながら、このように構成される昇圧回路は、スイ
ッチングトランジスタ１．２がエミッタフォロア接続で
ろることから、上記第（１）入力・らも明らかなように
第１のコンデンサ３の両端に加わる電圧がスイッチング
トランジスタ１．２のＶＩＥ（ベース・エミッタ電圧）
の分、小さくなるので結果として昇圧電圧が小さく、し
たがって変換効率が低下するという欠点がめった。
ッチングトランジスタ１．２がエミッタフォロア接続で
ろることから、上記第（１）入力・らも明らかなように
第１のコンデンサ３の両端に加わる電圧がスイッチング
トランジスタ１．２のＶＩＥ（ベース・エミッタ電圧）
の分、小さくなるので結果として昇圧電圧が小さく、し
たがって変換効率が低下するという欠点がめった。
ＶＣ，Ｇ＝ ２Ｖｏｐ−（Ｖｓｌ！１ ＋ ＶＢＥ２−
１− ＶＣＥ８＋ Ｒ７Ｉ Ｂ□＋ＶＦ４ ”ｖ、６）
・・・（１）ただし、ＶＣＨＧ：出力昇圧電圧 Ｖｌ）Ｉ） ： を原電圧 ＶＢＥＩＩＩスイッチングトランジスタ１のベース・エ
ミッタ電圧 ＶＢＥ２１１スイッチングトランジスタ２のベース・エ
ミッタ電圧 ＶＣｌ２： トランジスタ８のコレクタ・エミッタ電圧 Ｒ７：第１の抵抗７の抵抗値 ＩＢ□ニスイツチングトランジスタ１ に流れるベース電流 Ｖｐ４：第１のダイオード４の麗方向 電圧 Ｖ Ｆ ６ ：第２のダイオード６の順方向電圧 でβる。
１− ＶＣＥ８＋ Ｒ７Ｉ Ｂ□＋ＶＦ４ ”ｖ、６）
・・・（１）ただし、ＶＣＨＧ：出力昇圧電圧 Ｖｌ）Ｉ） ： を原電圧 ＶＢＥＩＩＩスイッチングトランジスタ１のベース・エ
ミッタ電圧 ＶＢＥ２１１スイッチングトランジスタ２のベース・エ
ミッタ電圧 ＶＣｌ２： トランジスタ８のコレクタ・エミッタ電圧 Ｒ７：第１の抵抗７の抵抗値 ＩＢ□ニスイツチングトランジスタ１ に流れるベース電流 Ｖｐ４：第１のダイオード４の麗方向 電圧 Ｖ Ｆ ６ ：第２のダイオード６の順方向電圧 でβる。
したがって本発明は、変換効率が良好でかつ高出力電圧
が得られしかも部品点数が比較的少なく安価なチャージ
ポンプ形昇圧回路を提供すること金目的としている。
が得られしかも部品点数が比較的少なく安価なチャージ
ポンプ形昇圧回路を提供すること金目的としている。
このような目的を達成するために本発明によるチャージ
ポンプ形昇圧回路はスイッチングトランジスタのベース
側に昇圧さｎた出力電圧を供給するようにしたものでら
る。ここで、スイッチングトランジスタはエミッタフォ
ロア接続されておｐｌこのエミッタフォロア接続方式に
出力インピーダンスが小さく負荷変動に対する出力電圧
の変化が小さい利点があり、またエミッタ接地と比べて
貫通電流がないという長所がろる。しかしながら、一般
に、スイッチング回路にエミツタ７オロア接続方式を用
いると、スイッチングトランジスタのＶＢＥ による損
失が大きくｆｔ、ｆ）、出力電圧が大きくとれない原因
となっている。つまり、前述した第（１）式において、
ＶＢ、１． Ｖ、Ｒ２１ｖｃＨ３およびＲ７ｌＢ１ を
小さくすることによジ出力電圧を大きくとることができ
る。したがって、昇圧された電圧ＶＣＨＧによりスイッ
チングトランジスタのベース・コレクタ間を順バイアス
することによって飽和状態とすればＶＢｇによる損失は
小さくなり、出力電圧を高くとることができる。したが
って本発明は、昇圧された出力電圧′ｆ：帰還してスイ
ッチングトランジスタのベース−コレクタ間を順方向に
バイアスし、コレクタ・エミッタ間の電圧を小さくした
ものである。
ポンプ形昇圧回路はスイッチングトランジスタのベース
側に昇圧さｎた出力電圧を供給するようにしたものでら
る。ここで、スイッチングトランジスタはエミッタフォ
ロア接続されておｐｌこのエミッタフォロア接続方式に
出力インピーダンスが小さく負荷変動に対する出力電圧
の変化が小さい利点があり、またエミッタ接地と比べて
貫通電流がないという長所がろる。しかしながら、一般
に、スイッチング回路にエミツタ７オロア接続方式を用
いると、スイッチングトランジスタのＶＢＥ による損
失が大きくｆｔ、ｆ）、出力電圧が大きくとれない原因
となっている。つまり、前述した第（１）式において、
ＶＢ、１． Ｖ、Ｒ２１ｖｃＨ３およびＲ７ｌＢ１ を
小さくすることによジ出力電圧を大きくとることができ
る。したがって、昇圧された電圧ＶＣＨＧによりスイッ
チングトランジスタのベース・コレクタ間を順バイアス
することによって飽和状態とすればＶＢｇによる損失は
小さくなり、出力電圧を高くとることができる。したが
って本発明は、昇圧された出力電圧′ｆ：帰還してスイ
ッチングトランジスタのベース−コレクタ間を順方向に
バイアスし、コレクタ・エミッタ間の電圧を小さくした
ものである。
次に図面を用いて本発明の冥施例を詳細に説明する。
第２図は本発明によるチャージポンプ形昇圧回路の一例
を示す図でろり、第１図と同一または相当部分には同一
符号を付す。同図において、ＮＰＮ形スイスイツチング
トランジスタ１０ベース側力端子９との間には、第１図
に示す回路の前段部とほぼ同等値の回路構成を有する第
１の抵抗７ａ 。
を示す図でろり、第１図と同一または相当部分には同一
符号を付す。同図において、ＮＰＮ形スイスイツチング
トランジスタ１０ベース側力端子９との間には、第１図
に示す回路の前段部とほぼ同等値の回路構成を有する第
１の抵抗７ａ 。
第３のスイッチングトランジスタ８ａ 、第２０抵抗１
０ａおよび第２のコンデンサ１１＆からなる第１のスイ
ッチング回路１３が接続され、第１の抵抗７ａの他端側
は出力端子５に接続されている。
０ａおよび第２のコンデンサ１１＆からなる第１のスイ
ッチング回路１３が接続され、第１の抵抗７ａの他端側
は出力端子５に接続されている。
また、ＰＮＰ形スイスイツチングトランジスタ２−ス側
と入力端子９との間には、前述と同様に第１の抵抗７ｂ
、第３のスイッチングトラ／ジメタ８ｂ 、第２の抵抗
１０ｂ、および第２のコンデンサ１１ｂからなる第２の
スイッチング回路１４が第４のコンデンサ１５を介して
接続され、第１の抵抗７ｂの他ｉ側は出力端子５に接続
されている。
と入力端子９との間には、前述と同様に第１の抵抗７ｂ
、第３のスイッチングトラ／ジメタ８ｂ 、第２の抵抗
１０ｂ、および第２のコンデンサ１１ｂからなる第２の
スイッチング回路１４が第４のコンデンサ１５を介して
接続され、第１の抵抗７ｂの他ｉ側は出力端子５に接続
されている。
さらに第１のスイッチングトランジスタ１と第２のスイ
ッチングトランジスタ２とのベース間には第３の抵抗１
６が接続されている。
ッチングトランジスタ２とのベース間には第３の抵抗１
６が接続されている。
このような構成において、第３のスイッチングトランジ
スタ８ａ 、 ８ｂには入力端子９から同一信号Ｓが入
力される。ここでまず、第３のスイッチングトランジス
タ８ａ、８ｂがオフすると、第１のスイッチングトラン
ジスタ１のベース・コレクタ間は昇圧された出力電圧Ｖ
。ＨＧによｐＪ＠方向バイアスされ、点Ｘの電位はＶＤ
Ｄ＋■ｏＢ□（ｖｏＢ□は第１のスイッチングトランジ
スタ１のコレクタ・ベース電圧）となる。このとき第１
のスイッチングトランジスタ１のコレクタ・エミッタ間
の電圧■ｃＥ□は ＶＣＥＩ ＝ＶＤＤ ” ＶＣ’ＢＩ ＶＢＥＩ ・・
・・（２）となり、これはＶＣＥＩ（ＳＡＴ） （第１
のスイッチングトランジスタ１の；レクタ・エミッタ間
飽和電圧〕に等しくなる。なお、この場合に第２のスイ
ッチングトランジスタ２はオフしている。ま几、第４の
コンデンサ１５は第３のスイッチングトランジスタ８ｂ
のオン／オフにしｆｃがって容量カップリングされた信
号を第２のスイッチングトランジスタ２のベースに供給
する。第３の抵抗１５はこのカップリングされた信号の
平均値電圧をプルアップするものでるる。次に第３のス
イッチングトランジスタ８ａ 、８ｂ がオフすると、
点Ｙには接地に対して負の電圧が生じる。これはＰＮＰ
形スイスイツチングトランジスタ２−ス・コレクタ間を
順方向バイアスすることになｐ、コレクタ・ベース間電
圧はＶ。Ｉ！２（ＳＡＴ） となる。この場合第１のス
イッチングトランジスタ１はオフしている。
スタ８ａ 、 ８ｂには入力端子９から同一信号Ｓが入
力される。ここでまず、第３のスイッチングトランジス
タ８ａ、８ｂがオフすると、第１のスイッチングトラン
ジスタ１のベース・コレクタ間は昇圧された出力電圧Ｖ
。ＨＧによｐＪ＠方向バイアスされ、点Ｘの電位はＶＤ
Ｄ＋■ｏＢ□（ｖｏＢ□は第１のスイッチングトランジ
スタ１のコレクタ・ベース電圧）となる。このとき第１
のスイッチングトランジスタ１のコレクタ・エミッタ間
の電圧■ｃＥ□は ＶＣＥＩ ＝ＶＤＤ ” ＶＣ’ＢＩ ＶＢＥＩ ・・
・・（２）となり、これはＶＣＥＩ（ＳＡＴ） （第１
のスイッチングトランジスタ１の；レクタ・エミッタ間
飽和電圧〕に等しくなる。なお、この場合に第２のスイ
ッチングトランジスタ２はオフしている。ま几、第４の
コンデンサ１５は第３のスイッチングトランジスタ８ｂ
のオン／オフにしｆｃがって容量カップリングされた信
号を第２のスイッチングトランジスタ２のベースに供給
する。第３の抵抗１５はこのカップリングされた信号の
平均値電圧をプルアップするものでるる。次に第３のス
イッチングトランジスタ８ａ 、８ｂ がオフすると、
点Ｙには接地に対して負の電圧が生じる。これはＰＮＰ
形スイスイツチングトランジスタ２−ス・コレクタ間を
順方向バイアスすることになｐ、コレクタ・ベース間電
圧はＶ。Ｉ！２（ＳＡＴ） となる。この場合第１のス
イッチングトランジスタ１はオフしている。
また、このとき昇圧された出力電圧Ｖ。ＨｏはＶＣＨＧ
＝ ２ＶＤＤ （ＶＣＥＩ（ＳＡＴ） ＋ＶＣＥ２（Ｂ
ＡＴ）＋ Ｖ、４＋ ｖ、６） ・・・・（３）となる
。つマリ、第１のスイッチングトランジスタ１および第
２のスイッチングトランジスタ２を飽和動作とすること
で第１のコンデンサ３の充放電電圧の損失を小さくして
出力電圧ＶＣＨＧ ｋ高くすることができる。
＝ ２ＶＤＤ （ＶＣＥＩ（ＳＡＴ） ＋ＶＣＥ２（Ｂ
ＡＴ）＋ Ｖ、４＋ ｖ、６） ・・・・（３）となる
。つマリ、第１のスイッチングトランジスタ１および第
２のスイッチングトランジスタ２を飽和動作とすること
で第１のコンデンサ３の充放電電圧の損失を小さくして
出力電圧ＶＣＨＧ ｋ高くすることができる。
以上説明したように本発明によるチャージポンプ形昇圧
回路によれば、簡単な回路構成で変換効率が良好かつ高
い昇圧電圧が得られるという極めて優れた効果を有する
。
回路によれば、簡単な回路構成で変換効率が良好かつ高
い昇圧電圧が得られるという極めて優れた効果を有する
。
第１図は従来のチャージポンプ形昇圧回路の一例を示す
図、第２図は本発明によるチャージポンプ形昇圧回路の
一例を示す図でδる。 １１１・・・ＮＰＮ形スイスイツチングトランジスタｅ
・・・ＰＮＰ形スイスイツチングトランジスタ・・曽・
第１のコンデンサ、４・・・ｅ第１のダイオード、５・
・・・出力端子、６・・・・第２のダイオード、７，７
ａ、７ｂ ｅｓ＋＋＊第１の抵抗、８，８ａ、８ｂ・・
・会第３のスイッチングトランジスタ、９・・・・入力
端子、１０゜１０ａ１１０ｂ ＩＩＱＩＩ嚇第２の抵抗
、１１ 、 ｔｌａ、１１ｂ−・・・第２のコンデンサ
、１２・−・―第３のコンデンサ、１３・・Ｑ・第１の
スイッチング回路、１４・・・・第２のスイッチング回
路、１５・・−・第４のコンデンサ、１６・・・・第３
の抵抗。
図、第２図は本発明によるチャージポンプ形昇圧回路の
一例を示す図でδる。 １１１・・・ＮＰＮ形スイスイツチングトランジスタｅ
・・・ＰＮＰ形スイスイツチングトランジスタ・・曽・
第１のコンデンサ、４・・・ｅ第１のダイオード、５・
・・・出力端子、６・・・・第２のダイオード、７，７
ａ、７ｂ ｅｓ＋＋＊第１の抵抗、８，８ａ、８ｂ・・
・会第３のスイッチングトランジスタ、９・・・・入力
端子、１０゜１０ａ１１０ｂ ＩＩＱＩＩ嚇第２の抵抗
、１１ 、 ｔｌａ、１１ｂ−・・・第２のコンデンサ
、１２・−・―第３のコンデンサ、１３・・Ｑ・第１の
スイッチング回路、１４・・・・第２のスイッチング回
路、１５・・−・第４のコンデンサ、１６・・・・第３
の抵抗。
Claims (1)
- 【特許請求の範囲】 １ 第１の電源と接地との間あるいは第１の電源と第２
の電源との間に、第１のスイッチングトランジスタと第
２のスイッチングトランジスタとかは列接続さη１、前
記直列接続点にコンデンサが接続されて前記第１のスイ
ッチングトランジスタと第２のスイッチングトランジス
タとが交互に導通、不導通を繰り返丁ことにより前記コ
ンデンサを充放電させて昇圧電圧を得るチャージポンプ
形昇圧回路において、前記第１のスイッチングトランジ
スタのベースに、昇圧された出力電圧を供給する手段を
設けたことを特徴とするチャージポンプ形昇圧回路。 ２、第１の電源と接地との間あるいは第１の電源と第２
の電源との間に、第１のスイッチングトランジスタと第
２のスイッチングトランジスタとが直列接続され、前記
直列接続点にコンデンサが接続されて前記第１のスイッ
チングトランジスタと第２のスイッチングトランジスタ
とが交互に導通、不導通を繰り返すことにより前記コン
デンサを充放電させて昇圧電圧を得るチャージポンプ形
昇圧回路において、前記第２のスイッチングトランジス
タのペースに、昇圧された出力電圧をコンデンサを介し
て供給する手段を設けたことを特徴とするチャージポン
プ形昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10053384A JPS60245464A (ja) | 1984-05-21 | 1984-05-21 | チヤ−ジポンプ形昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10053384A JPS60245464A (ja) | 1984-05-21 | 1984-05-21 | チヤ−ジポンプ形昇圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60245464A true JPS60245464A (ja) | 1985-12-05 |
Family
ID=14276594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10053384A Pending JPS60245464A (ja) | 1984-05-21 | 1984-05-21 | チヤ−ジポンプ形昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245464A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0292148A2 (en) * | 1987-05-15 | 1988-11-23 | Linear Technology Corporation | Charge pump circuitry having low saturation voltage and current-limited switch |
| US7148740B2 (en) | 2004-04-08 | 2006-12-12 | Seiko Epson Corporation | Boost circuit and semiconductor integrated circuit |
| WO2024024627A1 (ja) * | 2022-07-29 | 2024-02-01 | パナソニックＩｐマネジメント株式会社 | 電源回路、バックアップ電源システム、及び移動体 |
-
1984
- 1984-05-21 JP JP10053384A patent/JPS60245464A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0292148A2 (en) * | 1987-05-15 | 1988-11-23 | Linear Technology Corporation | Charge pump circuitry having low saturation voltage and current-limited switch |
| US7148740B2 (en) | 2004-04-08 | 2006-12-12 | Seiko Epson Corporation | Boost circuit and semiconductor integrated circuit |
| WO2024024627A1 (ja) * | 2022-07-29 | 2024-02-01 | パナソニックＩｐマネジメント株式会社 | 電源回路、バックアップ電源システム、及び移動体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4833344A (en) | Low voltage bias circuit | |
| US4723111A (en) | Amplifier arrangement | |
| JPH0473806B2 (ja) | ||
| JPS60245464A (ja) | チヤ−ジポンプ形昇圧回路 | |
| JPH0580162B2 (ja) | ||
| US3989997A (en) | Absolute-value circuit | |
| JPH0480406B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPS59208618A (ja) | 電流反転回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JPS62281516A (ja) | トライステ−ト信号−バイナリ信号変換回路 | |
| JPH03744Y2 (ja) | ||
| JP2674274B2 (ja) | 基準電圧回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2829738B2 (ja) | コンパレータ | |
| JPS5936039Y2 (ja) | スイッチング回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPS6158073B2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0312482B2 (ja) |