JPS62281516A

JPS62281516A - トライステ−ト信号−バイナリ信号変換回路

Info

Publication number: JPS62281516A
Application number: JP62119171A
Authority: JP
Inventors: インゴ・マルティニ
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1986-05-17
Filing date: 1987-05-18
Publication date: 1987-12-07
Anticipated expiration: 2010-10-09
Also published as: DE3780864D1; US4797581A; JPH0793561B2; EP0246689B1; EP0246689A2; DE3616818A1; EP0246689A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明本発明はトライステート信号をバイナリ信号に変換する
回路に関するものである。この種の既知の回路では１個
以上の抵抗分圧器を用いて正電源電圧と負電源電圧との
間に位置する基準電圧レンジを定めている。

斯る回路の電流消費を低くする必要があるときは、高オ
ームの抵抗分圧器を用いる必要があり、斯る分圧器は集
積回路で実現するのが困難である。

本発明の目的は抵抗分圧器を具えない上述した種類の回
路を提供することにある。

本発明は、この目的を達成するために、一端が電源の負
電圧端子に接続された第１直流電流源と、一端が電源の
正電圧端子に接続された第２直流電流源とを設け、これ
ら第１及び第２電流源の他端をそれぞれ第１及び第２ダ
イオードパスを経て共通入力端子に接続すると共にそれ
ぞれ第１及び第２ダイオードパスと同様の第３及び第４
ダイオードパスを経て第１及び第２出力トランジスタに
接続してこれらトランジスタが出力信号を発生するよう
構成したことを特徴とする。

前記各ダイオードパスは直列にｊ頃方向に接続した１個
以上のダイオードを含むことができる。共通入力端子の
電位が正のとき、第１電流源の電流が第１ダイオードパ
スを経て共通入力端子へ流れ、第３ダイオードバスに接
続された第１出力トランジスタには何の電流も供給され
ない。しかし、このとき第２電流源の電流が第４ダイオ
ードパスを経てこれに接続された第４出力トランジスタ
に流れる。

次に、共通入力端子の電位が十分に負になると、第２電
流源の電流が第２ダイオードパスを経て共通入力端子へ
流れ、第４ダイオードパスには何の電流も供給されない
ため、このダイオードバスに接続された第２出力トラン
ジスタにも何の電流も供給されなくなる。しかし、この
場合には第１電流源の電流が第３ダイオードパスを経て
これに接続された第１出力トランジスタに流れる。

共通入力端子の電位が中間レンジのときは両型流源の電
流が第３及び第４ダイオードパスのみを経て創出力トラ
ンジスタに流れる。

第３及び第４ダイオードパスを関連する出力トランジス
タの入力端子、例えばベースに直接接続する場合には、
これらトランジスタを互いに相補導電型にする必要があ
ると共に互いに反対の電源電圧端子に接続する必要があ
る。この場合には出力トランジスタの出力端子、特にそ
れらのコレクタに現われるバイナリ出力信号を表わす電
位は電源電圧の値に依存するものとなる。これは本発明
の他の実施例において避けることができ、この実施例に
おいては第３及び第４ダイオードパスの一方を関連する
出力トランジスタに直接接続し、他方を電流ミラーを介
して関連する出力トランジスタに接続し、創出力トラン
ジスタを同一極性に接続する。この場合両出力トランジ
スタを同一導電型にすることができ、同一の電源電圧端
子に接続することができる。

第３及び第４ダイオードパスを経て電流が流れないとき
、第１又は第２電流源は電流を第１又は第２出力トラン
ジスタのベースに電流を供給しないためこのトランジス
タはターンオフする。このターンオフを確実にすると共
にターンオン状態からターンオフ状態への変化を明確に
するために、本発明の他の実施例では、少なくとも１個
の出力トランジスタの入力端子に並列にスインチングト
ランジスタを接続し、このトランジスタを第１又は第２
ダイオードパスを流れる電流を入力電流とする電流ミラ
ーの出力電流で制御し得るようにする。この場合この出
力トランジスタの入力端子が並列スイッチングトランジ
スタにより短絡されるため、如何なる残留電流もこの出
力トランジスタに到達し得なくなる。

本発明の好適実施例においては、回路内に含まれるエミ
ッタが負電源電圧端子に接続されたトランジスタをＩ’
Ｌ技術で構成し、これらトランジスタのベース電流を共
通のインジェクタにより供給する構成にする。本例では
回路を集積回路技術で構成するときに結晶表面積を節約
することができると共に、インジェクタにより供給され
る電流源の電流をかなり小さくすることができる。

図面につき本発明を説明する。

第１図は本発明回路の簡略回路図を示すものである。第
１図に示すように第１直流電流源Ｓ１の一端を電圧源Ｕ
の接地される負端子に接続すると共に第２直流電流源Ｓ
２の一端を電圧源Ｕの正端子に接続する。例えば１μＡ
の直流電流を供給する第１及び第２電流源の他端をそれ
ぞれ第１及び第２ダイオードパス０１及びＤ２を経て、
変換すべきトライステート信号が供給される共通入力端
子■に接続する。更に、電流源Ｓ１及びＳ２の他端を第
１ダイオードパスＤ１と同様の第３ダイオードパスＤ３
及び第２ダイオードパスＤ２と同様の第４ダイオードパ
スＤ４を経てｐｎｐ出力トランジスタＴ２のベース及び
ｎｐｎ出力トランジスタＴＩ、のベースにそれぞれ接続
する。これらトランジスタＴ、及びＴ、はそれぞれ正電
源端子及び負電源端子に接続されたエミッタと、それぞ
れ回路の出力端子Ｐ及びＮを形成するコレクタを有する
。１２１技術で構成するのが好適な評価回路（図示せず
）が出力端子Ｐ及びＮに接続されてこれら出力端子に現
われるバイナリ信号を処理する。

共通入力端子ｌは３個の切換接点を有するスイッチＳＷ
に接続され、スイッチの位百に応じてフローティング端
子、接地端子又は正電源端子に接続される。

第２ａ及び２ｂ図は出力トランジスタＴ。及びＴ。

の出力電流の変化を共通入力端子■の電圧ｕ１の関数と
して示すものである。共通入力端子■の電圧が零ボルト
又は少なくともトランジスタＴ７のエミッターベース電
圧Ｕより小さいときはダイオードパス０２の順方向バイ
アス電圧がダイオードパスＤ４の順方向バイアス電圧よ
り高い。これがため、電流１ｆｉｓ２の略々全電流がダ
イオードパスＤ２を経て共通入力端子Ｉに流れる。従っ
て、トランジスタＴｎはベース電流を受けないので出力
端子Ｎの電流１．は略々零になる。他方、入力端子■が
接地電位の場合には、ダイオードパスＤ３が導通し、ダ
イオードパスＤ１が遮断される。これがため、電流ｉＲ
Ｓ　１の全電流がダイオードパスＤ３を経てトランジス
タＴ、のベースに流れるので、出力端子Ｐに電流［Ｐ　
、即ちトランジスタＴ、のコレクタ電流が流れる。

上述の状態は入力端子Ｉの電圧がトランジスタＴ、のベ
ース−エミッタ電圧Ｕより小さい限り維持される。

入力端子■の電圧がトランジスタＴ。のベース−エミッ
タ電圧Ｕを越えると、ダイオードパスＤ４の順方向バイ
アス電圧がダイオードパスＤ２の順方向バイアス電圧よ
り高くなる。この場合には電流源Ｓ２の電流がトランジ
スタＴｎのベースに流れ、従って出力端子Ｎにトランジ
スタＴＩ、のコレクタ電流である電流１．、が発生する
。出力トランジスタＴ２は入力端子Ｉの電位がトランジ
スタＴ２のベース電位より負である限りターンオンした
ままである。

これがため、この状態では両出力トランジスタが出力電
流を流す。入力端子Ｉがフローティング端子にあるとき
も同じことが言える。これはこの場合には入力端子■を
経て電流が流れることができず、また電Ｒ電圧Ｕが出力
トランジスタＴ２又はＴＩ、のベース−エミッタ電圧と
、ダイオードパスＤ３又は０４の順方向電圧と、電流源
Ｓ１又はＳ２の動作電圧との和より高いときは電流が電
流＃Ｓ２からダイオードパスＤ２及びＤｌを経て電流源
Ｓ１へと流れることもできないためである。

入力端子Ｉの電圧Ｕ１がトランジスタＴ、のベース電圧
（対大地電圧）よりも正になると、電流源Ｓ１の電流が
ダイオードパスＤ１を経て流れ、出力トランジスタＴ、
がターンオフし、出力電流ｌ。

が零にある。この状態では電流源Ｓ２はダイオードパス
Ｄ４を経てトランジスタＴ７のベースに流れ続けるため
、出力電流１ｎが流れ続け、ダイオードパス０２には電
流は流れない。

第１図に示す回路は入力端子１におけるトライステート
信号を出力端子Ｎ及びＰにて次のようなバイナリ信号に
変換する。

（ａ）　　入力端子レンジＯ＜＋ｇ　＜ｕにおいては出
力トランジスタＴｐが出力電流を流す。

ら）入力端子レンジｕ　＜ｕ、　＜ｌ−ｕ　　又はフロ
ーティング人力の場合には面出力トランジスタが出力電
流を流す。

（Ｃ）　　入力端子レンジトｕ　（ｕｌ　＜ｕ　　にお
いては出力トランジスタＴ。が出力電流を流し、出力ト
ランジスタＴ、が出力電流を流さない。

第３図は本発明回路の好適実施例を示す。

本例では第１電流源Ｓ１はｎｐｎ　　）ランジスタＴ２
１のコレクターエミッタパスから成る。このトランジス
タのエミッタは負電源原端子に、そのコレクタは第１及
び第３ダイオードパスに接続され、第１ダイオードパス
はコレクタがベースに接続されダイオードとして作用す
るｎｐｎ　トランジスタＴ１７と同様にダイオードとし
て接続されたｐｎｐ　　）ランジスクＴ１５　とから成
り、第３ダイオードパスも同様に構成され、ダイオード
として接続されたｎｐｎトランジスタ７１８　とｐｎｐ
　　）ランジスクＴ１６　とから成る。

電流源Ｓ２はトランジスタＴ３のコレクターエミッタパ
スから成り、このトランジスタのエミッタは正電源端子
に、そのコレクタは第２及び第４ダイオードパスに接続
される。第２ダイオードパスはダイオードとして接続さ
れたトランジスタＴ７及びＴ９から成り、第４ダイオー
ドパスはダイオードとして接続れれたトランジスタＴ８
及びＴｌｌから成る。

ベースが第４ダイオードパスＴ８．　Ｔｌｌを経て第２
電流源Ｔ３に接続され、エミッタが大地に接続されたト
ランジスタＴ１３が出力トランジスタＴｎ　として機能
する。しかし、第３ダイオードパスはエミッタが負電源
端子に接続されたｎｐｎ出力トランジスタ１２３（出力
トランジスタＴ、として機能する）のベースに直接接続
しないで、トランジスタＴ５及びＴ６から成る電流ミラ
ーの入力端子に接続し、この電流ミラーの出力端子をト
ランジスタＴ２３のベースに接続する。この電流ミラー
の挿入は出力トランジスタＴｎ及びＴ、として同一導電
型のトランジスタを使用可能にする利点をもたらす。

第１電流源Ｔ２１は電流ミラーの出力部から成り、この
電流ミラーの入力部はダイオードとして接続されたｎｐ
ｎ　　）ランジスタＴ１９から成る。この電流ミラーは
ベース−エミッタ通路がトランジスタＴ２１のベース−
エミッタ通路に並列に接続されたトランジスタＴ２０か
ら成る出力部も有し、このトランジスタＴ２０のコレク
タがｐｎｐ　　トランジスタＴ４に接続される。このト
ランジスタＴ４はダイオードとして接続され、そのエミ
ッタが正電源端子に接続され、トランジスタＴ３と相ま
って電流ミラーを構成を石。これがため、電流源Ｔ３の
電流は電流源Ｔ２１の電流に正確に等しくなる。電流ミ
ラーＴ１９．　Ｔ２０．　Ｔ２１の入力端子は電流源Ｑ
により供給され、例えばＬμＡである。

出力トランジスタＴ１３及びＴ２３の確実なターンオフ
を得るために、トランジスタ７１２及びＴ２２のコレク
ターエミッタパスをトランジスタＴ１３及びＴ２３のベ
ースーエミッタパスに並列に接続する。

トランジスタＴ１２は電流ミラーＴ１、　Ｔ２の出力で
制御される。この電流ミラーの入力端子はトランジスタ
ＴＩＯと第２ダイオードパスの一部を構成するダイオー
ド接続トランジスタＴ９とから成る別の電流ミラーの出
ノｊ端子に接続される。トランジスタＴ２２は第１ダイ
オードパスのダイオード接続トランジスタＴ１５　と相
まって電流ミラーを構成するトランジスタＴ１４のコレ
クタ電流により制御される。

十分大きな電流が第１ダイオードパスＴ１５．　Ｔ１７
又は第２ダイオードパスＴ７．　Ｔ９を経て流れると同
時に、関連する電流ミラーの出力端子から電流が供給さ
れてトランジスタＴ２２又はＴＩ２をターンオンして出
力トランジスタＴ２３又はＴ１３の入力端子を短絡せし
める。

エミッタが負電源端子及び大地に接続されたｎｐｎ　　
）ランジスタＴ１２．　Ｔ１３及びＴ１９〜Ｔ２３　は
Ｉ２Ｌ技術を用いて構成するのが好適である。この場合
電流源Ｑは小結晶表面積を有し十分に小さな電流の発生
用に好適なインジェクタトランジスタで形成することが
でき、これは特に第３図に示す回路と同じ半導体基板上
に設けてられた他の回路の一部を構成する１２Ｌゲート
を付勢するのにも用いるときに好適である。

第３図に示す回路の電源電圧は１トランジスタノヘース
ーエミノタ電圧の３倍＋コレクターエミッタ飽和電圧に
するだけでよい。ダイオードとして接続されたトランジ
スタＴ７．　Ｔ８及びＴ１７．　Ｔ１８を省略するとき
は電源電圧をベース−エミッタ電圧に等しい値だけ更に
低くすることができるので、その特性をそのまま維持し
ながら回路を更に簡単にすることもできる。

この回路は第１図の回路ＳＷにより供給されるような定
常信号を処理し得るのみならず交番電圧信号を処理する
こともできる。

【図面の簡単な説明】

第１図は本発明回路の簡略回路図、第２ａ及び２ｂ図は第１図の回路の出力トランジスタの
入力端子の関数としての出力電流の変化を示す図、第３図は本発明の好適実施例の回路図である。Ｓｌ；　Ｔ２１・・・第１直流電流源Ｓ２．　Ｔ３・・・第２直流電流源Ｄｉ；　Ｔ１５．　Ｔ１７・・・第１ダイオードパス０
２；　Ｔ７．　Ｔ９・・・第２ダイオードパスＤ３；　
Ｔ１６．　Ｔ１８・・・第３ダイオードパス０４；　Ｔ
８．　Ｔｌｌ・・・第４ダイオードパスＴ、　；　Ｔ２
３・・・第１出力トランジスタＴ、　；　Ｔ１３・・・
第２出力トランジスタＩ・・・共通入力端子Ｐ、　　Ｎ・・・出力端子１、、１．・・・出力電流ＳＷ・・・スイッチＴ１２．　Ｔ２２・・・スイッチングトランジスタＴ１
、　Ｔ２　；Ｔ３．　Ｔ４　；Ｔ５．　Ｔ６　；Ｔ９．
　ＴＩＯ；Ｔ１４．　Ｔ１５　；Ｔ１９．　Ｔ２０．　
Ｔ２１・・・電流ミラーＱ・・・電流源特許出願人　　　　エヌ・ベー・フィリップス・フルー
イランペンファブリケン

Claims

【特許請求の範囲】１、トライステート信号をバイナリ信号に変換する回路
において、一端が電源の負電圧端子に接続された第１直
流電流源（Ｓ１）と、一端が電源の正電圧端子に接続さ
れた第２直流電流源（Ｓ２）とを具え、これら第１及び
第２電流源の他端をそれぞれ第１及び第２ダイオードパ
ス（Ｄ１及びＤ２；Ｔ１５、Ｔ１７及びＴ７、Ｔ９）を
経て共通入力端子（Ｉ）に接続すると共にそれぞれ第１
及び第２ダイオードパスと同様の第３及び第４ダイオー
ドパス（Ｄ３及びＤ４；Ｔ１６、Ｔ１８及びＴ８、Ｔ１
１）を経て第１及び第２出力トランジスタ（Ｔ＿ｐ及び
Ｔ＿ｎ；Ｔ２３及びＴ１３）に接続し、これら出力トラ
ンジスタが出力信号（Ｉ＿ｎ、Ｉ＿ｐ）を発生するよう
に構成したことを特徴とするトライステート信号−バイ
ナリ信号変換回路。２、第３及び第４ダイオードパス（Ｔ１６、Ｔ１８及び
Ｔ８、Ｔ１１）の一方を関連する出力トランジスタ（Ｔ
２３またはＴ１３）に直接接続し、他方を電流ミラー（
Ｔ５、Ｔ６）を介して関連する出力トランジスタ（Ｔ１
３又はＴ２３）に接続し、両トランジスタを同一の極性
に接続してあることを特徴とする特許請求の範囲第１項
記載の回路。３、少なくとも一方の出力トランジスタの入力端子に並
列にスイッチングトランジスタ（Ｔ２２、Ｔ１２）を接
続し、このスイッチングトランジスタを第１又は第２ダ
イオードパス（Ｔ１５、Ｔ１７又はＴ９、Ｔ７）を経て
流れる電流を入力電流とする電流ミラー（Ｔ１４、Ｔ１
５；Ｔ９、Ｔ１０）の出力電流により制御し得るように
してあることを特徴とする特許請求の範囲第１項又は第
２項記載の回路。４、第１及び第２ダイオードパスをもって電流ミラーの
入力部の全部又は一部を構成し、この電流ミラーの出力
部を直接又は池の電流ミラー（Ｔ１、Ｔ２）を介して前
記スイッチングトランジスタ（Ｔ２２、Ｔ１２）の制御
入力端子に接続してあることを特徴とする特許請求の範
囲第３項に記載の回路。５、第１電流源（Ｔ２１）を第１電流ミラー（Ｔ１９、
Ｔ２０、Ｔ２１）の出力部で構成し、第２電流源（Ｔ３
）をこの第１電流ミラーの出力部（Ｔ２０）に結合され
た入力部（Ｔ４）を有する第２電流ミラー（Ｔ４）の出
力部で構成してあることを特徴とする特許請求の範囲第
１〜４項の何れかに記載の回路。６、回路内に含まれる負電源電圧端子に接続されたトラ
ンジスタをＩ＾２Ｌ技術で構成し、これらトランジスタ
のベース電流を共通のインジェクタで供給するように構
成してあることを特徴とする特許請求の範囲第１〜５項
の何れかに記載の回路。