JP3165543B2 - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JP3165543B2 JP3165543B2 JP4254993A JP4254993A JP3165543B2 JP 3165543 B2 JP3165543 B2 JP 3165543B2 JP 4254993 A JP4254993 A JP 4254993A JP 4254993 A JP4254993 A JP 4254993A JP 3165543 B2 JP3165543 B2 JP 3165543B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- voltage
- power supply
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Description
の書換えなどに用いる高電圧を発生するための昇圧回路
に関するものである。
行われるメモリデバイスにおいては、各メモリセルのデ
ータの書き込みや消去を行うために、ゲートまたはドレ
イン電極に１５〜２０Ｖの高電圧を印加する必要があ
る。一方半導体デバイスに供給される電圧は通常５Ｖ程
度であり、最近は３Ｖ程度まで下がってきている。さら
に携帯電話やコードレス電話のような移動無線機では
１．８Ｖの電源電圧しか供給されない。従って、広い用
途に対応するために、ＥＥＰＲＯＭデバイスには１．８
〜６Ｖのように広い電源電圧範囲での動作が求められて
いる。
応するための従来の昇圧回路としてはクロック信号によ
ってポンピングされるチャージポンプ回路の電圧および
電流供給能力が電源電圧が１．８Ｖでも十分に得られる
ようにチャージポンプを多段にする方法が用いられてい
る。この場合、電源電圧が高くなるほどクロック信号の
振幅も大きくなり昇圧電圧が高くなるため、電源電圧が
低いところで能力を合わせると電源電圧が高い場合には
高すぎる昇圧電圧が発生しこれが内部のトランジスタに
印加されることによるストレスによって信頼性の低下が
生じる。このような問題を避けるためツェナーダイオー
ドを用い昇圧電圧の出力を一定にする方法、特開平２−
３０７２５９号公報に示されているように、クロック信
号のハイレベルを与える電源として一定電位供給回路を
用い、クロック信号の振幅を一定電位とすることにより
外部電源電圧によらず一定の昇圧電圧を得る方法などが
知られている。
ときに昇圧回路の内部の逆方向ダイオードとして用いて
いるトランジスタが瞬間的にブレークダウンを起こし、
このために昇圧電圧が電源電圧が低いときよりもむしろ
低くなってしまうという問題点があった。また後者の方
法では、一定電位供給回路をクロック信号の駆動電源と
して用いているため、電力不足から振幅が一定でかつ十
分な駆動力を有するクロックを得ることが困難であり、
昇圧速度が遅くなる、あるいは昇圧電圧が変動して一定
にならないという問題点があった。
解決し、広い電源電圧範囲で安定した一定の昇圧電圧を
供給し、さらに内部のデバイスに対するストレスを小さ
くして信頼性に優れた昇圧回路を提供することにある。
めに本発明は、チャージポンプを駆動するクロック信号
の駆動力を十分にし、かつ電源電圧が高い場合に一定の
電圧に制限されるように構成する。すなわち、基準クロ
ック発生回路と、該基準クロック発生回路からのクロッ
クに基づいてノンオーバーラップの２つの駆動クロック
を生成するクロック駆動回路と、基準電圧発生回路と、
互いにゲートが接続された２つのＭＯＳトランジスタか
らなり、前記ゲートに前記基準電圧が入力され、前記駆
動クロックが前記ＭＯＳトランジスタのそれぞれのドレ
インから入力されることにより、前記基準電圧によって
前記駆動クロックの振幅を制限して前記ＭＯＳトランジ
スタのソースから出力するパスゲート回路と、前記パス
ゲート回路から出力されたノンオーバーラップの駆動ク
ロックが交互に接続される複数の容量と、該容量間に接
続されたダイオード接続された複数のＭＯＳトランジス
タからなるチャージポンプ回路とを具備することを特徴
とする。
は、チャージポンプ回路を駆動するクロックの周波数を
も一定になるように構成する。すなわち、上記基準クロ
ック発生回路から一定の周波数を有する基準クロックを
発生させる。
れる駆動力が大きい駆動クロックを、基準電圧が加えら
れたパスゲート回路を通過させることにより、一定振幅
の駆動クロックとするため、その駆動力は大きく、これ
によってチャージポンプ回路をポンピングすることによ
り安定で外部電源電圧に依存しない一定の昇圧電圧を所
期の昇圧速度で得ることができる。クロックの実効振幅
は最大でも昇圧電圧の電源電圧依存性が負となり始める
電源電圧の値とする。実効振幅をこのように制限するこ
とにより昇圧回路内部のトランジスタのブレークダウン
が顕著に防止され、昇圧電圧が維持される。同時に、昇
圧回路の内部のトランジスタにかかる過大なストレスを
顕著におさえることができるため、昇圧回路の長期信頼
性を向上させることが可能である。
とにより電源電圧に関わらず昇圧電圧の立ち上がり速度
を一定に制限することができるため、メモリセルの書換
え回数の上限を伸ばすこともできる。
説明する。
ック図である。本例の昇圧回路は基準クロック発生回路
１，クロック駆動回路２，ＮＭＯＳトランジスタＭ１お
よびＭ２からなるパスゲート回路３，基準電圧発生回路
４，チャージポンプ回路５，レギュレータ回路６からな
る。基準電圧発生回路４によって作られた電源電圧に依
存しない基準電圧ＶＲＥＤをＭ１，Ｍ２のゲートに入力
することによって、振幅が電源電圧に依存するクロック
駆動回路２の出力ＣＰ０，ＣＰＢ０を電源電圧が高い場
合にも振幅が一定の電圧を超えないように制限されたク
ロック信号ＣＰ，ＣＰＢに変換し、これを用いてチャー
ジポンプ回路５を駆動する。広い電源電圧範囲で安定で
かつ一定の昇圧電圧を得ると共に、昇圧回路の長期信頼
性を向上させるためには、チャージポンプ回路５の駆動
用クロック信号の実効振幅をプロセスの絶対最大定格値
の６０％程度以下に制限することが好ましい。本実施例
では用いたプロセスの絶対最大定格は７Ｖであるので実
効振幅を約４Ｖ以下とした。
る。５段のリングオシレータの一種であり、多段に負荷
容量Ｃ１〜Ｃ５を置き、前段から次段への信号をＰＭＯ
ＳトランジスタＭＰ１〜ＭＰ５が受け、ＮＭＯＳトラン
ジスタＭＮ１〜ＭＮ５は定電流源ＩＳとシリーズに接続
されたＮＭＯＳトランジスタＭＮ１０とカレントミラー
を形成するようにしたものである。このようにすると発
振周波数はＭＰ１〜ＭＰ５の電流駆動力およびＣ１〜Ｃ
５の値によって決まり、電源電圧によらず一定となる。
原クロックＣＬの振幅は定電流源ＩＳの電流値を変化さ
せることにより調節する。このようにして得られる出力
ＣＬはフリップフロップ回路５０に入力され波形整形さ
れた一定周波数のクロックＣＬＯＣＫを得る。
号の周波数は０．５〜２ＭＨｚとするのが昇圧電圧の立
ち上がり速度を適当に制限するうえで好ましい。本実施
例では１ＭＨｚとした。図８に本実施例の場合の発振周
波数の電源電圧依存性を示す。
つのＮＯＲ回路ＯＲ１，ＯＲ２の第一の入力として基準
クロック発生回路１からのＣＬＯＣＫおよびこれをイン
バータＩ３０で反転した信号を、第二の入力として出力
に６段のインバータＩ１１〜Ｉ１６およびＩ２１〜Ｉ２
６をシリーズに挿入して帰還させた信号を各々入力す
る。駆動力の十分大きなインバータを用いており、クロ
ック出力をＩ１４およびＩ２４から取り出すことにより
チャージポンプ回路５を効率よく駆動するためのノンオ
ーバーラップクロックＣＰ０，ＣＰＢ０を生成すること
ができる。
ＰＭＯＳトランジスタＭ２１，Ｍ２２、ＰＮＰ型バイポ
ーラトランジスタＭＢ２１，ＭＢ２２、抵抗Ｒ２１，Ｒ
２２，Ｒ２３およびオペアンプＯＰ２０を図のように接
続してなるバンドギャップレファレンス回路から得られ
る一定電圧の出力Ｖ２０（約１．２Ｖ）をオペアンプＯ
Ｐ２２と抵抗Ｒ１，Ｒ２からなるスケーリング回路に入
力して、ＶＲＥＦ＝Ｖ２０（１＋Ｒ１／Ｒ２）によりク
ロック信号を適切な実効振幅に制限するための一定の基
準電圧を発生する。本実施例では基準電圧の値を４Ｖと
した。
る。電流駆動力の小さなＰＭＯＳトランジスタＭＰ３１
と、ダイオード結合されたＮＭＯＳトランジスタＭＮ３
１〜ＭＮ３４および容量Ｃ３１を図のように結合する。
ノードＶ３０の電圧はシリーズにつながれたＭＮ３１〜
ＭＮ３４のオン電圧で定まるほぼ一定の電圧となる。こ
れをＣ３１で安定化して基準電圧ＶＲＥＦを出力する。
本実施例では基準電圧の値は３．５Ｖであった。
る。２０個の容量Ｃ３０１〜Ｃ３２０、ダイオード結合
された２０個のＮＭＯＳトランジスタＭ３０１〜Ｍ３２
０および２０個のＮＭＯＳトランジスタＭ３５１〜Ｍ３
７１を図のように２０段接続しクロック信号ＣＰ，ＣＰ
Ｂを図のようにＣ３０１〜Ｃ３２０に交互に接続するこ
とによりチャージが順次効率よくポンピングされ高電圧
出力ＶＰＰが得られる。
となるのを防ぐためのレギュレータ回路である。ここで
はプロセス的に簡単で安定して作ることのできる寄生Ｍ
ＯＳトランジスタＭ６１の閾値電圧が必要な昇圧電圧Ｖ
ＰＰよりわずかに高いことを利用している。Ｍ６１をダ
イオード結合して接地することにより所期の目的が達成
される。
た昇圧電圧ＶＰＰの電源電圧依存性を従来のツェナーダ
イオードを用いて昇圧電圧を一定化した昇圧回路の場合
と比較して示す。従来の昇圧回路を用いた場合には電源
電圧が４Ｖを超えると昇圧電圧が低下するのに対して本
発明の方法によれば１．８〜６Ｖの範囲で安定して一定
の昇圧電圧が得られた。
ンプ回路を駆動するクロックを駆動力が大きく、振幅が
電源電圧が高い場合に一定の電圧を超えないように制限
されるように構成することによって広い電源電圧範囲で
安定でかつ一定の昇圧電圧を発生することが可能とな
る。また同時に、例えば昇圧回路の内部のトランジスタ
にかかるストレスをおさえることができるため、昇圧回
路の長期信頼性を向上させることが可能であり、さらに
クロックの発振周波数を一定に制限することにより昇圧
電圧の立ち上がり速度を制限することができるため、メ
モリセルの書換え回数の上限を伸ばすこともできる。
る。
す回路図である。
路図である。
路図である。
回路図である。
回路図である。
路図である。
って生成されるクロック信号の発振周波数の電源電圧依
存性を示す図である。
昇圧電圧の電源電圧依存性を示す図である。
クロック ＶＲＥＦ 基準電圧 ＶＰＰ 昇圧電圧
Claims (2)
- 【請求項１】 基準クロック発生回路と、該基準クロッ
ク発生回路からのクロックに基づいてノンオーバーラッ
プの２つの駆動クロックを生成するクロック駆動回路
と、基準電圧発生回路と、互いにゲートが接続された２
つのＭＯＳトランジスタからなり、前記ゲートに前記基
準電圧が入力され、前記駆動クロックが前記ＭＯＳトラ
ンジスタのそれぞれのドレインから入力されることによ
り、前記基準電圧によって前記駆動クロックの振幅を制
限して前記ＭＯＳトランジスタのソースから出力するパ
スゲート回路と、前記パスゲート回路から出力されたノ
ンオーバーラップの駆動クロックが交互に接続される複
数の容量と、該容量間に接続されたダイオード接続され
た複数のＭＯＳトランジスタからなるチャージポンプ回
路とを具備することを特徴とする昇圧回路。 - 【請求項２】 前記クロック発生回路は、一定の周波数
を有する基準クロックを発生することを特徴とする請求
項１に記載の昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254993A JP3165543B2 (ja) | 1993-03-03 | 1993-03-03 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254993A JP3165543B2 (ja) | 1993-03-03 | 1993-03-03 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06253532A JPH06253532A (ja) | 1994-09-09 |
| JP3165543B2 true JP3165543B2 (ja) | 2001-05-14 |
Family
ID=12639143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4254993A Expired - Lifetime JP3165543B2 (ja) | 1993-03-03 | 1993-03-03 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165543B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101756840B1 (ko) * | 2011-05-27 | 2017-07-12 | 삼성전자주식회사 | 촬영 이미지를 이용한 의사 전달 방법 및 장치 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539351A (en) * | 1994-11-03 | 1996-07-23 | Gilsdorf; Ben | Circuit and method for reducing a gate volage of a transmission gate within a charge pump circuit |
| JP4704099B2 (ja) * | 2004-05-21 | 2011-06-15 | ローム株式会社 | 電源装置およびそれを用いた電子機器 |
| KR100632951B1 (ko) | 2004-09-22 | 2006-10-11 | 삼성전자주식회사 | 리플 안정화 기능을 갖는 고전압 발생 회로 |
| JP2009146499A (ja) * | 2007-12-13 | 2009-07-02 | Toshiba Corp | 不揮発性メモリカード |
-
1993
- 1993-03-03 JP JP4254993A patent/JP3165543B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101756840B1 (ko) * | 2011-05-27 | 2017-07-12 | 삼성전자주식회사 | 촬영 이미지를 이용한 의사 전달 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06253532A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002599A (en) | Voltage regulation circuit with adaptive swing clock scheme | |
| US7595682B2 (en) | Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations | |
| KR100381832B1 (ko) | 내부 전압 발생기 | |
| US6188590B1 (en) | Regulator system for charge pump circuits | |
| KR910001643B1 (ko) | 승압회로 | |
| EP0303193B1 (en) | Semiconductor integrated circuit device | |
| CN112053728B (zh) | 电压产生电路以及半导体装置 | |
| JP2003134800A (ja) | 電荷ポンプ回路及びポンプ方法 | |
| KR0167692B1 (ko) | 반도체 메모리장치의 차아지 펌프회로 | |
| US10193535B2 (en) | Oscillation circuit, booster circuit, and semiconductor device | |
| US7227764B2 (en) | Voltage-regulating device for charge pump | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JP3165543B2 (ja) | 昇圧回路 | |
| JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
| JPH06150652A (ja) | 半導体集積回路 | |
| KR100208443B1 (ko) | 네가티브 전압 구동회로 | |
| JP3560438B2 (ja) | 昇圧回路及び降圧回路 | |
| JP3025398B2 (ja) | 高電圧スイッチング回路 | |
| KR20000030505A (ko) | 반도체장치의 승압회로 | |
| Lin et al. | A new 4-phase charge pump without body effects for low supply voltages | |
| JP2005044203A (ja) | 電源回路 | |
| JP2832688B2 (ja) | メモリ素子用チャージポンプ回路 | |
| JPH1198821A (ja) | 電圧供給回路 | |
| JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
| JP2005092401A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010130 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |