CN101563845B - 用于产生多个输出电压电平的电荷泵 - Google Patents

Abstract

一种用于产生多个超过电源电压的电压的电荷泵电路包含第一组级联电荷泵级，所述第一组中的第一个电荷泵级的输入是从所述电源电压驱动的。第一输出级具有从所述第一组的最后一个电荷泵级的输出驱动的输入和耦合到第一电压节点的输出。提供第二组级联电荷泵级，所述第二组的第一个电荷泵级的输入是从所述第一组的所述最后一个电荷泵级的所述输出驱动的。第二输出级具有从所述第二组中的最后一个电荷泵级的输出驱动的输入和耦合到第二电压节点的输出。

Description

用于产生多个输出电压电平的电荷泵

相关申请案的交叉参考

本申请案主张2006年12月11日申请的第11/608,941号美国专利申请案的优先权，所述专利申请案如同在本文中陈述一般以引用的方式并入本文中。

技术领域

本发明涉及集成电路技术。更具体地说，本发明涉及电荷泵且涉及用于产生多个输出电压电平的电荷泵。

背景技术

电荷泵是电子系统中用于获得高于电源的电压(V_DD)的输出电压或负电压的开关电容器电路。电荷泵在集成电路产业中广泛用于许多应用中，例如电源IC、滤波器、存储器等。快闪存储器装置在这些应用当中，因为需要高电压电平来执行快闪存储器操作，例如编程和擦除。此外，由于日益较低电压供应要求的趋势，也需要高于V_DD的电压电平来用于快闪存储器读取操作。

如图1中所示，常规电荷泵电路10包括：一系列抽运级12，所述抽运级的数目取决于所需的电压增益；以及通常一输出级14。如所属领域的一般技术人员将了解，每一抽运级包含电容器、开关和驱动器，且由一个或一个以上时钟信号控制。通过对抽运级电容器适当地充电和切换，来获得电压倍增。通过改变泵级的拓扑、切换次序等，用以获得电压倍增的不同方式是可能的。举例来说，可通过级联迪克生(Dickson)级或倍压器来获得不同电荷泵。

不管电荷泵的操作原理如何，调节输出电压通常是必要的。在此些情况下，如图2中所示，需要调节器电路16来确保输出电压不超过最大值，且不会降低到最小值以下。

可将电压调节分成两种不同类型：脉冲跳跃调节和线性调节。脉冲跳跃调节通过仅在输出泵电压低于给定值时启用泵时钟且在输出泵电压超过此值时抑制时钟信号而操作。线性调节通过借助于闭环误差放大器和传送装置控制输出电压而操作。这两种技术是此项技术中已知的。

图3A是展示具有脉冲跳跃调节的高电压产生器的框图。电荷泵电路10由参考标号为18的V_DD(外部电源电压)供电，且将电荷输送到连接到输出的负载20(C_LOAD)。所述调节由比较器22实现，所述比较器的非反相输入耦合到由电阻器24和26划分的输出电压的一部分V_f，且所述比较器的反相输入耦合到来自一来源(例如带隙参考)的固定电压BGAP(带隙)。如果V_f＞BGAP，那么比较器22的输出处的信号STOP(停止)为高，且泵时钟信号产生器28的输出被禁止。另一方面，如果V_f＜BGAP，那么信号STOP为低，且时钟信号产生器28向电荷泵10提供时钟信号，因此启用输出线V_OUT处的电容20的电荷。

图3B为说明具有线性调节的高电压产生器的框图。电荷泵再次由参考标号10标识。在此配置中，时钟产生器28总是被启用。线性调节由闭环配置中的放大器30、传送晶体管32以及包含电阻器24和26的电阻器网络来实施。在脉冲跳跃调节和线性调节两者中，经调节的输出由以下等式给出：

OUT＝r*BGAP，

其中r＝(R₂₄+R₂₆)/R₂₆。电阻器24和26可配置以允许用户选择特定输出电压。

在许多应用中，需要一个以上高电压电平。举例来说，在快闪存储器中，编程、擦除和读取操作需要不同的高电压电平。此外，在一些快闪存储器结构中，所使用的所有驱动器都被制造为n沟道晶体管，以便改进存储器性能，且/或限制驱动器硅面积。在此些情况下，需要待由驱动器传送的第一电压，且需要高于所述第一电压的第二电压以使所述驱动器本身偏置。值得注意的是，针对两项任务使用同一电压将导致等于n沟道晶体管阈值电压的输出电压的损失。

这在图4A和图4B中说明，其中将用于快闪存储器的所有n沟道字线驱动器的实例展示为使用晶体管40和42。图4A和图4B中所说明的驱动器在以下两个值之间切换：0和V₁(例如，0针对未选定字线，V₁针对选定字线)。图4A说明用于驱动器的上拉晶体管40的正确驱动器偏置，其具有高得足以在无电压损失的情况下将V₁传送到字线的电压V₂，而图4B说明导致等于晶体管40的阈值的字线电压的降低的非最佳偏置。

在芯片内部需要若干高电压电平的此些应用中，使用多个电荷泵10来产生所需的电压V₁、V₂和V_n，如图5A中所示。或者，如图5B中所示，可使用单个电荷泵10来获得最高所需电压(V₁)，且其它电压V₂和V₃可从耦合到电荷泵输出的线性调节器16(例如图3B中所示)获得。在后一情况(使用多个线性调节器)下，预期效率会降低，因为每一线性调节器都从泵输出电压汲取电流。

发明内容

根据本发明的一个方面，一种电荷泵结构具有n个泵级以及多个输出电压电平。第一输出电压V₁是通过第一m个泵级与第一输出级的倍增从V_DD获得的，而第二电压V₂是通过所有n个泵级与第二输出级的倍增从V_DD获得的。可通过将额外输出级耦合到泵级中的选定者来提供额外输出电平。因此，用于产生多个超过电源电压的电压的电荷泵电路包含第一组级联电荷泵级，所述第一组中的第一个电荷泵级的输入是从电源电压驱动的。第一输出级具有从所述第一组的最后一个电荷泵级的输出驱动的输入和耦合到第一电压节点的输出。提供第二组级联电荷泵级，所述第二组的第一个电荷泵级的输入是从所述第一组的最后一个电荷泵级的输出驱动的。第二输出级具有从所述第二组中的最后一个电荷泵级的输出驱动的输入和耦合到第二电压节点的输出。

根据本发明的另一方面，一种电荷泵结构具有n个泵级和多个输出电压电平。第一输出电压V₁是通过第一m个泵级与第一输出级的倍增从V_DD获得的，而第二电压V₂是通过所有n个泵级与第二输出级的倍增从V_DD获得的。每一输出电压可由独立的脉冲跳跃调节器或线性调节器控制。可通过将额外输出级耦合到泵级中的选定者来提供额外输出电平。n个电荷泵级可全部由单组时钟信号控制或从多组时钟信号控制。

附图说明

图1是典型现有技术电荷泵电路的框图。

图2是典型现有技术经调节电压产生器的框图。

图3A是说明具有脉冲跳跃调节器的典型现有技术电荷泵的图。

图3B是说明具有线性调节器的典型现有技术电荷泵的图。

图4A和图4B是说明在最佳偏压下和具有非最佳偏压条件的现有技术全NMOS字线驱动器的示意图。

图5A和图5B是分别说明使用多个电荷泵和具有多个线性调节器的单个电荷泵来在芯片内部产生多个高电压的现有技术解决方案的框图。

图6是根据本发明具有两个输出电压电平的说明性电荷泵结构的框图。

图7是根据本发明具有两个独立脉冲跳跃调节器的说明性电荷泵结构的框图。

图8A是根据本发明具有两个输出电压电平和单组泵时钟信号的说明性电荷泵结构(其具有由比较器控制的输出级)的框图。

图8B是根据本发明具有由泵时钟信号控制的输出级和由比较器所控制的额外开关切换的输出电压的说明性电荷泵结构的框图。

图9是根据本发明用于全NMOS存储器驱动器应用的说明性电荷泵结构的框图。

具体实施方式

所属领域的一般技术人员将认识到，本发明的以下描述只是说明性的，而非以任何方式进行限制。此些技术人员将容易明白本发明的其它实施例。

用于产生多个高电压值的两种现有技术方法都需要相当大量的硅面积和复杂性，因为所述方法针对每一待产生的电压电平而重复电荷泵或线性调节器。本发明旨在克服这些要求。

本发明在单个电荷泵中提供多个输出电压，且在需要时，针对每一输出电压使用不同的调节器方法。将使用其中需要两个正电压电平V₁和V₂的说明性实例来更详细地描述本发明。然而，所属领域的一般技术人员将了解，本发明不限于所述示范性实施例，且可根据本文所揭示的原理来提供其它数目的输出电压。

现在参看图6，框图展示根据本发明具有两个输出电压电平的说明性电荷泵结构50。第一输出电压V₁是通过第一m个泵级的倍增从V_DD获得的，而第二电压V₂是通过所有n个泵级的倍增从V_DD获得的。因此，泵级52使用V_DD作为输入电压。泵级52的输出驱动泵级54的输入。泵级54的输出驱动相继泵级(未图示)，所述相继泵级中的最后一个泵级的输出驱动泵级56的输入。泵级56的输出驱动输出级58。

泵级58的输出还驱动泵级60的输入。泵级60的输出驱动相继泵级(未图示)，所述相继泵级中的最后一个泵级的输出驱动泵级62的输入。泵级62的输出驱动泵级64的输入。泵级64的输出驱动输出级66。如此项技术中已知，泵级52、54、56、60、62和64以及输出级58和66可由相同的时钟信号或不同时钟信号驱动。

如此项技术中众所周知，在使用常见的四相迪克生电荷泵电路的情况下，两个输出电压受以下限制：

V₁R(m+1)V_DD

V₂R(n+1)V_DD

根据本发明，不同方法可用于将两个输出电压调节到所需电平。现在参看图7，可看到，可根据本发明使用的方法的一个实例是脉冲跳跃调节以控制V₁和V₂两者。图7中与图6中的类似元件执行相同功能的元件将由图6中所使用的相同参考标号表示。

如在图6的实施例中，第一输出电压V₁是通过第一m个泵级的倍增从V_DD获得的，而第二电压V₂是通过所有n个泵级的倍增从V_DD获得的。因此，泵级52使用V_DD作为输入电压。泵级52的输出驱动泵级54的输入。泵级54的输出驱动相继泵级(未图示)，所述相继泵级中的最后一个泵级的输出驱动泵级56的输入。泵级56的输出驱动输出级58。

泵级58的输出还驱动泵级60的输入。泵级60的输出驱动相继泵级(未图示)，所述相继泵级中的最后一个泵级的输出驱动泵级64的输入。泵级64的输出驱动输出级66。如此项技术中已知，泵级52、54、56、60和64以及输出级58和66由相同的时钟信号驱动。

在图7中所示的实施例中，两组时钟信号由两个脉冲跳跃调节器的比较器独立地控制。输出级58的输出通过由电阻器70和72形成的分压器呈现给比较器68的非反相输入。如此项技术中已知，比较器68的反向输入由例如带隙参考等参考电压驱动。比较器68的输出为STOP1信号，其在处于逻辑“1”电平时，禁止第一时钟产生器电路74，第一时钟产生器电路74的输出驱动泵级52、54和56以及输出级58。类似地，输出级66的输出通过由电阻器78和80形成的分压器呈现给比较器76的非反相输入。如此项技术中已知，比较器76的反相输入由例如带隙参考等参考电压驱动。比较器76的输出为STOP2信号，其在处于逻辑“1”电平时，禁止第二时钟产生器电路82，第二时钟产生器电路82的输出驱动泵级60和64以及输出级66。所属领域的一般技术人员将了解，尽管在图7和以下图中将用于跳跃脉冲调节器的比较器表示为电压比较器，但在对电路的拓扑做出适当改变的情况下，所述比较器也可实施为电流比较器。本文的详细描述为简单起见而假定比较器是电压比较器，但本发明不希望限于电压比较器的使用。

如果V₁和V₂两者低于其相应目标，那么信号STOP1和STOP2两者较低，从而启用电荷泵电路的所有级的抽运。另一方面，如果只有一个输出低于目标，那么两个STOP信号中只有一者较低，从而仅启用第一组级的抽运或仅启用第二组级的抽运，此视两个输出电压中的哪一者低于目标而定。

图8A中描绘一种替代解决方案。图8A中与图6和图7中的类似元件执行相同功能的元件将由那些图中所使用的相同参考标号表示。

图8A的电路的电荷泵部分以相对于图6和图7的电路而描述的方式操作。在图8A中所示的电路中，两个电压调节器同时控制来自时钟产生器84的同一组时钟信号。所述时钟信号通过“与”门86被路由到泵级52、54和56以及输出级58，其中比较器68的STOP1输出控制“与”门86的另一输入。类似地，时钟信号通过“与”门88被路由到泵级60和64以及输出级66，其中比较器76的STOP2输出控制“与”门88的另一输入。在图8A的电路中，如果两个输出V₁或V₂中的一者为低，那么时钟信号通过“与”门84和86而被启用，且泵的所有级都工作。只有当信号STOP1为低时，即只有当V₁低于目标时，才启用输出级58，且只当由信号STOP2为低时，即只有当V₂低于目标时，才启用输出级66。否则停用时钟信号。

节点V₁和V₂的输出负载电容通常比内部泵节点的输出负载电容高得多。这避免了V₁和V₂在其相应输出级被接通时明显地升高到经调节值以上。然而，如此项技术中已知，如果需要的话，可添加额外电路以恢复较小过冲(overshoot)。图8A的电路避免了在使用两组不同的时钟信号产生器和驱动器的情况下原本将使用的裸片区。

现在参看图8B，其展示图8A中所呈现的电路的替代方案。图8B的电路的电荷泵部分也以相对于图6和图7的电路而描述的方式操作。

图8B中所示的电路使用连接于输出级58和VP2与高电压线V₁之间的开关88，以及连接于输出级66与高电压线V₂之间的开关90。在此情况下，输出级58和66由来自时钟产生器84的时钟信号控制，但开关88仅在STOP1＝0时使V₁与输出级58连接，且开关SW2仅在STOP2＝0时使V₂与输出级58连接。如果STOP1和STOP2两者都为真，那么时钟产生器84由“与”门停用。本发明的变化也是可能的。

在一些应用中，两个高电压中只有一个电压(例如，V₁)需要被精细地调节，而另一电压(例如，V₂)必须高于某一值V₁+ΔV，但不得超过最大值V_max。这是以全NMOS驱动器电路为特征的快闪存储器装置中的典型情形。

图9中展示根据本发明用于执行此功能的示范性电荷泵。图9的电路的电荷泵部分也以相对于图6和图7的电路而描述的方式操作。

在图9中所描绘的电路中，高电压线V₁通过传送晶体管94连接到输出级58。比较器68以及电阻分压器网络70和72经连接以形成常规的脉冲跳跃调节器。比较器76感测电压V₂，并将其与V₁+ΔV进行比较。

如果信号STOP2为低(即，V₂＜V₁+ΔV)，那么“与”门92的输出为低，且时钟信号被激活以启用所有级上的抽运，而不管信号STOP1的值如何。在此情况下，如果STOP1为低，即如果V₁低于目标，那么传送晶体管94由“或”门96的反相输入接通，且V₁连接到输出级58的输出。另一方面，如果STOP1为高，即V₁高于目标，那么传送晶体管94由“或”门96的反相输入断开，且高电压线V₁与输出级58的输出断开。如果信号STOP2为高，那么传送晶体管94由“或”门96的非反相输入接通，且信号由STOP1经由“与”门92控制。为了确保电压V₂不超过最大值V_max，选择满足以下关系的若干个级即足够：

ΔV＜(n-m)V_DD＜V_max-V₁

如所属领域的一般技术人员将了解，如果需要的话，可将额外电路添加到本文所示的所有电路，以恢复高电压线上由于切换活动而产生的较小过冲。

本发明不需要重复电荷泵电路或线性调节器电路，其将导致所占用的硅面积的增加。本发明允许单个电荷泵电路具有一个以上输出。可用脉冲跳跃调节器来调节不同输出，每一脉冲跳跃调节器控制一组不同的泵级。替代实施方案使用单组时钟信号，因此同时启用所有泵级。

虽然已展示并描述了本发明的实施例和应用，但所属领域的技术人员将明白，在不脱离本文的发明性概念的情况下，比上文所提及的修改多很多的修改是可能的。因此，本发明仅受所附权利要求书的精神限制。

Claims (12)

1.一种电荷泵电路，其用于产生多个超过电源电压的电压且包含：

第一组级联电荷泵级，其每一者具有输入和输出，所述第一组级联电荷泵级中的第一个电荷泵级的所述输入是从所述电源电压驱动的，所述第一组级联电荷泵级中的每一相继电荷泵级的所述输入是从所述第一组级联电荷泵级中的前一级的所述输出驱动的；

第一输出级，其具有从所述第一组级联电荷泵级中的最后一个电荷泵级的所述输出驱动的输入以及耦合到第一电压节点的输出；

第二组级联电荷泵级，其每一者具有输入和输出，所述第二组级联电荷泵级中的第一个电荷泵级的所述输入是从所述第一组级联电荷泵级中的最后一个电荷泵级的所述输出驱动的，所述第二组级联电荷泵级中的每一相继电荷泵级的所述输入是从所述第二组级联电荷泵级中的前一级的所述输出驱动的；

第二输出级，其具有从所述第二组级联电荷泵级中的最后一个电荷泵级的所述输出驱动的输入以及耦合到第二电压节点的输出；

时钟产生器，其将单组时钟信号耦合到所述第一和第二组中的所述电荷泵级以及所述第一和第二输出级，所述时钟产生器具有停用输入；

第一开关，其耦合于所述第一输出级与第一输出节点之间，且具有控制元件；

第二开关，其耦合于所述第二输出级与所述第二输出节点之间，且具有控制元件；

第一比较器，其耦合到参考电压且通过分压器耦合到所述第一输出节点，所述第一比较器具有耦合到所述第一开关的所述控制元件的输出；

第二比较器，其耦合到参考电压且通过分压器耦合到第二输出节点，所述第二比较器具有耦合到所述第二开关的所述控制元件的输出；以及

“与”门，其具有耦合到所述第一比较器的所述输出的第一输入、耦合到所述第二比较器的所述输出的第二输入，以及耦合到所述时钟产生器的所述停用输入的输出。

2.根据权利要求1所述的电荷泵电路，其中所述第一和第二输出节点中的至少一者使用脉冲跳跃电压调节器耦合到其输出级。

3.根据权利要求1所述的电荷泵电路，其中用于操作所述第一组中的所述电荷泵级的一组时钟信号由脉冲跳跃电压调节器控制。

4.根据权利要求1所述的电荷泵电路，其中用于操作所述第二组中的所述电荷泵级的一组时钟信号由脉冲跳跃电压调节器控制。

5.根据权利要求1所述的电荷泵电路，其中：

单组时钟信号操作所述第一和第二组中的所述电荷泵级；且

耦合到所述第一输出级的所述输出的脉冲跳跃电压调节器控制所述组时钟脉冲向所述第一输出级的提供。

6.根据权利要求1所述的电荷泵电路，其中：

单组时钟信号操作所述第一和第二组中的所述电荷泵级；且

耦合到所述第二输出级的所述输出的脉冲跳跃电压调节器控制所述组时钟脉冲向所述第二输出级的提供。

7.一种电荷泵电路，其用于产生多个超过电源电压的电压且包含：

第一组级联电荷泵级，其每一者具有输入和输出，所述第一组级联电荷泵级中的第一个电荷泵级的所述输入是从所述电源电压驱动的，所述第一组级联电荷泵级中的每一相继电荷泵级的所述输入是从所述第一组级联电荷泵级中的前一级的所述输出驱动的；

第一输出级，其具有从所述第一组级联电荷泵级中的最后一个电荷泵级的所述输出驱动的输入以及耦合到第一电压节点的输出；

第二组级联电荷泵级，其每一者具有输入和输出，所述第二组级联电荷泵级中的第一个电荷泵级的所述输入是从所述第一组级联电荷泵级中的最后一个电荷泵级的所述输出驱动的，所述第二组级联电荷泵级中的每一相继电荷泵级的所述输入是从所述第二组级联电荷泵级中的前一级的所述输出驱动的；

第二输出级，其具有从所述第二组级联电荷泵级中的最后一个电荷泵级的所述输出驱动的输入以及耦合到第二电压节点的输出；

时钟产生器，其将单组时钟信号耦合到所述第一和第二组中的所述电荷泵级以及所述第一和第二输出级，所述时钟产生器具有停用输入；

开关，其耦合于所述第一输出级与所述第一输出节点之间，且具有控制元件；

第一比较器，其耦合到第一参考电压且通过分压器耦合到所述第一输出节点，所述第一比较器具有输出；

第二比较器，其耦合到第二参考电压且耦合到所述第二输出节点，所述第二比较器具有输出；

“与”门，其具有耦合到所述第一比较器的所述输出的第一输入、耦合到所述第二比较器的所述输出的第二输入，以及耦合到所述时钟产生器的所述停用输入的输出；以及

“或”门，其具有耦合到所述第一比较器的所述输出的反相输入、耦合到所述第二比较器的所述输出的非反相输入，以及耦合到所述开关的所述控制元件的输出。

8.根据权利要求7所述的电荷泵电路，其中所述第一和第二输出节点中的至少一者使用脉冲跳跃电压调节器耦合到其输出级。

9.根据权利要求7所述的电荷泵电路，其中用于操作所述第一组中的所述电荷泵级的一组时钟信号由脉冲跳跃电压调节器控制。

10.根据权利要求7所述的电荷泵电路，其中用于操作所述第二组中的所述电荷泵级的一组时钟信号由脉冲跳跃电压调节器控制。

11.根据权利要求7所述的电荷泵电路，其中：

单组时钟信号操作所述第一和第二组中的所述电荷泵级；且

耦合到所述第一输出级的所述输出的脉冲跳跃电压调节器控制所述组时钟脉冲向所述第一输出级的提供。

12.根据权利要求7所述的电荷泵电路，其中：

单组时钟信号操作所述第一和第二组中的所述电荷泵级；且

耦合到所述第二输出级的所述输出的脉冲跳跃电压调节器控制所述组时钟脉冲向所述第二输出级的提供。

Images