JP2009124825A - チャージポンプ回路ならびにその制御回路 - Google Patents

Abstract

【課題】突入電流を抑制する。
【解決手段】ドライバ４０は、パルス信号のハイ期間に応じた期間、第１、第２スイッチ（ＳＷ１、ＳＷ２）の第１ペア１０、または第３、第４スイッチ（ＳＷ３、ＳＷ４）の第２ペア１２のいずれか一方をオンし、そのロー期間に応じた期間、他方のペアをオンする。入力スイッチ１４は、第１入力端子１０２から出力キャパシタＣｏ１に至る経路上に設けられ、オン抵抗が切りかえ可能に構成される。入力スイッチ１４は、チャージポンプ回路１２０ａの起動開始から所定のソフトスタート期間、オン抵抗が高い状態にてオンし、その後、オン抵抗を低い状態にてオンする。
【選択図】図５

Description

本発明は、チャージポンプ回路に関する。

近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）などの電子機器には、液晶のバックライトに用いられるＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）のように、電池電圧よりも高い駆動電圧を必要とするデバイスが搭載される。たとえばこれらの小型情報端末では、Ｌｉイオン電池が多く用いられ、その出力電圧は通常３．５Ｖ程度であり、満充電時においても４．２Ｖ程度であるところ、ＬＥＤはその駆動電圧として電池電圧よりも高い電圧を必要とする。このように、電池電圧よりも高い電圧が必要とされる場合、チャージポンプ回路やスイッチングレギュレータを用いて電池電圧を昇圧し、ＬＥＤを駆動するために必要な電圧を得ている。

チャージポンプ回路は、入力電圧に所定の昇圧率を乗じた出力電圧を生成する。たとえば電池電圧が３Ｖ、昇圧率が２倍の場合、出力電圧は６Ｖに固定される。したがって、負荷回路が６Ｖより低い駆動電圧を必要とする場合、チャージポンプ回路の入力側または出力側にパワートランジスタを挿入してレギュレータを構成し、そのオン抵抗を調節することにより、出力電圧を調節する必要があった。たとえば特許文献１には関連技術が記載される。
特開２０００−２６２０４３号公報

本発明者は、チャージポンプ回路のスイッチング素子のオン時間を変調することにより、出力電圧を安定化させるパルス変調方式のチャージポンプ回路について考察した結果、以下の課題を認識するに至った。
従来のように、チャージポンプ回路と、オン抵抗が調節されるパワートランジスタを利用したレギュレータとを組み合わせた場合、レギュレータの基準電圧を緩やかに変化させることにより、チャージポンプ回路をソフトスタートさせることができる。

ところが、レギュレータを用いずに、チャージポンプ回路のスイッチング素子のオン時間をパルス変調によって制御する場合、スイッチング素子がオンすると、例えオン時間が短かったとしても、電荷量が少ないフライングキャパシタあるいは出力キャパシタに対して大電流（突入電流）が流れてしまう。こうした問題は、パルス変調ではなく固定デューティのチャージポンプ回路にも発生しうる。

本発明はこうした課題に鑑みてなされたものであり、その目的は、突入電流を抑制したチャージポンプ回路の提供にある。

本発明のある態様は、チャージポンプ回路の制御回路に関する。チャージポンプ回路は、フライングキャパシタと出力キャパシタとを有する。制御回路は、第１入力電圧が印加される第１入力端子とフライングキャパシタの一端の間に設けられた第１スイッチと、フライングキャパシタの他端と固定電圧端子の間に設けられた第２スイッチと、第２入力電圧が印加される第２入力端子とフライングキャパシタの他端の間に設けられた第３スイッチと、フライングキャパシタの一端と出力キャパシタの一端の間に設けられた第４スイッチと、パルス信号のハイ期間に応じた期間、第１、第２スイッチの第１ペア、または第３、第４スイッチの第２ペアのいずれか一方をオンし、そのロー期間に応じた期間、他方のペアをオンするドライバと、第１入力端子から出力キャパシタに至る経路上に設けられ、オン抵抗が切りかえ可能な入力スイッチと、を備える。入力スイッチは、チャージポンプ回路の起動開始から所定のソフトスタート期間、オン抵抗が高い状態にてオンし、その後、オン抵抗を低い状態にてオンする。

この態様によると、フライングキャパシタあるいは出力キャパシタに対する充電経路のインピーダンス、すなわち、充電能力を制限することができ、突入電流を防止できる。

ドライバは、チャージポンプ回路の起動開始から所定のプリチャージ期間の間、第１、第４スイッチをオンして出力キャパシタを充電し、その後、パルス信号にもとづいて、第１、第２ペアを交互にオン、オフさせてもよい。
この場合、入力スイッチおよび第１、第４スイッチをオンすることにより、出力キャパシタが第１入力電圧で充電される。このときの充電経路のインピーダンスは、入力スイッチによって低くなるから、出力キャパシタは緩やかに充電される。通常のスイッチング動作では、出力キャパシタには第１入力電圧と第２入力電圧の和電圧が印加されて突入電流が発生するおそれがあるところ、この態様によれば、第１入力電圧がプリチャージ期間の間だけ印加されるため、突入電流を防止できる。

第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２より高いとき、ドライバは、プリチャージ期間の間、第１、第４スイッチに加えて第３スイッチをオンし、第２スイッチをオフすることにより、フライングキャパシタを第１入力電圧と第２入力電圧の差電圧で充電してもよい。
もし、仮にプリチャージ期間中にフライングキャパシタを第１入力電圧Ｖｉｎ１で充電すると、プリチャージ期間の終了後、通常のスイッチング動作が開始した直後に、出力キャパシタには、Ｖｉｎ１＋Ｖｉｎ２の大電圧が印加されるところ、この態様によれば、通常のスイッチング動作を開始した直後に出力キャパシタには、電圧（Ｖｉｎ１−Ｖｉｎ２）＋Ｖｉｎ２＝Ｖｉｎ１が印加されるため、突入電流を好適に防止できる。

第１入力端子と第２入力端子が共通に接続され、第１入力電圧と第２入力電圧が等しいとき、ドライバは、プリチャージ期間の間、第２スイッチをオフしてもよい。
この場合、フライングキャパシタがプリチャージ期間中に第１入力電圧で充電されず、通常のスイッチング動作を開始した直後に出力キャパシタには、電圧Ｖｉｎ２が印加されるため、突入電流を好適に防止できる。

チャージポンプ回路の出力電圧に応じた帰還電圧が所定の基準電圧と一致するようにデューティ比が調節されるパルス信号を生成するパルス変調器をさらに備えてもよい。プリチャージ期間の終了後、パルス変調器は、基準電圧を時間とともに上昇させ、ドライバはパルス信号にもとづいて第１スイッチから第４スイッチを駆動してもよい。
「デューティ比」とは、パルス信号の周期時間に対するハイ期間の比率をいう。パルス変調を行う場合、起動直後において、出力電圧とその目標値の誤差が大きくなるため、出力キャパシタに対する充電能力が最大となるようにフィードバックがかかる。このような制御系において、基準電圧を緩やかに上昇させるソフトスタートを上述の技術と組み合わせることにより、突入電流をさらに好適に防止できる。

入力スイッチは、第１スイッチと第１入力端子の間に設けられてもよい。
入力スイッチは、第４スイッチとフライングキャパシタの接続点と、第１スイッチの間に設けられてもよい。
この場合、チャージポンプ回路が通常のスイッチング動作を開始した後において、フライングキャパシタに対する充電電流を制御することができる。

入力スイッチは、第４スイッチと出力キャパシタの間に設けられてもよい。入力スイッチは、第１スイッチとフライングキャパシタの接続点と、第４スイッチの間に設けられてもよい。
この場合、チャージポンプ回路が通常のスイッチング動作を開始した後において、出力キャパシタに対する充電電流を制御することができる。

入力スイッチは、並列に接続された複数のＭＯＳＦＥＴを含み、複数のＭＯＳＦＥＴのオン、オフの組み合わせによって、オン抵抗が切りかえられてもよい。

第１、第４スイッチはＭＯＳＦＥＴであり、入力スイッチの複数のＭＯＳＦＥＴそれぞれのボディダイオードは、第１、第４スイッチのボディダイオードと反対向きに設けられてもよい。
この場合、第１入力端子から出力キャパシタに至るリーク電流を遮断できる。

チャージポンプ回路の出力電圧に応じた帰還電圧が所定の基準電圧と一致するようにデューティ比が調節されるパルス信号を生成するパルス変調器をさらに備えてもよい。パルス変調器は、周期が一定でパルス幅が変化するパルス幅変調を行ってもよい。
パルス変調を行う場合、起動直後において、出力電圧とその目標値の誤差が大きくなるため、出力キャパシタに対する充電能力が最大となるようにフィードバックがかかり、突入電流が発生しやすくなる。このような制御系において、入力スイッチを設けることにより、出力キャパシタに対する充電能力を制限できるため、突入電流を好適に防止できる。

本発明の別の態様は、チャージポンプ回路である。このチャージポンプ回路は、フライングキャパシタと、出力キャパシタと、フライングキャパシタおよび出力キャパシタの充放電状態を制御する上述のいずれかの制御回路と、を備える。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、チャージポンプ回路の突入電流を抑制できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係るチャージポンプ回路１２０の構成を示す回路図である。チャージポンプ回路１２０は、第１入力端子１２２に入力された第１入力電圧Ｖｉｎ１、第２入力端子１２３に入力された第２入力電圧Ｖｉｎ２を加算し、出力端子１２４から出力電圧Ｖｏｕｔを出力する。入力電圧Ｖｉｎ１、Ｖｉｎ２として、図示しない電池から出力される電池電圧や、電源回路から供給される電源電圧Ｖｄｄが利用される。本発明は、任意の昇圧率のチャージポンプ回路に適用可能であるが、以下、理解を容易とするため、加算型（昇圧率２倍）のチャージポンプ回路について説明する。

チャージポンプ回路１２０は、制御回路１００、フライングキャパシタＣｆ１、出力キャパシタＣｏ１、帰還抵抗Ｒ１、Ｒ２を備える。図１のチャージポンプ回路は、昇圧率が２倍であるため、ひとつのフライングキャパシタＣｆ１とひとつの出力キャパシタＣｏ１を備えるが、別の昇圧率の場合や、複数の出力電圧を生成する場合、フライングキャパシタや出力キャパシタは複数であってもよい。

制御回路１００は、第１スイッチ群１０、第２スイッチ群１２、パルス変調器２０、ドライバ４０、を備え、ひとつの半導体基板上に集積化された機能回路である。第１入力端子１０２には、第１入力電圧Ｖｉｎ１が印加され、第２入力端子１０３には第２入力電圧Ｖｉｎ２が印加される。キャパシタ端子１０４、キャパシタ端子１０６の間には、フライングキャパシタＣｆ１が接続され、出力端子１０８と接地間には出力キャパシタＣｏ１が接続される。接地端子１１０は接地されており、帰還端子１１２には出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが入力される。帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔを帰還抵抗Ｒ１、帰還抵抗Ｒ２によって分圧された電圧である。

一般に、チャージポンプ回路は、フライングキャパシタを充電する充電期間φ１と、フライングキャパシタに蓄えられた電荷を利用して出力キャパシタの充電する放電期間φ２と、を繰り返すことにより、昇圧された電圧を生成する。

第１スイッチ群１０は、第１入力電圧Ｖｉｎ１を利用してフライングキャパシタＣｆ１を充電する経路に設けられた少なくともひとつのスイッチを含む。第１スイッチ群１０およびフライングキャパシタＣｆ１は、第１入力端子１２２と接地間に直列な経路を形成している。本実施の形態では、第１スイッチ群１０は、第１スイッチＳＷ１、第２スイッチＳＷ２を含んでいる。具体的には、第１スイッチＳＷ１は、第１入力端子１０２とキャパシタ端子１０４の間に設けられ、第２スイッチＳＷ２は、キャパシタ端子１０６と接地端子１１０の間に設けられる。第１スイッチＳＷ１はＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、第２スイッチＳＷ２はＮチャンネルＭＯＳＦＥＴである。

第２スイッチ群１２は、充電期間φ１においてフライングキャパシタＣｆ１に蓄えられた電荷を利用して出力キャパシタＣｏ１を充電する経路に設けられた少なくともひとつのスイッチを含む。本実施の形態では、第２スイッチ群１２は第３スイッチＳＷ３、第４スイッチＳＷ４を含んでおり、具体的には、第３スイッチＳＷ３は第１入力端子１０２とキャパシタ端子１０６の間に設けられており、第４スイッチＳＷ４はキャパシタ端子１０４と出力端子１０８の間に設けられている。第３スイッチＳＷ３、第４スイッチＳＷ４はともにＰチャンネルＭＯＳＦＥＴである。

ドライバ４０は、レベルシフト回路を含んでおり、第１スイッチＳＷ１〜第４スイッチＳＷ４のゲート電圧を切り換えて、オン、オフを制御する。

充電期間φ１において、第１スイッチＳＷ１、第２スイッチＳＷ２がともにオンすると、フライングキャパシタＣｆ１の一端に第１入力電圧Ｖｉｎ１が印加され、他端が接地され、その結果、フライングキャパシタＣｆ１が第１入力電圧Ｖｉｎ１で充電される。フライングキャパシタＣｆ１の両端の電位差をΔＶとする。

放電期間φ２において、第３スイッチＳＷ３、第４スイッチＳＷ４がともにオンすると、キャパシタ端子１０６の電位は、第２入力電圧Ｖｉｎ２と等しくなり、キャパシタ端子１０４の電位は、Ｖｉｎ２＋ΔＶとなる。キャパシタ端子１０４の電位が、第４スイッチＳＷ４を介して出力キャパシタＣｏ１に印加されることにより、出力キャパシタＣｏ１が充電される。

ドライバ４０は、充電期間φ１と放電期間φ２を交互に繰り返し、入力電圧Ｖｉｎを昇圧する。従来のチャージポンプ回路は、デューティ比が５０％のクロック信号のハイレベルとローレベルに、充電期間φ１と放電期間φ２を割り当てていたため、充電期間φ１と放電期間φ２は固定されていた。これに対して、本実施の形態に係るチャージポンプ回路１２０では、充電期間φ１と放電期間φ２をフィードバックによって調節することを特徴としている。

パルス変調器２０は、パルス信号Ｓｐｗｍ３を生成し、ドライバ４０に供給する。ドライバ４０は、パルス信号Ｓｐｗｍ３のハイ期間ＴＨを、充電期間φ１または放電期間φ２のいずれか割り当て、ロー期間ＴＬを他方に割り当て、第１スイッチ群１０と第２スイッチ群１２を交互にオンさせる。

パルス変調器２０には、チャージポンプ回路１２０の出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが入力されている。電圧源２１は、基準電圧Ｖｒｅｆを生成する。パルス変調器２０は、帰還電圧Ｖｆｂが所定の基準電圧Ｖｒｅｆと一致するようにパルス信号Ｓｐｗｍ３のデューティ比を調節する。デューティ比とは、ハイ期間ＴＨに対する周期時間Ｔｐ（＝ＴＨ＋ＴＬ）の比率である。本実施の形態では、パルス変調器２０はパルス幅変調を行う。

ドライバ４０は、第１スイッチ群１０と第２スイッチ群１２とが同時にオンしないように、デッドタイムを設けて、パルス信号Ｓｐｗｍ３のポジティブエッジとネガティブエッジの付近において、第１スイッチ群１０と第２スイッチ群１２が両方オフとなるデッドタイムを設定することが好ましい。デッドタイムの設定方法は、公知の技術を利用すればよい。

パルス変調器２０は、パルス信号Ｓｐｗｍ１のデューティ比を、所定の範囲に制限して調節する。以下、この理由を説明する。

パルス信号Ｓｐｗｍ３のデューティ比が０％の場合、第１スイッチ群１０がオンしないため、第１入力電圧Ｖｉｎ１によるフライングキャパシタＣｆ１の充電が行われない。したがって、出力キャパシタＣｏ１に対する電荷転送が行われず、出力端子１２４に接続される負荷（不図示）に対する電流供給能力（駆動能力）が低い状態（実質的に０）となる。

パルス信号Ｓｐｗｍ３のデューティ比がある範囲で増大していくと、フライングキャパシタＣｆ１に対する充電期間φ１が長くなっていく。それに応じて、充電期間φ１にフライングキャパシタＣｆ１に蓄えられる電荷量が増加し、充電期間φ１直後のフライングキャパシタＣｆ１の電位差ΔＶが大きくなっていく。

上述のように、放電期間φ２において出力キャパシタＣｏ１は、Ｖｉｎ２＋ΔＶの電圧で充電される。したがって、フライングキャパシタＣｆ１の電位差ΔＶが大きくなると、放電期間φ２において出力キャパシタＣｏ１に供給される電荷量が増加する。つまり、パルス信号Ｓｐｗｍ３のデューティ比の増大にともない、負荷に対する電流供給能力が増加していく。

パルス信号Ｓｐｗｍ３のデューティ比を大きくしていくと、フライングキャパシタＣｆ１に対する充電期間φ１は長くなる。ところが、充電期間φ１直後の電位差ΔＶの上限値は、第１入力電圧Ｖｉｎ１である。いま、電位差ΔＶが上限値に達したときのデューティ比をα％と書く。パルス信号Ｓｐｗｍ３のデューティ比がα％を超えて増大していくと、充電期間φ１にフライングキャパシタＣｆ１に供給される電荷量が一定の状態で、放電期間φ２が短くなっていく。その結果、デューティ比の増大にともない、放電期間φ２において出力キャパシタＣｏ１に供給される電荷量が減少していく。つまり、パルス信号Ｓｐｗｍ３のデューティ比がα％を超えて増大するにしたがい、負荷に対する電流供給能力は低下していく。

パルス信号Ｓｐｗｍ３のデューティ比が１００％となると、フライングキャパシタＣｆ１から出力キャパシタＣｏ１に対する電荷転送が行われず、負荷に対する電流供給能力は実質的に０となる。

つまり、チャージポンプ回路１２０の電流供給能力は、デューティ比が０％と１００％で最低となり、ある値α％のときに最大となる。言い換えれば、デューティ比には、チャージポンプ回路の電流供給能力に最大値を与える値が存在する。

したがって、出力電圧Ｖｏｕｔをモニタしておき、出力電圧Ｖｏｕｔが低下するとき、すなわち負荷電流が増加するときに、チャージポンプ回路１２０の電流供給能力を増大させ、反対に出力電圧Ｖｏｕｔが増大するとき、すなわち負荷電流が減少するときに、チャージポンプ回路１２０の電流供給能力を減少させるようにフィードバックを行うことにより、出力電圧Ｖｏｕｔを一定値に保つことができる。

もし、パルス信号Ｓｐｗｍ３のデューティ比がα％を跨いで変化すると、出力電圧Ｖｏｕｔが目標値から離れる方向にフィードバックが係るため、出力電圧Ｖｏｕｔが不安定となる。そこで、本実施の形態に係るチャージポンプ回路１２０は、パルス信号Ｓｐｗｍ３のデューティ比を所定の範囲に制限する。

このように、本実施の形態に係るチャージポンプ回路１２０では、デューティ比の範囲が制限されたパルス信号Ｓｐｗｍ３にもとづいて第１スイッチ群１０、第２スイッチ群１２を制御することにより、出力電圧Ｖｏｕｔを安定化することができる。

従来のチャージポンプ回路は、第１入力電圧Ｖｉｎ１＝１０Ｖ、第２入力電圧Ｖｉｎ２＝３．５Ｖの場合、その和である１３．５Ｖの出力電圧Ｖｏｕｔのみ出力可能であった。したがって、１３．５Ｖ以下の所望の電圧を得たい場合、チャージポンプ回路の前段または後段にリニアレギュレータを設ける必要があり、回路面積が増大していた。これに対して、本実施の形態に係るチャージポンプ回路１２０によれば、レギュレータを設けなくても、出力電圧Ｖｏｕｔを所望の値に安定化することができるため、回路面積を小さくできる。

また、従来のようにレギュレータを設ける場合、入力電圧が供給される入力端子から負荷に至る経路上に、パワートランジスタが挿入されるため、パワートランジスタの電力損失によって、効率が低下していた。これに対して本実施の形態に係るチャージポンプ回路１２０はパワートランジスタが不要となるため、回路の効率を改善できる。

αの値は、フライングキャパシタＣｆ１、出力キャパシタＣｏ１の容量値や、パルス信号Ｓｐｗｍ３の周波数（周期時間Ｔｐ）に依存するが、典型的には５０％である。以下、α＝５０％の場合について説明する。

所定の範囲は、
（１）０％〜βｍａｘ％
（２）γｍｉｎ％〜１００％
のいずれかに設定することができる。以下、それぞれの範囲におけるフィードバック制御について説明する。

（１）第１の制御方法
パルス変調器２０は、帰還電圧Ｖｆｂが低いほどハイ期間ＴＨが長くなるようにパルス信号Ｓｐｗｍ３を変調する。このとき、パルス信号Ｓｐｗｍ３のデューティ比に上限値βｍａｘを設定し、パルス信号Ｓｐｗｍ３のデューティ比が０％から上限値βｍａｘ％の範囲で変化するように変調する。

βｍａｘ≦αに設定することが望ましい。この場合、デューティ比のαを跨いだ変化を防止できるため、出力電圧Ｖｏｕｔを安定化できる。ただし、出力電圧Ｖｏｕｔにリップルが生ずることが許容できる場合、βｍａｘをαより大きく設定してもよい。チャージポンプ回路の効率が最も高くするためには、βｍａｘ＝αとすることが好ましい。α＝５０の場合、βｍａｘは０％〜５０％の間でなるべく大きな値に設定する。

βｍａｘ＝４５％の場合、ハイ期間ＴＨは、Ｔｐ×（０〜０．４５）の範囲で変化し、ロー期間ＴＬは、Ｔｐ×（１〜０．５５）の範囲で変化する。すなわち、ロー期間ＴＬの方が、ハイ期間ＴＨよりも長くなるよう制限される。このときドライバ４０は、パルス信号Ｓｐｗｍ３のハイ期間ＴＨに応じた期間、第１スイッチ群１０をオンし、ロー期間ＴＬに応じた期間、第２スイッチ群１２をオンすることが好ましい。つまり、第２スイッチ群１２がオンする時間が長くなるようにすることが好ましい。この理由を説明する。

いま、出力端子１２４から制御回路１００側の望んだ容量について考察する。充電期間φ１では、第４スイッチＳＷ４がオフするため、出力端子１２４に接続される容量は出力キャパシタＣｏ１のみである。放電期間φ２では、出力キャパシタＣｏ１に加えて、フライングキャパシタＣｆ１が接続される。負荷電流が一定の場合、出力端子１２４に接続される容量が大きい方が、出力電圧Ｖｏｕｔの変動は小さくなる。
したがって、パルス信号Ｓｐｗｍ３のハイ期間ＴＨに応じた時間を、充電期間φ１に割り当てることにより、放電期間φ２の方が充電期間φ１より長くなるため、出力電圧Ｖｏｕｔのリップルを小さくできる。

放電期間φ２が長い方が出力電圧Ｖｏｕｔのリップルを小さくできるという利点があるが、出力キャパシタＣｏ１の容量が大きい場合や、リップルが許容できる場合、ハイ期間ＴＨを放電期間φ２に割り当ててもよい。

図１の制御回路１００は、第１の制御方法を実行する構成を示している。パルス変調器２０は、誤差増幅器２２、オシレータ２４、ＰＷＭ(Pulse Width Modulation)コンパレータ２６、ＡＮＤゲート３０、最小デューティコンパレータ３２、ＰＦＭ（Pulse Frequency Modulation）コントローラ３４、最大デューティコンパレータ２８を備える。

誤差増幅器２２は、帰還電圧Ｖｆｂを反転入力端子に、基準電圧Ｖｒｅｆを非反転入力端子に受け、２つの電圧の誤差を増幅する。誤差増幅器２２の出力を誤差電圧Ｖｅｒｒという。オシレータ２４は、三角波またはのこぎり波の周期電圧Ｖｏｓｃを出力する。ＰＷＭコンパレータ２６は、誤差電圧Ｖｅｒｒを非反転入力端子に、周期電圧Ｖｏｓｃを反転入力端子に受ける。ＰＷＭコンパレータ２６は周期電圧Ｖｏｓｃを誤差電圧Ｖｅｒｒでスライスし、交点でレベルが変化するパルス信号Ｓｐｗｍ１を出力する。パルス信号Ｓｐｗｍ１のパルス幅は、出力電圧Ｖｏｕｔが目標値に近づくように変調されている。

最大デューティコンパレータ２８は、周期電圧Ｖｏｓｃと最大電圧Ｖｍａｘを受ける。最大デューティコンパレータ２８は、周期電圧Ｖｏｓｃを最大電圧Ｖｍａｘでスライスし、所定のデューティ比を有する最大パルス信号Ｓｍａｘを生成する。最大電圧Ｖｍａｘの値は、最大パルス信号Ｓｍａｘのデューティ比が、上述したβの値と一致するように設定される。

ＡＮＤゲート３０は、ＰＦＭコントローラ３４から出力されるパルス信号Ｓｐｗｍ２と、最大パルス信号Ｓｍａｘを受け、２つの信号の論理積を出力する。ＡＮＤゲート３０の出力、すなわちパルス信号Ｓｐｗｍ３のデューティ比は、パルス信号Ｓｐｗｍ１のデューティ比がβｍａｘ％以下のとき、パルス信号Ｓｐｗｍ１のデューティ比と一致し、パルス信号Ｓｐｗｍ１のデューティ比がβｍａｘ％以上のとき、βｍａｘ％となる。なお、パルス信号Ｓｐｗｍ３のデューティ比を制限するために、別の回路構成を利用してもよく、その形式は限定されない。

パルス変調器２０は、パルス信号Ｓｐｗｍ１のデューティ比を、所定の下限値βｍｉｎと比較し、パルス信号Ｓｐｗｍ１のデューティ比が下限値βｍｉｎより小さいとき、パルス信号Ｓｐｗｍ１のレベルを固定し、第１スイッチ群１０、第２スイッチ群１２のスイッチングを停止させる。つまりパルス変調器２０からはパルスが出力されなくなる。このために、最小デューティコンパレータ３２、ＰＦＭコントローラ３４が設けられている。

パルス変調器２０は、パルス信号Ｓｐｗｍ３のデューティ比が下限値βｍｉｎより小さいとき、第２スイッチ群１２がオンするように、パルス信号Ｓｐｗｍ３のレベルを固定することが望ましい。理由は後述する。

最小デューティコンパレータ３２は、周期電圧Ｖｏｓｃと最小電圧Ｖｍｉｎを受ける。最小デューティコンパレータ３２は、周期電圧Ｖｏｓｃを最小電圧Ｖｍｉｎでスライスし、所定のデューティ比を有する最小パルス信号Ｓｍｉｎを生成する。最小電圧Ｖｍｉｎの値は、最小パルス信号Ｓｍｉｎのデューティ比が２０％程度となるよう設定する。

ＰＦＭコントローラ３４は、パルス信号Ｓｐｗｍ１と最小パルス信号Ｓｍｉｎを受け、２つの信号のデューティ比を比較する。そして、パルス信号Ｓｐｗｍ１のデューティ比が最小パルス信号Ｓｍｉｎのデューティ比より小さくなると、パルス信号Ｓｐｗｍ２のデューティ比をローレベルに固定する。パルス信号Ｓｐｗｍ１のデューティ比が最小パルス信号Ｓｍｉｎのデューティ比より大きい場合、パルス信号Ｓｐｗｍ２はパルス信号Ｓｐｗｍ１と等しくなる。

なお、ＡＮＤゲート３０とＰＦＭコントローラ３４の順序は逆としてもよい。

以上のように構成されたチャージポンプ回路１２０の動作を説明する。図２は、図１のチャージポンプ回路１２０の信号波形図である。本明細書に示される波形図は、説明を簡潔にするため、あるいは理解を容易とするために、縦軸および横軸が適宜拡大、縮小されている。

負荷電流が増大するにしたがい、出力キャパシタＣｏ１から負荷に対して電荷が多く供給されるため、出力電圧Ｖｏｕｔが低下し、誤差電圧Ｖｅｒｒが上昇していく。出力電圧Ｖｏｕｔが低いほど、パルス信号Ｓｐｗｍ１のデューティ比は増加していく。ただし、パルス信号Ｓｐｗｍ３のデューティ比は、最大パルス信号Ｓｍａｘのデューティ比βｍａｘ以下に制限される。また、パルス信号Ｓｐｗｍ１のデューティ比が最小パルス信号Ｓｍｉｎのデューティ比βｍｉｎより小さくなると、パルス信号Ｓｐｗｍ３がローレベルに固定され、パルスがカットされる。

図３（ａ）、（ｂ）はそれぞれ、通常の負荷時および軽負荷時におけるチャージポンプ回路１２０の動作波形図である。
図３(a)に示すように、負荷電流がある程度大きく一定値の場合、フィードバックによってパルス信号Ｓｐｗｍ１のデューティ比が調節される。第１スイッチ群１０は、パルス信号Ｓｐｗｍ３がハイレベルとなる充電期間φ１にオンとなり、第２スイッチ群１２は、パルス信号Ｓｐｗｍ１がローレベルとなる放電期間φ２にオンとなる。充電期間φ１においては、出力キャパシタＣｏ１から負荷電流が流れ出るため、出力電圧Ｖｏｕｔは低下する。放電期間φ２においては、出力キャパシタＣｏ１がフライングキャパシタＣｆ１を用いて充電されるため、出力電圧Ｖｏｕｔが上昇する。充電期間φ１と放電期間φ２を繰り返すことにより、出力電圧Ｖｏｕｔはわずかに変動しながら目標値付近に安定化される。

図３（ｂ）は、軽負荷時の動作を示す。軽負荷状態では、パルス信号Ｓｐｗｍ１のデューティ比が最小デューティ比βｍｉｎより小さくなる。その結果、第１スイッチ群１０、第２スイッチ群１２のスイッチングが停止するため、出力キャパシタＣｏ１の充電動作が停止する。この間、出力キャパシタＣｏ１は、小さな負荷電流によって放電されるため、出力電圧Ｖｏｕｔは緩やかに低下していく。出力電圧Ｖｏｕｔの低下にともなって、誤差電圧Ｖｅｒｒが上昇していき、時刻ｔ１にパルス信号Ｓｐｗｍ１のデューティ比が最小デューティ比βｍｉｎを超えると、パルス信号Ｓｐｗｍ３がハイレベルとなり、充電期間φ１となる。その直後の放電期間φ２において、出力キャパシタＣｏ１が充電され、出力電圧Ｖｏｕｔが上昇する。出力電圧Ｖｏｕｔが上昇すると、再び誤差電圧Ｖｅｒｒが低下し、デューティ比が最小デューティ比βｍｉｎより小さくなり、スイッチングが停止する。

このように、本実施の形態に係るチャージポンプ回路１２０では、パルス信号Ｓｐｗｍ３のデューティ比をモニタし、下限値βｍｉｎより小さなパルスをカットすることにより、軽負荷状態において、間欠モードで動作させることができる。第１スイッチ群１０、第２スイッチ群１２のオン、オフを切り換えるためには、各トランジスタのゲート容量を充放電するための駆動電流が必要であるが、間欠モードで動作させることにより、駆動電流が低減されるため、チャージポンプ回路１２０の消費電流を低減することができる。

さらに、軽負荷時において、パルス信号Ｓｐｗｍ３はローレベルに固定する場合、第２スイッチ群１２がオンとなる状態で回路が停止する。したがって、出力端子１２４には、フライングキャパシタＣｆ１と出力キャパシタＣｏ１の合成容量が接続されるため、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
ただし、本発明はこれに限定されず、軽負荷時にパルス信号Ｓｐｗｍ３をハイレベルに固定してもよい。

なお、図３（ｂ）に示される出力電圧Ｖｏｕｔのリップルは図３（ａ）のそれより大きいが、実際には同程度かそれより小さい。なぜなら、負荷電流が小さい軽負荷時、出力キャパシタＣｏ１から放電量は小さく、出力電圧Ｖｏｕｔの低下量も小さいからである。

以上が、本実施の形態に係るチャージポンプ回路１２０の動作である。なお、チャージポンプ回路１２０のパルス変調技術は、スイッチングレギュレータのパルス変調技術とは思想が異なっている点に注目すべきである。すなわち、昇圧型のスイッチングレギュレータにおいてパルス幅変調を行う場合、生成されるパルス信号のデューティ比Ｄｓｒは、
Ｄｓｒ＝１−Ｖｉｎ／Ｖｏｕｔ
で与えられる。すなわち、パルス信号のデューティ比が入力電圧Ｖｉｎと出力電圧の目標値Ｖｏｕｔに応じて調節される。

これに対して、本実施の形態に係るチャージポンプ回路１２０のパルス変調では、パルス信号Ｓｐｗｍ３のデューティ比は、負荷電流に応じて決定される点でスイッチングレギュレータのパルス変調とは異なっている。

また、スイッチングレギュレータでは、デューティ比を増加させるほど、出力電圧Ｖｏｕｔが増大する方向にフィードバックがかかるが、チャージポンプ回路では、デューティ比がある境界値を跨ぐと、フィードバックの方向が反転する。このため、本実施の形態に係るチャージポンプ回路１２０では、パルス信号Ｓｐｗｍ３のデューティ比の範囲に制限を設けている。

（２）第２の制御方法
第１の制御方法では、帰還電圧Ｖｆｂが低いほどハイ期間ＴＨが長くなるようにパルス信号を変調した。これに対して、第２の制御方法では、帰還電圧Ｖｆｂが低いほどロー期間ＴＬが長くなるようにパルス信号Ｓｐｗｍ３を変調する。さらに、パルス信号Ｓｐｗｍ３のデューティ比に下限値γｍｉｎを設定し、パルス信号Ｓｐｗｍ３のデューティ比が下限値γｍｉｎ％から１００％の範囲で変化するように変調する。

このとき、γｍｉｎ≧αに設定することが望ましい。この場合、αを跨いだ変化を防止できるため、出力電圧Ｖｏｕｔを安定化できる。ただし、出力電圧Ｖｏｕｔにリップルが生ずることが許容できる場合、γｍｉｎをαより小さくしてもよい。

チャージポンプ回路の効率が最も高くするためには、γｍｉｎ＝αとすることが好ましい。α＝５０の場合、γｍｉｎは５０％〜１００％の間でなるべく小さな値に設定する。

γｍｉｎ＝５５％の場合、ハイ期間ＴＨは、Ｔｐ×（０．５５〜１）の範囲で変化し、ロー期間ＴＬは、Ｔｐ×（０．４５〜０）の範囲で変化する。すなわち、ハイ期間ＴＨの方が、ロー期間ＴＬよりも長くなるように制限される。このときドライバ４０は、パルス信号Ｓｐｗｍ３のロー期間ＴＬに応じた期間、第１スイッチ群１０をオンし、ハイ期間ＴＨに応じた期間、第２スイッチ群１２をオンすることが好ましい。つまり、第２スイッチ群１２がオンする時間が長くなるようにすることが好ましい。これにより出力電圧Ｖｏｕｔのリップルを小さくできる。

第２の制御方法を実現するためには、図１の制御回路１００を変形すればよい。たとえば、誤差増幅器２２の反転入力端子に基準電圧Ｖｒｅｆを、非反転入力端子に帰還電圧Ｖｆｂを入力してもよい。この場合、負荷電流が小さいほど、すなわち出力電圧Ｖｏｕｔが大きいほど、誤差電圧Ｖｅｒｒは大きくなり、パルス信号Ｓｐｗｍ１のディーティ比は１００％に近づく。その結果、負荷に対する電流供給能力が減少し、適切なフィードバックをかけることができる。負荷電流が増加すると、デューティ比がαに近づいていき、電流供給能力が増加する。

この場合、最大デューティコンパレータ２８によって、デューティ比がγｍｉｎとなるパルス信号を生成し、パルス信号Ｓｐｗｍ３のデューティ比がγｍｉｎ以上となるように制限をかければよい。

第２の制御方法で、軽負荷時に間欠モードを実現するために、パルス信号Ｓｐｗｍ３のデューティ比に上限値γｍａｘを設定し、パルス信号Ｓｐｗｍ３のデューティ比が上限値γｍａｘより大きいとき、パルス信号Ｓｐｗｍ３のレベルを固定する。この場合、最小デューティコンパレータ３２によってデューティ比がγｍａｘのパルス信号を生成すればよい。

第２の制御方式においても、第１の制御方式と同様の効果を得ることが可能である。

次に、上述したチャージポンプ回路１２０の一部、またはすべての特徴を具備するチャージポンプ回路において、その起動時に出力キャパシタに対して流れ込む突入電流を防止する技術について説明する。

（第１の技術）
ドライバ４０は、チャージポンプ回路１２０の起動開始から所定のプリチャージ期間の間、上述の充電期間φ１と、放電期間φ２のスイッチング動作を行わず、その代わりに、第１スイッチＳＷ１、第４スイッチＳＷ４をオンとして、出力キャパシタＣｏ１を充電する。

その後、プリチャージ期間が終了すると、充電期間φ１と放電期間φ２を交互に切りかえ、第１ペア（第１スイッチＳＷ１、第２スイッチＳＷ２）および第２ペア（第３スイッチＳＷ３、第４スイッチＳＷ４）を交互にオン、オフさせる。

プリチャージ期間を設けることにより、以下の効果が得られる。
もしプリチャージ期間を設けずに、スイッチング動作を開始すると、充電期間φ１にフライングキャパシタＣｆ１がΔＶに充電され、その後、出力キャパシタＣｏ１にΔＶ＋Ｖｉｎ２が印加される。起動直後は、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆの誤差が大きいため、フライングキャパシタＣｆ１の充電時間は最長となるから、ΔＶ≒Ｖｉｎ１となる可能性がある。そうすると、続く放電期間φ２に、出力キャパシタＣｏ１には電荷量が０の状態でＶｉｎ１＋Ｖｉｎ２に近い大電圧が印加され、出力キャパシタＣｏ１に突入電流が流れるおそれがある。また第４スイッチＳＷ４がオンした直後、第４スイッチＳＷ４の一端（フライングキャパシタＣｆ１側）にＶｉｎ１＋Ｖｉｎ２が、他端（出力キャパシタ側）に０Ｖが印加されるため、第４スイッチＳＷ４の耐圧を超えるおそれもある。こうした状況は、回路素子の信頼性に影響を及ぼすおそれがある。

これに対して、プリチャージ期間を設け、第１スイッチＳＷ１、第４スイッチＳＷ４をオンすることにより、出力キャパシタＣｏ１には、起動直後に第１入力電圧Ｖｉｎ１が入力される。したがって、出力キャパシタＣｏ１にＶｉｎ１＋Ｖｉｎ２が印加される状況に比べて突入電流の発生を抑制できる。

プリチャージ期間では、第１スイッチＳＷ１、第４スイッチＳＷ４の両端には、第１入力電圧Ｖｉｎ１が印加される。それぞれのオン抵抗が同程度であれば、第４スイッチＳＷ４の両端には、Ｖｉｎ１／２の電圧が印加される。したがって、Ｖｉｎ１＋Ｖｉｎ２が印加される状況に比べて、素子の信頼性を高めることができる。

（第２の技術）
また、プリチャージ期間において、第２スイッチＳＷ２、第３スイッチＳＷ３を以下の状態とすることが望ましい。

２−１． 第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２より高い場合
この場合、ドライバ４０は、プリチャージ期間の間、第１スイッチＳＷ１、第４スイッチＳＷ４に加えて第３スイッチＳＷ３をオンし、第２スイッチＳＷ２をオフする。この状態では、フライングキャパシタＣｆ１は、第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２の差電圧（Ｖｉｎ１−Ｖｉｎ２）で充電される。つまり、ΔＶ＝（Ｖｉｎ１−Ｖｉｎ２）となる。

プリチャージ期間が終了してスイッチング動作が開始され、放電期間φ２において第３スイッチＳＷ３、第４スイッチＳＷ４がオンとなると、出力キャパシタＣｏ１には、
Ｖｉｎ２＋ΔＶ＝Ｖｉｎ２＋（Ｖｉｎ１−Ｖｉｎ２）＝Ｖｉｎ１
の電圧が印加される。つまり、プリチャージ期間からスイッチング動作に移行する際に、出力キャパシタＣｏ１に大電圧が印加されるのを防止できる。

もし、プリチャージ期間に第３スイッチＳＷ３をオフ、第２スイッチＳＷ２をオンして、フライングキャパシタＣｆ１を第１入力電圧Ｖｉｎ１で充電した場合、ΔＶ＝Ｖｉｎ１となる。したがってスイッチング動作開始後の放電期間φ２において、出力キャパシタＣｏ１には、
Ｖｉｎ２＋ΔＶ＝Ｖｉｎ２＋Ｖｉｎ１
の大電圧が印加されてしまうため好ましくない。

２−２． 第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２と等しい場合
この場合、ドライバ４０は、プリチャージ期間の間、第２スイッチＳＷ２をオフする。第３スイッチＳＷ３はオンでもオフでもよい。第２スイッチＳＷ２をオフしておくことにより、フライングキャパシタＣｆ１が第１入力電圧Ｖｉｎ１で充電されないため、スイッチング動作開始直後に、出力キャパシタＣｏ１に大電圧が印加されるのを防止できる。

（第３の技術）
第１、第２の技術と組み合わせて、パルス変調器２０は、プリチャージ期間の終了後に、基準電圧Ｖｒｅｆを目時間とともに上昇させるソフトスタートを実行することが好ましい。

第１、第２の技術を組み合わせて、チャージポンプ回路１２０を起動させた場合の動作について説明する。図４は、図１のチャージポンプ回路１２０の起動時の動作状態を示すタイムチャートである。

時刻ｔ０に、チャージポンプ回路１２０の起動開始を指示するシーケンス開始信号（以下、ＳＥＱ＿ＩＮ信号）がハイレベルとなる。ドライバ４０は、ＳＥＱ＿ＩＮ信号がハイレベルとなると、プリチャージ期間τｐｃの間、第１スイッチＳＷ１、第４スイッチＳＷ４をオンとし、出力キャパシタＣｏ１を第１入力電圧Ｖｉｎ１で充電する。その結果、出力電圧Ｖｏｕｔが時間とともに増加する。

プリチャージ期間τｐｃ経過後の時刻ｔ１に、ソフトスタート動作に切り替わる。ソフトスタート動作中、ドライバ４０はパルス信号Ｓｐｗｍ３にもとづいて、充電期間φ１と放電期間φ２を交互にスイッチングする。ソフトスタート動作中、電圧源２１は基準電圧Ｖｒｅｆを時間とともに緩やかに上昇させる。出力電圧Ｖｏｕｔは、フィードバックによって基準電圧Ｖｒｅｆに追従して上昇する。

その後、時刻ｔ３に基準電圧Ｖｒｅｆが目標値に達すると、出力電圧Ｖｏｕｔは安定する。

このように、図１のチャージポンプ回路１２０によれば、突入電流を抑制しながら、出力電圧Ｖｏｕｔを上昇させることができる。

（第４の技術）
第４の技術は、上述の第１から第３の技術の少なくともひとつと組み合わせて、あるいは単独で用いることにより、突入電流を効果的に抑制する技術に関する。
図５は、変形例に係るチャージポンプ回路１２０ａの構成を示す回路図である。図５のチャージポンプ回路１２０ａは、図１のチャージポンプ回路１２０に加えてさらに、入力スイッチ１４を備える。ドライバ４０は、第１スイッチＳＷ１〜第４スイッチＳＷ４に加えて、入力スイッチ１４の状態を制御する。

入力スイッチ１４は、第１入力端子１０２から出力端子１０８を経て出力キャパシタＣｏ１に至る経路上に設けられ、オン抵抗が切りかえ可能に構成される。図５では、入力スイッチ１４は第１スイッチＳＷ１と第１入力端子１０２の間に設けられる。

ドライバ４０は、チャージポンプ回路１２０ａの起動開始から所定のソフトスタート期間τｓｓの間、入力スイッチ１４をオン抵抗が高い状態にてオンし、その後、入力スイッチ１４のオン抵抗を低い状態に切りかえる。ソフトスタート期間τｓｓはプリチャージ期間τｐｃと一致してもよいし、それより長く、あるいは短くてもよい。以下では、τｓｓ＞τｐｃとして説明をする。

入力スイッチ１４は、並列に接続されたＰチャンネルＭＯＳＦＥＴの第５スイッチＳＷ５と、ＰチャンネルＭＯＳＦＥＴの第６スイッチＳＷ６を含む。第５スイッチＳＷ５のオン抵抗は高く設計し、第６スイッチＳＷ６のオン抵抗は、通常のスイッチング動作時に損失とならないように十分に小さく設計する。

ドライバ４０は、ソフトスタート期間τｓｓの間、第５スイッチＳＷ５のみをオンする。そして、ソフトスタート期間τｓｓの経過後に、第５スイッチＳＷ５に加えて、またはこれに替えて、第６スイッチＳＷ６をオンする。

入力スイッチ１４を設けることにより、以下の効果を得ることができる。
図１の制御回路１００では、プリチャージ期間τｓｓに、第１スイッチＳＷ１、第４スイッチＳＷ４をオン状態とした。したがって、仮に第１スイッチＳＷ１、第４スイッチＳＷ４のオン抵抗が非常に小さい場合や、第１入力電圧Ｖｉｎ１が非常に高い場合、出力キャパシタＣｏ１に突入電流が流れ込むおそれがある。そこでこのような場合には、入力スイッチ１４を設けて、プリチャージ期間τｐｃにおいて第１入力端子１０２から出力端子１０８に至る経路の抵抗値を高く設定することにより、突入電流を好適に防止することができる。

また、τｓｓ＞τｐｃの場合、ソフトスタート動作に移行した後も、入力スイッチ１４のオン抵抗は高く設定される。したがって、出力電圧Ｖｏｕｔが低い状態でスイッチング動作が開始しても、突入電流が流れるのを好適に防止できる。その後、ソフトスタート期間τｓｓ経過後に入力スイッチ１４のオン抵抗が低く設定され、低損失にてスイッチング動作が行われる。

図６は、図５の制御回路１００ａの構成例を示す回路図である。図６の制御回路１００ａは、電圧源２１、ドライバ４０の構成のみを詳細に示している。電圧源２１は、カウンタ２１ａ、電圧源２１ｂを含む。カウンタ２１ａは、ＳＥＱ＿ＩＮ信号およびクロックＣＫを受け、ＳＥＱ＿ＩＮ信号がハイレベルになると、クロックＣＫを利用してカウント動作を開始し、プリチャージ期間τｐｃ、ソフトスタート期間τｓｓの測定を行う。

カウンタ２１ａは、起動開始からプリチャージ期間τｐｃ経過後に、チャージ信号（以下、ＣＨＧ信号）をハイレベルからローレベルに切りかえる。また、起動開始からソフトスタート期間τｓｓ経過後の時刻に、ソフトスタート終了信号（以下、ＳＳＥＮＤ信号）をハイレベルからローレベルに切りかえる。

ドライバ４０は、制御部４２、第１ドライバＤＲＶ１〜第４ドライバＤＲＶ４を含む。
制御部４２は、ＳＳＥＮＤ信号がハイレベルの期間（ソフトスタート期間τｓｓ）、第５スイッチＳＷ５をオン、第６スイッチＳＷ６をオフする。また、ＳＳＥＮＤ信号がローレベルの期間、第５スイッチＳＷ５、第６スイッチＳＷ６を両方オンする。

第１ドライバＤＲＶ１〜第４ドライバＤＲＶ４は、パルス信号Ｓｐｗｍ３およびＣＨＧ信号を受け、それぞれ第１スイッチＳＷ１〜第４スイッチＳＷ４を駆動する。具体的には、第１ドライバＤＲＶ１、第３ドライバＤＲＶ３、第４ドライバＤＲＶ４は、ＣＨＧ信号がハイレベルのとき、それぞれ第１スイッチＳＷ１、第３スイッチＳＷ３、第４スイッチＳＷ４をオンする。第２ドライバＤＲＶ２は、ＣＨＧ信号がハイレベルのとき、第２スイッチＳＷ２をオフする。

第１ドライバＤＲＶ１〜第４ドライバＤＲＶ４は、ＣＨＧ信号がローレベルのとき、パルス信号Ｓｐｗｍ３にもとづいて、第１スイッチＳＷ１〜第４スイッチＳＷ４をスイッチングさせる。すなわち、第１ドライバＤＲＶ１、第２ドライバＤＲＶ２はそれぞれ、第１スイッチＳＷ１、第２スイッチＳＷ２を、パルス信号Ｓｐｗｍ３がローレベルのときオンし、ハイレベルのときオフする。反対に、第３ドライバＤＲＶ３、第４ドライバＤＲＶ４はそれぞれ、第３スイッチＳＷ３、第４スイッチＳＷ４を、パルス信号Ｓｐｗｍ３がハイレベルのときオンし、ローレベルのときオフする。

第１スイッチＳＷ１、第４スイッチＳＷ４のボディダイオードＤ１、Ｄ４は、いずれもカソードが出力端子１０８側に、アノードが第１入力端子１０２側となる向きで接続される。したがって、図１の回路では、第１スイッチＳＷ１、第４スイッチＳＷ４がオフのときでも、第１入力端子１０２から出力端子１０８に対して電流経路が存在してしまう。つまり、第１入力電圧Ｖｉｎ１が遮断できない場合、リーク電流が発生して電力損失となる。図６では、第５スイッチＳＷ５、第６スイッチＳＷ６はいずれもＰチャンネルＭＯＳＦＥＴであり、それぞれのボディダイオードＤ５、Ｄ６は、ボディダイオードＤ１、Ｄ４と反対向きとなっている。したがって、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ６をオフすれば、第１入力端子１０２から出力端子１０８への電流経路を完全に遮断できる。

図７は、図６の制御回路１００ａの動作状態を示すタイムチャートである。時刻ｔ０にＳＥＱ＿ＩＮ信号がハイレベルとなるとチャージポンプ回路１２０の起動開始が指示される。時刻ｔ０からプリチャージ期間τｐｃの間、ＣＨＧ信号がハイレベルであり、第１スイッチＳＷ１、第３スイッチＳＷ３、第４スイッチＳＷ４がオンする。また、第５スイッチＳＷ５がオン、第６スイッチＳＷ６がオフとなる。その結果、第１入力電圧Ｖｉｎ１が第５スイッチＳＷ５、第１スイッチＳＷ１、第４スイッチＳＷ４を介して出力キャパシタＣｏ１に印加され、出力電圧Ｖｏｕｔが上昇する。

時刻ｔ１にＣＨＧ信号がローレベルになると、第１スイッチＳＷ１〜第４スイッチＳＷ４がスイッチング動作を開始する。時刻ｔ１以降、基準電圧Ｖｒｅｆが緩やかに上昇していき、ソフトスタート動作が行われる。このとき、第５スイッチＳＷ５のみがオン、第６スイッチＳＷ６はオフである。つまり、時刻ｔ１〜ｔ２の期間、基準電圧Ｖｒｅｆを緩やかに上昇させるソフトスタート動作を行い、さらに入力スイッチ１４のオン抵抗を高く設定して、第１入力端子１０２からのフライングキャパシタＣｆ１に対する充電能力を制限することにより、出力電圧Ｖｏｕｔを緩やかに立ち上げる。

時刻ｔ２にＳＳＥＮＤ信号がローレベルとなると、第６スイッチＳＷ６がオン状態となり、第１入力端子１０２からの電流供給能力が最大となり、負荷を駆動可能な状態となる。その後、時刻ｔ３にＳＥＱ＿ＩＮ信号がローレベルとなると、少なくとも第１スイッチＳＷ１、第４スイッチＳＷ４をオフする。

このように、図５、図６の制御回路１００ａによれば、スイッチング素子（ＳＷ１〜ＳＷ４）とは別に、第１入力端子１０２から出力端子１０８を経て出力キャパシタＣｏ１に至る経路上に、オン抵抗が調節可能なスイッチを設け、起動シーケンスに応じてオン抵抗を切りかえることにより、出力キャパシタＣｏ１やフライングキャパシタＣｆ１に対する充電能力を制限することができ、突入電流を防止できる。

具体的には、入力スイッチ１４を設ける第４の技術によれば、以下の効果が得られる。

（効果１） 第４の技術を、第１の技術と組み合わせた場合
チャージポンプ回路１２０aの起動開始直後のプリチャージ期間τｐｃに、第１スイッチＳＷ１、第４スイッチＳＷ４をオンさせる場合、入力スイッチ１４のオン抵抗を高く設定することにより、第１入力端子１０２から、入力スイッチ１４、第１スイッチＳＷ１、第４スイッチＳＷ４を介して出力キャパシタＣｏ１に至る充電経路のインピーダンスを高くすることができ、出力キャパシタＣｏ１に突入電流が流れるのを防止できる。

（効果２） 第４の技術を、第１の技術と組み合わせた場合、あるいは単独で用いた場合
また、第１スイッチＳＷ１、第４スイッチＳＷ４をオンするプリチャージを行わずに、あるいはプリチャージを行った後に、第１スイッチＳＷ１〜第４スイッチＳＷ４をスイッチング動作させる場合に、入力スイッチ１４のオン抵抗を高く設定することにより、第１入力端子１０２から、入力スイッチ１４、第１スイッチＳＷ１を介してフライングキャパシタＣｆ１に至る充電経路のインピーダンスを高くすることができ、フライングキャパシタＣｆ１に対する充電電流を制限することができる。その結果、充電期間φ１において、フライングキャパシタＣｆ１に蓄えられる電荷量を制限できるため、出力電圧Ｖｏｕｔを緩やかに立ち上げることができる。

（効果３） 第４の技術を第３の技術と組み合わせて、入力スイッチ１４のオン抵抗の制御と併せて、パルス変調器２０において基準電圧Ｖｒｅｆを緩やかに上昇させるソフトスタートを実行すると、出力電圧Ｖｏｕｔを緩やかに上昇させる上で効果的である。

以上、実施の形態にかかるチャージポンプ回路１２０について説明した。上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

図５、図６では、入力スイッチ１４を第１スイッチＳＷ１と第１入力端子１０２の間に設ける場合を説明したが、本発明はこれに限定されない。
入力スイッチ１４は、第１入力端子１０２から出力端子１０８に至る経路上に設けられればよいから、以下の変形例が可能である。
変形例１． 入力スイッチ１４は、第４スイッチＳＷ４とフライングキャパシタＣｆ１の接続点Ｎ１と、第１スイッチＳＷ１の間に設けられてもよい。
変形例２． 入力スイッチ１４は、第４スイッチＳＷ４と出力キャパシタＣｏ１の間に設けられてもよい。
変形例３． 入力スイッチ１４は、第１スイッチＳＷ１とフライングキャパシタＣｆ１の接続点Ｎ１と、第４スイッチＳＷ４の間に設けられてもよい。

変形例１の場合、図５や図６の場合と同様に、チャージポンプ回路１２０ａが通常のスイッチング動作を開始した後において、フライングキャパシタＣｆ１に対する充電電流を制御することができる。

変形例２、３の場合、チャージポンプ回路１２０ａが通常のスイッチング動作を開始した後において、出力キャパシタＣｏ１に対する充電電流を制御することができる。

チャージポンプ回路の構成は図１、図５、図６のトポロジーに限定されない。たとえば、トランジスタのスイッチに代えてダイオードを用いてもよい。また、実施の形態では、２つの入力電圧を加算する加算型チャージポンプ回路について説明したが、昇圧率２倍のチャージポンプ回路であってもよい。第１入力端子１０２と第２入力端子１０３を共通に接続すればよい。

また、昇圧率が１．５倍、あるいは４倍、さらに別のチャージポンプ回路であってもよく、あるいは複数の昇圧率が切り換え可能なチャージポンプ回路であってもよい。さらに、負電圧を生成するための電圧反転型のチャージポンプ回路にも本発明は適用可能である。

実施の形態では、第１スイッチＳＷ１〜第４スイッチＳＷ４および入力スイッチ１４が制御回路１００に内蔵される場合を説明したが、ディスクリート素子を用いて、制御回路１００の外部に設けてもよい。

実施の形態では、パルス変調器２０が三角波やのこぎり波をスライスしてパルス信号を生成するパルス幅変調を行う場合を説明したが、変調方法はこれに限定されない。たとえば、パルス周波数変調やパルス密度変調を行ってもよい。すなわち、出力電圧Ｖｏｕｔが目標電圧に近づくようにパルス信号のデューティ比を調節し、かつデューティ比を所定の範囲に制限すればよい。

各信号の論理レベルは実施の形態のそれに限定されず、適宜反転することができる。

実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。

本発明の実施の形態に係るチャージポンプ回路の構成を示す回路図である。 図１のチャージポンプ回路の信号波形図である。 図３（ａ）、（ｂ）はそれぞれ、通常の負荷時および軽負荷時における図１のチャージポンプ回路の動作波形図である。 図１のチャージポンプ回路の起動時の動作状態を示すタイムチャートである。 変形例に係るチャージポンプ回路の構成を示す回路図である。 図５の制御回路の構成例を示す回路図である。 図６の制御回路の動作状態を示すタイムチャートである。

符号の説明

１００…制御回路、１０２…第１入力端子、１０３…第２入力端子、１０４…キャパシタ端子、１０６…キャパシタ端子、１０８…出力端子、１１０…接地端子、１１２…帰還端子、１２０…チャージポンプ回路、１２２…第１入力端子、１２３…第２入力端子、１２４…出力端子、Ｃｆ１…フライングキャパシタ、Ｃｏ１…出力キャパシタ、Ｒ１…帰還抵抗、Ｒ２…帰還抵抗、１０…第１スイッチ群、１２…第２スイッチ群、１４…入力スイッチ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、ＳＷ５…第５スイッチ、ＳＷ６…第６スイッチ、２０…パルス変調器、２１…電圧源、２１ａ…カウンタ、２１ｂ…電圧源、２２…誤差増幅器、２４…オシレータ、２６…ＰＷＭコンパレータ、２８…最大デューティコンパレータ、３０…ＡＮＤゲート、３２…最小デューティコンパレータ、３４…ＰＦＭコントローラ、４０…ドライバ、Ｖｉｎ１…第１入力電圧、Ｖｉｎ２…第２入力電圧、Ｖｏｕｔ…出力電圧。

Claims (14)

1. フライングキャパシタと出力キャパシタとを有するチャージポンプ回路の制御回路であって、
   第１入力電圧が印加される第１入力端子と前記フライングキャパシタの一端の間に設けられた第１スイッチと、
   前記フライングキャパシタの他端と固定電圧端子の間に設けられた第２スイッチと、
   第２入力電圧が印加される第２入力端子と前記フライングキャパシタの前記他端の間に設けられた第３スイッチと、
   前記フライングキャパシタの前記一端と前記出力キャパシタの一端の間に設けられた第４スイッチと、
   パルス信号のハイ期間に応じた期間、前記第１、第２スイッチの第１ペア、または前記第３、第４スイッチの第２ペアのいずれか一方をオンし、そのロー期間に応じた期間、他方のペアをオンするドライバと、
   前記第１入力端子から前記出力キャパシタに至る経路上に設けられ、オン抵抗が切りかえ可能な入力スイッチと、
   を備え、
   前記入力スイッチは、前記チャージポンプ回路の起動開始から所定のソフトスタート期間、オン抵抗が高い状態にてオンし、その後、オン抵抗を低い状態にてオンすることを特徴とする制御回路。
2. 前記ドライバは、前記チャージポンプ回路の起動開始から所定のプリチャージ期間の間、前記第１、第４スイッチをオンして前記出力キャパシタを充電し、その後、前記パルス信号にもとづいて、前記第１、第２ペアを交互にオン、オフさせることを特徴とする請求項１に記載の制御回路。
3. 前記第１入力電圧が前記第２入力電圧より高いとき、
   前記ドライバは、前記プリチャージ期間の間、前記第１、第４スイッチに加えて前記第３スイッチをオンし、前記第２スイッチをオフすることにより、前記フライングキャパシタを前記第１入力電圧と前記第２入力電圧の差電圧で充電することを特徴とする請求項２に記載の制御回路。
4. 前記第１入力端子と前記第２入力端子が共通に接続され、前記第１入力電圧と前記第２入力電圧が等しいとき、
   前記ドライバは、前記プリチャージ期間の間、前記第２スイッチをオフすることを特徴とする請求項２に記載の制御回路。
5. 前記チャージポンプ回路の出力電圧に応じた帰還電圧が所定の基準電圧と一致するようにデューティ比が調節される前記パルス信号を生成するパルス変調器をさらに備え、
   前記プリチャージ期間の終了後、前記パルス変調器は、前記基準電圧を時間とともに上昇させ、前記ドライバは前記パルス信号にもとづいて前記第１スイッチから前記第４スイッチを駆動することを特徴とする請求項２から４のいずれかに記載の制御回路。
6. 前記入力スイッチは、前記第１スイッチと前記第１入力端子の間に設けられることを特徴とする請求項１に記載の制御回路。
7. 前記入力スイッチは、前記第４スイッチと前記フライングキャパシタの接続点と、前記第１スイッチの間に設けられることを特徴とする請求項１に記載の制御回路。
8. 前記入力スイッチは、前記第４スイッチと前記出力キャパシタの間に設けられることを特徴とする請求項１に記載の制御回路。
9. 前記入力スイッチは、前記第１スイッチと前記フライングキャパシタの接続点と、前記第４スイッチの間に設けられることを特徴とする請求項１に記載の制御回路。
10. 前記入力スイッチは、並列に接続された複数のＭＯＳＦＥＴを含み、前記複数のＭＯＳＦＥＴのオン、オフの組み合わせによって、オン抵抗が切りかえられることを特徴とする請求項１に記載の制御回路。
11. 前記第１、第４スイッチはＭＯＳＦＥＴであり、前記入力スイッチの前記複数のＭＯＳＦＥＴそれぞれのボディダイオードは、前記第１、第４スイッチのボディダイオードと反対向きに設けられることを特徴とする請求項１０に記載の制御回路。
12. 前記チャージポンプ回路の出力電圧に応じた帰還電圧が所定の基準電圧と一致するようにデューティ比が調節される前記パルス信号を生成するパルス変調器をさらに備えることを特徴とする請求項１から４のいずれかに記載の制御回路。
13. 前記パルス変調器は、周期が一定でパルス幅が変化するパルス幅変調を行うことを特徴とする請求項１２に記載の制御回路。
14. フライングキャパシタと、
    出力キャパシタと、
    前記フライングキャパシタおよび前記出力キャパシタの充放電状態を制御する請求項１から４のいずれかに記載の制御回路と、
    を備えることを特徴とするチャージポンプ回路。

Images