CN115940627A - 自时钟低功率倍增电荷泵 - Google Patents

Abstract

本公开涉及自时钟低功率倍增电荷泵。通过用脉冲发生器驱动的电荷泵从低电源电压产生高电压。比较器将该低电源电压与该高电压的预定比例进行比较。低功率分压器产生该高电压的该预定部分。比较器输出驱动该脉冲发生器，并且脉冲发生器输出重置该比较器。还可以使用相同布置采用高电压到低电压模式。

Description

自时钟低功率倍增电荷泵

技术领域

本公开涉及用于集成电路的电源电路系统，并且具体地涉及电荷泵电路。

背景技术

电荷泵是一种形式的电压转换器电路，该电压转换器电路通过对存储元件(通常为电容器)充电并将存储元件切换到以不同电压提供能量的配置来将能量从一个电压电平移动到另一电压电平。电荷泵可以产生高于或低于源电压的输出电压，并且甚至可以产生反相电压。

电荷泵通常用于在低功率模式和高功率模式下提供调节电压。为了节省功率，用于切换电荷泵的振荡器在低功率操作期间可能会减慢，因为通常调节电压所需的功率更少，并且因此需要泵送的电荷更少。然而，与睡眠模式下的IC的功率消耗相比，振荡器通常消耗相对大量的功率。此外，对于许多类型的集成电路(IC)上使用的低功率模式，诸如“睡眠”模式，当选择切换电荷泵以进行低功率模式操作的频率时，必须考虑最坏情况下的负载电流和泄漏电流。当不满足最坏情况时，在此频率下操作电荷泵会固有地导致IC处于睡眠模式的大部分时间内的效率低下。

附图说明

图1以混合的框图和电路图形式示出了根据一些实施方案的电荷泵电路；以及

图2以电路图示出了图1的电荷泵200的具体实施。

在不同附图中使用相同的参考符号来指示相同或类似的元件。除非另有说明，否则字词“耦接”以及其相关联的动词形式包括直接连接以及通过本领域已知的方式的间接电连接两者；并且除非另有说明，否则对直接连接的任一描述也暗示使用合适形式的间接电连接的替代实施方案。

具体实施方式

图1以混合的框图和电路图形式示出了根据一些实施方案的电荷泵电路10。电荷泵电路10通常体现在集成电路上，但可以包括某些外部部件，诸如电容器。电荷泵电路10适于在低功率模式(诸如睡眠模式)和高功率模式下操作的集成电路中使用。它能够在低功率模式下无需振荡器提供时钟信号的情况下操作，具有许多优点。电荷泵电路10通常用于在升压模式下从低电源电压Vlow产生高电压Vhigh，并且在一些实施方案中还可以在降压模式下从高电压Vhigh产生低电压Vlow。电荷泵电路10包括分压器电路100、比较器140、脉冲发生器150、多路复用器160和电荷泵200。

分压器电路100包括连接到标记为“Vlow”的低电压端子的第一输入、连接到标记为“Vhigh”的高电压端子的第二输入以及提供标记为“Vdiv”的分压的输出。在本文中使用Vlow和Vhigh来指代电压端子和其上的电压。分压器电路100通常包括参考电流发生器110、分压器120和电流镜130。

参考电流发生器110通常包括输入和参考电流发生器输出，该输入用低电源电压Vlow供应。电流镜130通常包括连接到参考电流发生器输出的电流镜输入、连接到分压器120的电流镜输出以及连接到标记为“GND”的电源接地的端子。分压器120通常包括耦接到高电压端子Vhigh的第一端子、耦接到电流镜输出的第二端子以及提供分压Vdiv的输出。

更详细地参考分压器电路100的各个部分，在此具体实施中，参考电流发生器110包括n型金属氧化物半导体(NMOS)晶体管111、p型金属氧化物半导体(PMOS)晶体管112和PMOS晶体管113。NMOS晶体管111包括漏极、源极和栅极，该源极连接到电流镜输入(在NMOS晶体管131处)，该栅极连接到NMOS晶体管的漏极。PMOS晶体管112包括漏极、源极和栅极，该漏极连接到NMOS晶体管111的源极，该源极连接到NMOS晶体管111的漏极，该栅极连接到PMOS晶体管的漏极。PMOS晶体管113包括源极、漏极和栅极，该源极接收低电源电压Vlow，该漏极连接到PMOS晶体管112的源极，该栅极连接到PMOS晶体管112的栅极。

分压器120包括NMOS晶体管121、NMOS晶体管122、PMOS晶体管123和PMOS晶体管124。NMOS晶体管121包括源极、漏极和栅极，该源极连接到电流镜130的输出。NMOS晶体管122包括源极、漏极和栅极，该源极连接到NMOS晶体管121的漏极，该栅极连接到该NMOS晶体管的漏极并且连接到NMOS晶体管121的栅极。PMOS晶体管123包括漏极、源极和栅极，该漏极连接到NMOS晶体管122的源极，该栅极连接到该PMOS晶体管的漏极。PMOS晶体管124包括源极、漏极和栅极，该源极连接到高电压端子Vhigh，该漏极连接到PMOS晶体管123的源极，该栅极连接到PMOS晶体管123的栅极。如NMOS晶体管121和PMOS晶体管124上的箭头所示，在该具体实施中，这些晶体管都具有可调节的电压阈值(Vth)，该Vth在单独控制输入的控制下进行调节。在一些具体实施中，可以通过调节晶体管中栅极的长度来调节Vth，例如通过使用串联的多个晶体管来实现晶体管121和124，并且通过使多个晶体管与另一个晶体管短路来选择性地从该串联中移除多个晶体管。另一晶体管由控制信号激活，并且通常具有比组成晶体管121和124的复合晶体管更小的栅极长度。其它合适的方法可用于调节晶体管121和124。

电流镜130包括NMOS晶体管131和NMOS晶体管132。NMOS晶体管131包括源极、漏极和栅极，该源极耦接到电源接地GND，该漏极连接到电流镜输入，该栅极连接到第三NMOS晶体管111的栅极。NMOS晶体管132包括源极、漏极和栅极，该源极耦接到电源接地GND，该漏极连接到电流镜输出，该栅极连接到NMOS晶体管131的栅极。

比较器140包括接收分压Vdiv的第一输入、连接到低电压电源以接收电压Vlow的第二输入、复位输入和比较器输出。

标记为“Pulse”的脉冲发生器150包括连接到比较器140的比较器输出的输入和标记为“PC”的用于提供本文中也称为“PC”的输出脉冲链的输出。输出PC连接到比较器140的复位输入，如从脉冲发生器150到比较器140的箭头所示。在该具体实施中，输出PC还通过多路复用器160耦接到电荷泵200的时钟输入“Clk”。

多路复用器160具有接收标记为“CLOCK”的时钟信号的第一输入、连接到脉冲发生器150的输出PC的第二输入、接收标记为“SLEEP”的睡眠信号的控制输入以及连接到电荷泵200的Clk输入的输出。

在该具体实施中，电荷泵200包括接收或输出低电源电压Vlow的低电压端子、接收或提供高电压Vhigh的高电压端子、时钟输入Clk、连接到电源接地GND的输入以及标记为“CAP0”和“CAP1”的用于连接到标记为“Cext”的外部电容器214的第一IC端子和第二IC端子。

在操作中，电荷泵电路10在主机集成电路上的低功率或睡眠模式期间以及正常操作或“唤醒”模式期间从低电源电压Vlow提供高电压Vhigh。电荷泵电路10还可用于从高电源电压Vhigh产生低电源电压Vlow。通常，电荷泵电路10的特定实例将充当升压或降压转换器，并且不在同一电路中执行这两个功能，尽管这种功能性是可能的。在睡眠模式期间，脉冲发生器150的输出选择性地耦接电荷泵200的时钟输入Clk，并且在唤醒模式期间，时钟信号时钟通过多路复用器160选择性地耦接到时钟输入Clk。在低功率模式下，比较器140将低电源电压Vlow与高电压Vhigh的预定比例进行比较。用比较的结果驱动脉冲发生器150，并且当基于该结果产生脉冲时，比较器140基于脉冲发生器150的输出进行重置。这确保了脉冲链PC以不规则的间隔进行脉冲，频率刚好足以将分压Vdiv保持在Vlow的电平。因此，该电路能够在低功率模式下在没有时钟信号CLOCK的情况下操作，从而允许通过关闭其振荡器来移除或大幅降低时钟信号CLOCK，而不会阻止电荷泵泵送足够的电荷以产生所需的电压。

在此具体实施中，无论分压器120处于以Vlow作为输入且Vhigh作为输出的配置中，还是以Vhigh作为输入且Vlow作为输出的配置中，该分压器还可被配置成通过调节分压器100中的分压量来调节由电荷泵200产生的电压的电压电平。通常，Vdiv是Vhigh的预定部分或小部分。可以通过调节分压器100中的两个晶体管来调节预定部分，例如从Vhigh的第一预定部分调节到第二预定部分。

参考电流发生器120不仅用于产生参考电流，而且与电流镜130的NMOS晶体管131结合，用作极低功率分压器。晶体管111、112和113通常产生几毫安(nA)的参考电流。该电流由NMOS晶体管132镜像，并且流经晶体管121、122、123和124。可以使用开关(未单独示出)调节NMOS晶体管121和PMOS晶体管124，以为分压器130提供一系列分度量。例如，在该具体实施中，若干分度值是很有用的。分压器130可被配置成将Vhigh分度为2、大于2的值(通常为2.2)或小于2的值(通常为1.8)。这些分度值如下采用。

当使用Vlow作为输入并且Vhigh作为输出的电荷泵200时，对于某些应用，通常要求电荷泵200略小于Vlow的两倍。分压器130被设置为将Vhigh分度为1.8以产生Vdiv。比较器140和脉冲发生器150在每次Vhigh变为小于1.8*Vlow时以倍增模式向电荷泵提供时钟脉冲，从而将电荷泵送到Vhigh输出，以使电压再次增加到1.8*Vlow阈值以上。这些值只是示例，并且本文所述的升压操作和降压操作可以与Vdiv的一系列分度值一起使用，以产生用于Vhigh的一系列升压电压或用于Vlow的一系列电压。

当使用Vhigh作为输入并且Vlow作为输出的电荷泵200时，电荷泵200在降压模式下工作，以低于Vhigh的所需值提供Vlow。在一种情况下，降压模式用于将Vhigh输入大致分成两半，例如产生值为Vhigh/2.2的Vlow。分压器130被配置成分度为2.2，如果Vlow下降到Vhigh/2.2以下，则电荷泵在脉冲发生器150的驱动下操作，以将电荷泵送到Vlow端子。与升压示例一样，所产生的特定电压和与分压器130采用的相关联分度值在不同应用中变化。在升压模式或降压模式中，可以使用为2的分度将电荷泵200的输入电压精确地加倍或减半。如可以理解的，输出电压预期会有一些起伏(ripple)，并且可以调节使用的特定分度值，以确保即使有起伏，输出电压也不会下降到指定值以下，诸如输入电压的两倍或一半。

与通常需要单独的电荷泵或单独的驱动电路系统来进行低功率模式操作和唤醒模式操作的典型电荷泵相比，电荷泵电路10具有许多优点。在低功率模式下不需要振荡器，因为比较器140和脉冲发生器150根据需要供应电荷，从而提供高效和自包含的操作。例如，电荷泵电路10能够仅使用几毫安(nA)将电源电压保持在睡眠模式。相反，如果使用振荡器在低功率模式下产生CLOCK信号，则需要将时钟频率设置得足够高，以避免在低功率模式期间最高预期负载的电压降。这种设置在低功率模式的大部分时间内都是低效的。对于倍增模式和分度为2的模式，电荷泵电路10在保持其输出电压的同时也具有最小的功率消耗。此外，电荷泵电路10在低功率模式和高功率模式下共享相同的功率元件，仅针对高功率模式操作切换CLOCK信号。分压器电路100是非常低电流、面积效率高的分压器，并且在一些实施方案中提供了用于倍增模式和分度为2的模式的可调节分度比。

图2以电路图示出了图1的电荷泵200的具体实施。电荷泵200与电荷泵电路10的其他部分(任何外部部件除外)体现在集成电路上。电荷泵200通常是倍增电荷泵，该倍增电荷泵将低电源电压Vlow大约加倍并且在升压模式下在高电压端子Vhigh处提供加倍后的低电源电压，将高电压端子Vhigh处的高电源电压减半以在降压模式下在低电压端子Vlow处提供减半后的高电源电压。虽然所描绘的电荷泵200能够用于升压操作和降压操作，但在任何特定实施方案中，该电荷泵可以仅用于这些可能模式中的一者或两者。Vlow与Vhigh的实际比率能够在操作期间取决于分压器120提供的分压器比率而变化。虽然示出了这种特定的电荷泵具体实施，但各种具体实施中也可使用其他电荷泵设计。

电荷泵200包括整体标记为“功率MOS”指示的多个功率金属氧化物半导体场效应晶体管(MOSFET)，包括NMOS晶体管201、PMOS晶体管202、NMOS晶体管203、PMOS晶体管204。在各种实施方案中，功率MOS晶体管可以是内部晶体管或外部晶体管。

电荷泵200还包括NMOS晶体管205、PMOS晶体管206，它们用作如标签“驱动器”所指示的驱动晶体管。电荷泵200还包括缓冲器210、驱动电容器212和标记为“Cext”的外部输出电容器214。虽然在该具体实施中，外部电容器用于输出电容器214，但在一些具体实施中，外部电容器可能位于实现电荷泵电路10的主机集成电路的内部。在该具体实施中，电荷泵200还包括用方形和“x”标记的外部IC端子或焊盘，用于将Vlow、Vhigh和GND连接到主机集成电路外部的电路，例如用于向外部集成电路供应Vlow或Vhigh。

NMOS晶体管201包括源极、漏极和栅极，该源极连接到电源接地或负电源轨GND，该栅极通过缓冲器210耦接到时钟输入Clk。PMOS晶体管202包括源极、栅极和漏极，该源极连接到低电压电源Vlow，该栅极通过缓冲器210耦接到时钟输入Clk，该漏极连接到NMOS晶体管201的漏极。NMOS晶体管203包括源极、漏极和栅极，该源极连接到低电压端子Vlow。PMOS晶体管204包括源极、漏极和栅极，该源极连接到高电压端子从而提供Vhigh，该漏极连接到NMOS晶体管203的漏极。

输出电容器214被配置为“飞跨”电容器，该“飞跨”电容器在Vlow的电压电平与接地的电压电平之间切换，或在Vhigh与Vlow之间切换，以将电荷泵送到Vhigh电压电平或从Vhigh电压电平开始泵送。输出电容器214包括在IC端子CAP0处连接到PMOS晶体管202的漏极的第一端子和在IC端子CAP1处连接到PMOS晶体管204的漏极的第二端子。

缓冲器210包括接收标记为“CLOCK/PC”的用于驱动电荷泵200的切换或时钟信号的输入Clk，该输入Clk可以是用于正常操作的时钟信号CLOCK或由用于低电压模式或睡眠模式操作的由脉冲发生器150(图1)提供的脉冲链信号PC。缓冲器210由Vlow供应。虽然在该具体实施中，在电荷泵200的Clk输入处使用驱动器，但是在一些具体实施中，CLOCK/PC信号直接连接通过电荷泵200的内部电路系统，无需诸如缓冲器210之类的缓冲器重新驱动它们。

驱动电容器212包括通过缓冲器210耦接到时钟输入Clk并连接到NMOS晶体管201和PMOS晶体管202的栅极的第一端子。驱动电容器212还包括连接到NMOS晶体管203和PMOS晶体管204的栅极的第二端子。

NMOS晶体管205包括源极、栅极和漏极，该源极连接到低电压端子Vlow，该栅极连接到输出电容器214的第二端子，该漏极连接到驱动电容器212的第二端子。PMOS晶体管206包括源极、栅极和漏极，该源极连接到高电压端子Vhigh，该栅极连接到输出电容器214的第二端子，该漏极连接到NMOS晶体管205的漏极。

在操作中，电荷泵200使用一对驱动晶体管205和206一次驱动两个功率MOSFET的栅极，在Vhigh与Vlow之间或Vlow与接地之间切换两个功率MOSFET的栅极信号。当Clk信号低时，外部电容器214分别使用NMOS晶体管201和203连接到GND和Vlow。当Clk处的信号较高时，外部电容器214通过PMOS晶体管202将其低端子连接到Vlow，并通过PMOS晶体管204将其高端子连接到Vhigh，从而向Vhigh提供其电荷(或在降压模式下从Vhigh提供电荷)。电容器212用于驱动晶体管203和204的栅极与晶体管201和202的栅极电压同步。晶体管205和206是用于维持电容器212上的电荷的小型设备。

与四个功率MOSFET晶体管将由Vhigh驱动的常规电荷泵架构相比，电荷泵200具有几个优点。无需启动开关即可将Vhigh预充电到Vlow。此外，由于驱动电路系统在Vlow与接地之间或Vhigh与Vlow之间的较低电压下操作，因此泄漏电流大大减少。由于较低的栅极电压，与传统架构相比，功率MOS晶体管的沟道长度和沟道宽度可以减小，从而减少与功率MOS晶体管相关联的寄生电容。此电容减少提高了动态功率消耗。

根据本发明的第一方面，电荷泵电路包括电荷泵、分压器电路、比较器和脉冲发生器。电荷泵包括低电压端子、高电压端子和时钟输入。分压器电路包括耦接所述低电压端子的第一输入、耦接到高电压端子的第二输入以及提供分压的输出。比较器包括接收分压的第一输入、耦接到低电压端子的第二输入、复位输入和比较器输出。脉冲发生器包括耦接到比较器输出的输入和耦接到复位输入和时钟输入的输出。

根据第一方面的一些具体实施，分压器电路进一步包括参考电流发生器、电流镜和分压器。参考电流发生器包括输入和参考电流发生器输出，该输入耦接到低电压端子。电流镜包括电流镜输入和电流镜输出，该电流镜输入耦接到参考电流发生器输出。分压器包括耦接到高电压端子的第一端子、耦接到电流镜输出的第二端子以及提供分压的输出。

在一些具体实施中，分压器进一步包括第一n型金属氧化物半导体(NMOS)晶体管，该第一NMOS晶体管具有源极、漏极和栅极，该源极连接到电流镜的输出。第二NMOS晶体管具有源极、漏极和栅极，该源极连接到第一NMOS晶体管的漏极，该栅极连接到第二NMOS晶体管的漏极和第一NMOS晶体管的栅极。第一PMOS晶体管具有漏极、源极和栅极，该漏极连接到第一NMOS晶体管的源极，该栅极连接到第一PMOS晶体管的漏极。第二PMOS晶体管具有源极、漏极和栅极，该源极连接到高电压端子，该漏极连接到第一PMOS晶体管的源极，该栅极连接到第一PMOS晶体管的栅极。

在一些具体实施中，第二PMOS晶体管在第一控制输入的控制下具有可调节的电压阈值(Vth)，并且第一NMOS晶体管在第二控制输入的控制下具有可调节的Vth。

在一些具体实施中，参考电流发生器进一步包括具有漏极、源极和栅极的第三NMOS晶体管，该源极耦接到电流镜输入，该栅极连接到第三NMOS晶体管的漏极。第三PMOS晶体管具有漏极、源极和栅极，该漏极连接到第一NMOS晶体管的源极，该源极连接到第三NMOS晶体管的漏极，该栅极连接到第三PMOS晶体管的漏极。第二PMOS晶体管具有源极、漏极和栅极，该源极连接到低电压端子，该漏极连接到第三PMOS晶体管的源极，该栅极连接到第一PMOS晶体管的栅极。

在一些具体实施中，电流镜进一步包括：具有源极、漏极和栅极的第四NMOS晶体管，该源极耦接到接地，该漏极连接到电流镜输入，该栅极连接到第三NMOS晶体管的栅极；以及具有源极、漏极和栅极的第五NMOS晶体管，该源极耦接到接地，该漏极连接到电流镜输出，该栅极连接到第四NMOS晶体管的栅极。

在第一方面的一些具体实施中，电荷泵包括具有源极、漏极和栅极的第一NMOS晶体管，该源极连接到负电源轨，该栅极耦接到时钟输入。第一PMOS晶体管具有源极、栅极和漏极，该源极连接到低电压端子，该栅极耦接到时钟输入，该漏极连接到第一NMOS晶体管的漏极。第二NMOS晶体管具有源极、漏极和栅极，该源极连接到低电压端子。第二PMOS晶体管具有源极、漏极和栅极，该源极连接到高电压端子，该漏极连接到第二NMOS晶体管的漏极。输出电容器具有连接到第一PMOS晶体管的漏极的第一端子和连接到第二PMOS晶体管的漏极的第二端子。驱动电容器具有耦接到时钟输入的第一端子以及连接到第二NMOS晶体管和第二PMOS晶体管的栅极的第二端子。第三NMOS晶体管具有源极、栅极和漏极，该源极连接到低电压端子，该栅极连接到输出电容器的第二端子，该漏极连接到驱动电容器的第二端子。第三PMOS晶体管具有源极、栅极和漏极，该源极连接到高电压端子，该栅极连接到输出电容器的第二端子，该漏极连接到第三NMOS晶体管的漏极。

在一些具体实施中，电荷泵的第一NMOS晶体管和第二NMOS晶体管与电荷泵的第一PMOS晶体管和第二PMOS晶体管都是功率MOSFET，并且输出电容器是外部电容器。

在第一方面的一些具体实施中，电荷泵电路包括多路复用器，该多路复用器在睡眠模式期间选择性地将脉冲发生器的输出耦接到电荷泵的输入，并且在唤醒模式期间选择性地将时钟信号耦接到时钟输入。

根据本发明的第二方面，一种方法用于在集成电路上的睡眠模式和唤醒模式期间从低电源电压提供高电压。该方法包括在睡眠模式期间选择性地将脉冲发生器的输出耦接到电荷泵的时钟输入。该方法还包括在唤醒模式期间选择性地将时钟信号耦接到时钟输入。

在第二方面的一些具体实施中，该方法包括：将低电源电压与高电压的预定比例进行比较；用该比较的结果驱动脉冲发生器；以及基于脉冲发生器的输出重置该比较。该方法还可包括用分压器电路创建高电压的预定部分，该分压器电路包括参考电流发生器、电流镜和分压器。参考电流发生器具有输入和参考电流发生器输出，该输入用低电源电压供应。电流镜具有电流镜输入和电流镜输出，该电流镜输入耦接到参考电流发生器输出。分压器具有接收高电压的第一端子、耦接到电流镜输出的第二端子以及提供高电压的预定部分的输出。

在一些具体实施中，该方法还包括通过调节分压器中的两个晶体管来将高电压的预定部分调节到高电压的第二预定部分。

在第二方面的一些具体实施中，该方法进一步包括将电荷泵配置成在升压模式和降压模式中的一者下操作，并且在该配置模式下操作，无需由振荡器驱动电荷泵。

根据本发明的第三方面，一种集成电路包括电荷泵电路。电荷泵电路包括电荷泵、分压器电路、比较器和脉冲发生器。电荷泵包括低电压端子、高电压端子和时钟输入。分压器电路包括耦接所述低电压端子的第一输入、耦接到高电压端子的第二输入以及提供分压的输出。比较器包括接收分压的第一输入、耦接到低电压端子的第二输入、复位输入和比较器输出。脉冲发生器包括耦接到比较器输出的输入和耦接到复位输入和时钟输入的输出。

根据第三方面的一些具体实施，分压器电路进一步包括参考电流发生器、电流镜和分压器。参考电流发生器包括输入和参考电流发生器输出，该输入耦接到低电压端子。电流镜包括电流镜输入和电流镜输出，该电流镜输入耦接到参考电流发生器输出。分压器包括耦接到高电压端子的第一端子、耦接到电流镜输出的第二端子以及提供分压的输出。

在一些具体实施中，分压器进一步包括第一n型金属氧化物半导体(NMOS)晶体管，该第一NMOS晶体管具有源极、漏极和栅极，该源极连接到电流镜的输出。第二NMOS晶体管具有源极、漏极和栅极，该源极连接到第一NMOS晶体管的漏极，该栅极连接到第二NMOS晶体管的漏极和第一NMOS晶体管的栅极。第一PMOS晶体管具有漏极、源极和栅极，该漏极连接到第一NMOS晶体管的源极，该栅极连接到第一PMOS晶体管的漏极。第二PMOS晶体管具有源极、漏极和栅极，该源极连接到高电压端子，该漏极连接到第一PMOS晶体管的源极，该栅极连接到第一PMOS晶体管的栅极。

在一些具体实施中，第二PMOS晶体管在第一控制输入的控制下具有可调节的电压阈值(Vth)，并且第一NMOS晶体管在第二控制输入的控制下具有可调节的Vth。

在一些具体实施中，参考电流发生器进一步包括具有漏极、源极和栅极的第三NMOS晶体管，该源极耦接到电流镜输入，该栅极连接到第三NMOS晶体管的漏极。第三PMOS晶体管具有漏极、源极和栅极，该漏极连接到第一NMOS晶体管的源极，该源极连接到第三NMOS晶体管的漏极，该栅极连接到第三PMOS晶体管的漏极。第二PMOS晶体管具有源极、漏极和栅极，该源极连接到低电压端子，该漏极连接到第三PMOS晶体管的源极，该栅极连接到第一PMOS晶体管的栅极。

在一些具体实施中，电流镜进一步包括：具有源极、漏极和栅极的第四NMOS晶体管，该源极耦接到接地，该漏极连接到电流镜输入，该栅极连接到第三NMOS晶体管的栅极；以及具有源极、漏极和栅极的第五NMOS晶体管，该源极耦接到接地，该漏极连接到电流镜输出，该栅极连接到第四NMOS晶体管的栅极。

在第三方面的一些具体实施中，电荷泵包括具有源极、漏极和栅极的第一NMOS晶体管，该源极连接到负电源轨，该栅极耦接到时钟输入。第一PMOS晶体管具有源极、栅极和漏极，该源极连接到低电压端子，该栅极耦接到时钟输入，该漏极连接到第一NMOS晶体管的漏极。第二NMOS晶体管具有源极、漏极和栅极，该源极连接到低电压端子。第二PMOS晶体管具有源极、漏极和栅极，该源极连接到高电压端子，该漏极连接到第二NMOS晶体管的漏极。集成电路适于连接到输出电容器，该输出电容器可以是外部或内部的。输出电容器具有连接到第一PMOS晶体管的漏极的第一端子和连接到第二PMOS晶体管的漏极的第二端子。驱动电容器具有耦接到时钟输入的第一端子以及连接到第二NMOS晶体管和第二PMOS晶体管的栅极的第二端子。第三NMOS晶体管具有源极、栅极和漏极，该源极连接到低电压端子，该栅极连接到输出电容器的第二端子，该漏极连接到驱动电容器的第二端子。第三PMOS晶体管具有源极、栅极和漏极，该源极连接到高电压端子，该栅极连接到输出电容器的第二端子，该漏极连接到第三NMOS晶体管的漏极。

在一些具体实施中，电荷泵的第一NMOS晶体管和第二NMOS晶体管与电荷泵的第一PMOS晶体管和第二PMOS晶体管都是功率MOSFET，并且输出电容器是外部电容器。

在第三方面的一些具体实施中，电荷泵电路包括多路复用器，该多路复用器在睡眠模式期间选择性地将脉冲发生器的输出耦接到电荷泵的输入，并且在唤醒模式期间选择性地将时钟信号耦接到时钟输入。

因此，已经描述了电荷泵电路、包括此类电荷泵电路的集成电路和对应方法的各种实施方案。本文所述的自驱动电荷泵以及无振荡器驱动器电路系统为跨宽范围的电压和应用提供电压转换提供了许多优势，并且适合与各种技术节点一起使用。

上文所公开的主题应被视为示例性的而非限制性的，并且所附权利要求书旨在涵盖落在权利要求书的真实范围内的所有此类修改、增强和其他实施方案。例如，所采用的特定技术节点可以变化。此外，虽然所描绘的示例在高功率(唤醒)模式下使用时钟驱动电荷泵，但在其他实施方案中，在低功率模式和高功率模式下，电荷泵电路可以完全自驱动。

因而，在法律允许的最大程度上，本发明的范围应该由以下权利要求书及其等同形式所容许的最宽泛解释来确定，并且不应受到前述详细说明的限制。

Claims (15)

1.一种电荷泵电路(10)，包括：

电荷泵(200)，所述电荷泵具有低电压端子、高电压端子和时钟输入；

分压器电路(100)，所述分压器电路具有耦接所述低电压端子的第一输入、耦接到所述高电压端子的第二输入以及提供分压的输出；

比较器(140)，所述比较器具有接收所述分压的第一输入、耦接到所述低电压端子的第二输入、复位输入和比较器输出；以及

脉冲发生器(150)，所述脉冲发生器具有耦接到所述比较器输出的输入和耦接到所述复位输入和所述时钟输入的输出。

2.根据权利要求1所述的电荷泵电路，其中所述分压器电路进一步包括：

参考电流发生器(110)，所述参考电流发生器具有输入和参考电流发生器输出，所述输入耦接到所述低电压端子；

电流镜(130)，所述电流镜具有电流镜输入和电流镜输出，所述电流镜输入耦接到所述参考电流发生器输出；以及

分压器(120)，所述分压器具有耦接到所述高电压端子的第一端子、耦接到所述电流镜输出的第二端子以及提供所述分压的输出。

3.根据权利要求2所述的电荷泵电路，其中所述分压器进一步包括：

第一n型金属氧化物半导体(NMOS)晶体管(121)，所述第一NMOS晶体管具有源极、漏极和栅极，所述源极连接到所述电流镜的所述输出；

第二NMOS晶体管(122)，所述第二NMOS晶体管具有源极、漏极和栅极，所述源极连接到所述第一NMOS晶体管的所述漏极，所述栅极连接到所述第二NMOS晶体管的漏极和所述第一NMOS晶体管的所述栅极；

第一PMOS晶体管(123)，所述第一PMOS晶体管具有漏极、源极和栅极，所述漏极连接到所述第一NMOS晶体管的所述源极，所述栅极连接到所述第一PMOS晶体管的漏极；以及

第二PMOS晶体管(124)，所述第二PMOS晶体管具有源极、漏极和栅极，所述源极连接到所述高电压端子，所述漏极连接到所述第一PMOS晶体管(123)的所述源极，所述栅极连接到所述第一PMOS晶体管(123)的所述栅极。

4.根据权利要求3所述的电荷泵电路，其中：

所述第二PMOS晶体管(124)在第一控制输入的控制下具有能够调节的电压阈值(Vth)；并且

所述第一NMOS晶体管在第二控制输入的控制下具有能够调节的Vth。

5.根据权利要求2所述的电荷泵电路，其中所述参考电流发生器(110)包括：

第三NMOS晶体管(111)，所述第三NMOS晶体管具有漏极、源极和栅极，所述源极耦接到所述电流镜输入(131)，所述栅极连接到所述第三NMOS晶体管的漏极；

第三PMOS晶体管(112)，所述第三PMOS晶体管具有漏极、源极和栅极，所述漏极连接到所述第一NMOS晶体管的所述源极，所述源极连接到所述第三NMOS晶体管的所述漏极，所述栅极连接到第三PMOS晶体管的漏极；以及

第四PMOS晶体管(113)，所述第四PMOS晶体管具有源极、漏极和栅极，所述源极连接到所述低电压端子，所述漏极连接到所述第三PMOS晶体管(112)的所述源极，所述栅极连接到所述第一PMOS晶体管(112)的所述栅极。

6.根据权利要求5所述的电荷泵电路，其中所述电流镜进一步包括：

第四NMOS晶体管(131)，所述第四NMOS晶体管具有源极、漏极和栅极，所述源极耦接到接地，所述漏极连接到所述电流镜输入，所述栅极连接到所述第三NMOS晶体管(111)的所述栅极；以及

第五NMOS晶体管(132)，所述第五NMOS晶体管具有源极、漏极和栅极，所述源极耦接到接地，所述漏极连接到所述电流镜输出，所述栅极连接到所述第四NMOS晶体管的所述栅极。

7.根据权利要求1所述的电荷泵电路，其中所述电荷泵包括：

第一NMOS晶体管(201)，所述第一NMOS晶体管具有源极、漏极和栅极，所述源极连接到负电源轨，所述栅极耦接到所述时钟输入；

第一PMOS晶体管(202)，所述第一PMOS晶体管具有源极、栅极和漏极，所述源极连接到所述低电压端子，所述栅极耦接到所述时钟输入，所述漏极连接到所述第一NMOS晶体管的所述漏极；

第二NMOS晶体管(203)，所述第二NMOS晶体管具有源极、漏极和栅极，所述源极连接到所述低电压端子；

第二PMOS晶体管(204)，所述第二PMOS晶体管具有源极、漏极和栅极，所述源极连接到所述高电压端子，所述漏极连接到所述第二NMOS晶体管的所述漏极；

输出电容器，所述输出电容器具有连接到所述第一PMOS晶体管的所述漏极的第一端子和连接到所述第二PMOS晶体管的所述漏极的第二端子；

驱动电容器，所述驱动电容器具有耦接到所述时钟输入的第一端子以及连接到所述第二NMOS晶体管和所述第二PMOS晶体管的所述栅极的第二端子；

第三NMOS晶体管(205)，所述第三NMOS晶体管具有源极、栅极和漏极，所述源极连接到所述低电压端子，所述栅极连接到所述输出电容器的所述第二端子，所述漏极连接到所述驱动电容器的所述第二端子；以及

第三PMOS晶体管(206)，所述第三PMOS晶体管具有源极、栅极和漏极，所述源极连接到所述高电压端子，所述栅极连接到所述输出电容器的所述第二端子，所述漏极连接到所述第三NMOS晶体管的所述漏极。

8.根据权利要求7所述的电荷泵电路，其中：

所述电荷泵的所述第一NMOS晶体管和所述第二NMOS晶体管与所述电荷泵的所述第一PMOS晶体管和所述第二PMOS晶体管都是功率MOSFET；并且

所述输出电容器是外部电容器。

9.根据权利要求1所述的电荷泵电路，进一步包括：

多路复用器(160)，所述多路复用器在睡眠模式期间选择性地将所述脉冲发生器的所述输出耦接到所述电荷泵的所述输入，并且在唤醒模式期间选择性地将时钟信号耦接到所述时钟输入。

10.一种在集成电路上在睡眠模式和唤醒模式期间从低电源电压提供高电压的方法，所述方法包括：

在所述睡眠模式期间选择性地将脉冲发生器的输出耦接到电荷泵的时钟输入；以及

在所述唤醒模式期间选择性地将时钟信号耦接到所述时钟输入。

11.根据权利要求10所述的方法，进一步包括：

将所述低电源电压与所述高电压的预定比例进行比较；

使用所述比较的结果来驱动所述脉冲发生器；以及

基于所述脉冲发生器的输出重置所述比较。

12.根据权利要求11所述的方法，进一步包括：

用分压器电路创建所述高电压的所述预定部分，所述分压器电路包括：

参考电流发生器(110)，所述参考电流发生器具有输入和参考电流发生器输出，所述输入被供应以所述低电源电压；

电流镜(130)，所述电流镜具有电流镜输入和电流镜输出，所述电流镜输入耦接到所述参考电流发生器输出；以及

分压器(120)，所述分压器具有接收所述高电压的第一端子、耦接到所述电流镜输出的第二端子以及提供所述高电压的所述预定部分的输出。

13.根据权利要求12所述的方法，进一步包括：

通过调节所述分压器中的两个晶体管来将所述高电压的所述预定部分调节到所述高电压的第二预定部分。

14.一种集成电路，包括：

电荷泵电路(10)，所述电荷泵电路包括：

电荷泵(200)，所述电荷泵具有低电压端子、高电压端子和时钟输入；

分压器电路(100)，所述分压器电路具有耦接到所述低电压端子的第一输入、耦接到所述高电压端子的第二输入以及提供分压的输出；

比较器(140)，所述比较器具有接收所述分压的第一输入、耦接到所述低电压电源的第二输入、复位输入和比较器输出；以及

脉冲发生器(150)，所述脉冲发生器具有耦接到所述比较器输出的输入和耦接到所述复位输入和所述时钟输入的输出。

15.根据权利要求14所述的集成电路，其中所述分压器电路进一步包括：

参考电流发生器(110)，所述参考电流发生器具有输入和参考电流发生器输出，所述输入耦接到所述低电压端子；

电流镜(130)，所述电流镜具有电流镜输入和电流镜输出，所述电流镜输入耦接到所述参考电流发生器输出；以及

分压器(120)，所述分压器具有耦接到所述高电压端子的第一端子、耦接到所述电流镜输出的第二端子以及提供所述分压的输出。

Images