CN102045064B - 锁相回路及其压控振荡器 - Google Patents
锁相回路及其压控振荡器 Download PDFInfo
- Publication number
- CN102045064B CN102045064B CN 200910206070 CN200910206070A CN102045064B CN 102045064 B CN102045064 B CN 102045064B CN 200910206070 CN200910206070 CN 200910206070 CN 200910206070 A CN200910206070 A CN 200910206070A CN 102045064 B CN102045064 B CN 102045064B
- Authority
- CN
- China
- Prior art keywords
- voltage
- unit
- frequency
- ring oscillator
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种锁相回路及其压控振荡器。压控振荡器包括环形振荡器单元与控制单元。环形振荡器单元用以提供一输出时脉信号;而控制单元则耦接环形振荡器单元,用以接收一输出电压以分别提供一第一电压频率增益及一第二电压频率增益来控制环形振荡器单元的输出时脉信号的频率,其中第一电压频率增益大于第二电压频率增益。
Description
技术领域
本发明涉及一种锁相回路(phase locked loop,PLL),且特别涉及一种具有回路频宽(loop bandwidth)变化低与稳定的锁相回路。
背景技术
锁相回路(PLL)在通讯工程领域中扮演极重要的角色,其应用范围相当广泛,诸如调变、解调、倍频、频率合成、载波同步、比特同步等均会应用到锁相回路的观念和技术。锁相回路是一种回授回路,在回路中,利用回授信号将输出时脉信号的频率及相位锁定在与输入参考时脉信号相同的频率及相位上。因此,在无线电通讯中,若因信号在传送中发生载波频率漂移现象时,在接收机上使用锁相回路便可使接收机的本地振荡频率随频率漂移而达到锁相的目的。
图1为传统锁相回路100的示意图。请参照图1,一般而言,锁相回路100包括相位侦测器(phase detector,PD)101、电荷泵(charge pump,CP)103、回路滤波器(loop filter,LF)105,以及压控振荡器(voltage controlledoscillator,VCO)107。其中,相位侦测器101会比较输入参考时脉信号Ref_Clk与由压控振荡器107所回传的输出时脉信号Out_Clk的相位,藉以产生控制信号CS给电荷泵103。
电荷泵103根据控制信号CS产生一输出电压Vout。回路滤波器105由电阻Rf与电容Cf所组成,用以过滤电荷泵103的输出电压Vout的高频噪声。压控振荡器107反应于滤波过后的电荷泵103的输出电压Vout,藉以产生输出时脉信号Out_Clk。
对于某些锁相回路的应用要求为锁相回路的回路频宽(loopbandwidth)变化要很低,而传统锁相回路100的回路转移函数(loop transferfunction)系由相位侦测器101的增益(Kpd)、电荷泵103的电流(Icp)、压控振荡器107的增益(Kvco)、电阻Rf,以及电容Cf所决定。
在实际情况下,由于相位侦测器101可由纯数位电路所组成,以至于相位侦测器101的增益(Kpd)变化幅度甚小,故而对锁相回路100的回路频宽影响不大。另外,电容Cf本身对锁相回路100的回路频宽影响也不大,且若电荷泵103的电流Icp为电阻Rf的倒数的话,则对锁相回路100的回路频宽影响亦小,而影响锁相回路100的回路频宽最大及最难控制的就只剩下压控振荡器107的增益(Kvco)了。此压控振荡器107的增益定义如下:
其中,Δf为单位时间内的压控振荡器107的输出时脉信号频率差值;而ΔV为单位时间内的电荷泵103的输出电压差值。
一般而言,为了要抑制压控振荡器107的增益(Kvco)变化以不影响锁相回路100的回路频宽变化,大多可采用电感电容(LC)的架构来做为压控振荡器(LC oscillator),但由于其抑制压控振荡器107的增益Kvco变化的效果实质上有限,且所需布局面积(area)大、制作成本(cost)也高,故而芯片设计者较不喜好将其设计于芯片(die)当中。
另外,若使用低成本制程(process)时,通常会使用环形振荡器单元(ring oscillator)的架构来做为压控振荡器,但由环形振荡器单元所组成的压控振荡器在温度、电压及制程变化时,也会伴随着相当大的增益(Kvco)变化。如此一来,锁相回路100的回路频宽也会产生相当大的变化与不稳。
发明内容
有鉴于此,本发明提供一种压控振荡器,其系由环形振荡器单元所组成,且其增益(Kvco)变化在温度、电压及制程变化时相当低,从而使得锁相回路的回路频宽变化也会相当低与稳定。
本发明的其他目的和优点可以从本发明所揭露的技术特征中得到进一步的了解。
为达上述的一或部份或全部目的或是其他目的,本发明提供一种压控振荡器,其包括环形振荡器单元与控制单元;其中,环形振荡器单元用以提供一输出时脉信号;而控制单元则耦接环形振荡器单元,用以接收一输出电压以分别提供一第一电压频率增益及一第二电压频率增益来控制环形振荡器单元的输出时脉信号的频率,其中该第一电压频率增益大于该第二电压频率增益。
本发明另提供一种锁相回路,其包括相位侦测器、电荷泵、回路滤波器,以及上述本发明所提供的压控振荡器。
在本发明的一实施例中,控制单元包括一滤波单元及一动态回路频率调整单元。滤波单元用以接收输出电压并耦接环形振荡器单元以提供该第一电压频率增益。动态回路频率调整单元分别耦接环形振荡器单元及滤波单元,用以提供该第二电压频率增益。
在本发明的一实施例中,压控振荡器还包括一驱动单元,分别耦接环形振荡器单元及滤波单元,用以驱动该环形振荡器单元。
在本发明的一实施例中,动态回路频率调整单元包括一处理单元以及一电容调整单元。处理单元耦接滤波单元,用以输出一动态回路操作电压。电容调整单元两端分别耦接滤波单元及环形振荡器单元,用以接收动态回路操作电压,并依据动态回路操作电压改变电容量。
在本发明的一实施例中,其中环形振荡器单元包括至少一反向器。
在本发明的一实施例中,其中环形振荡器单元包括一第一反向器,一第二反向器及一第三反向器。其中,第二反向器的输入端耦接第一反向器的输出端,且第三反向器的输入端耦接第二反向器的输出端,而第三反向器的输出端则耦接第一反向器的输入端。
在本发明的一实施例中,滤波单元包括一电阻及一电容。其中,电阻的第一端用以接收该输出电压。电容的第一端耦接电阻的第二端,而电容的第二端则耦接至一参考电位。
在本发明的一实施例中,驱动单元包括一缓冲器。缓冲器的输入端耦接滤波单元的电阻的第二端,而缓冲器的输出端则输出一电压以作为环形振荡器单元的工作电压。
在本发明的一实施例中,中动态回路频率调整单元包括一处理单元及一电容调整单元。处理单元耦接滤波单元,用以输出一动态回路操作电压。电容调整单元包括第一可变电容、第二可变电容及第三可变电容。第一可变电容的控制端用以接收动态回路操作电压,且第一可变电容的第一端耦接第一反向器的输出端,而第一可变电容的第二端则耦接至参考电压。第二可变电容的控制端用以接收动态回路操作电压,且第二可变电容的第一端耦接第二反向器的输出端,而第二可变电容的第二端则耦接至参考电压。第三可变电容的控制端用以接收动态回路操作电压,且第三可变电容的第一端耦接第三反向器的输出端,而第三可变电容的第二端则耦接至参考电压。
在本发明的一实施例中,第一、第二与第三可变电容分别由一金氧半导体(MOS)电晶体所组成。
在本发明的一实施例中,控制单元还包括一与滤波单元的电阻并联的开关。
在本发明的一实施例中,第一电压频率增益为环形振荡器单元的输出时脉信号的频率变化量与驱动单元的输出电压变化量的比值,而第二电压频率增益为环形振荡器单元的输出时脉信号的频率变化量与处理单元的输出电压变化量的比值。
在本发明的一实施例中,滤波单元提供一时间常数,且当控制单元接收的输出电压变动率小于时间常数时,环形振荡器单元的输出时脉信号的频率受第二电压频率增益的影响大于第一电压频率增益。
在本发明的一实施例中,电容调整单元包括至少第一可变电容。此第一可变电容的控制端用以接收动态回路操作电压,且第一可变电容的第一端耦接环形振荡器单元,而第一可变电容的第二端则耦接至参考电压。
在本发明的一实施例中,处理单元包括一差动放大器。
在本发明的一实施例中,处理单元包括一差动放大器,且差动放大器的非反相端及反相端分别耦接滤波单元的电阻的第一端及一第二端。
在本发明的一实施例中,滤波单元的电阻与电容的乘积为一时间常数,且该时间常数的倒数所表示的频率小于锁相回路的回路频宽。
在本发明的一实施例中,锁相回路还包括一除频器,且除频器耦接于环形振荡器单元及相位侦测器之间,用以降频环形振荡器单元的输出时脉信号频率。
在本发明的一实施例中,锁相回路还包括一频率侦测器,且频率侦测器耦接于环形振荡器单元及电荷泵之间,用以侦测环形振荡器单元的输出时脉信号频率是否已达一锁定频率。
基于上述可知,本发明所提出的应用在锁相回路的压控振荡器的电压频率增益(Kvco)变化主要是由变化相当低(理想上为固定)的第二电压频率增益所决定。如此一来,纵使采用极易受温度、电压及制程变化影响而由环形振荡器单元所组成的压控振荡器,其电压频率增益(Kvco)变化会相当低,从而使得锁相回路的回路频宽变化也会相当低与稳定。另外,由于压控振荡器系由环形振荡器单元所组成,故而不但能使用在低成本制程,且又同时具有电路架构简单、成本低以及所需布局面积小等多项优点,以利芯片设计者喜好将其设计于芯片当中。
为让本发明的上述特征和优点能还明显易懂,下面特举多个实施例,并配合附图,作详细说明如下,但是上述一般描述及以下实施方式仅为例示性及阐释性的,其并不能限制本发明所欲主张的范围。
附图说明
图1为传统锁相回路的示意图;
图2为本发明一实施例的锁相回路的方块示意图;
图3为本发明一实施例的锁相回路的电路示意图;
图4为本发明一实施例的模拟锁相回路在不同温度、电压以及制程的条件下的动态回路操作电压与增益的相对曲线图;
图5为本发明一实施例的模拟锁相回路的模拟结果波形图;
图6为本发明的另一实施例的锁相回路的方块示意图。
主要元件符号说明:
100、200:锁相回路; 101、201:相位侦测器;
103、203:电荷泵; 105、205:回路滤波器;
107、207:压控振荡器; 209:环形振荡器单元;
211:控制单元; 213:处理单元;
215:滤波单元; 217:动态回路频率调整单元;
219:驱动单元; 221:电容调整单元;
223:除频器; 225:频率侦测器;
Rf、Rv:电阻; Cf、Cv:电容;
Buf:缓冲器; SW:开关;
Ref_Clk:输入参考时脉信号; Out_Clk:输出时脉信号;
CS:控制信号; Vout:输出电压;
Vctrl:动态回路操作电压; Vcc_inv:工作电压;
Kpd:相位侦测器的增益; Icp:电荷泵的电流;
Kvco:电压频率增益; A:相交处;
Kvco1:第一电压频率增益; Kvco2:第二电压频率增益;
t1_t3:测试时间点; INV1:第一反向器;
INV2:第二反向器; INV3:第三反向器;
Ca1:第一可变电容; Ca2:第二可变电容;
Ca3:第三可变电容; BW:回路频宽;
Vcom:补偿电压。
具体实施方式
有关本发明的前述及其他技术内容、特点与功效,在以下配合参考图式的多个实施例的详细说明中,将可清楚地呈现。
现将详细参考本发明的实施例,并在附图中说明所述的实施例。另外,凡可能的处,在图式及实施方式中使用相同标号的元件/构件代表相同或类似部分。
图2为本发明一实施例的锁相回路的方块示意图;图3为本发明一实施例的锁相回路的电路示意图。请合并参照图2与图3,锁相回路(PLL)200包括相位侦测器(phase detector,PD)201、电荷泵(charge pump,CP)203、回路滤波器(loop filter,LP)205,以及压控振荡器(voltage controlled oscillator,VCO)207。其中,相位侦测器201用以比较输入参考时脉信号Ref_Clk与由压控振荡器207所回传的输出时脉信号Out_Clk的相位(phase),并据以产生控制信号CS给电荷泵203。电荷泵203根据控制信号CS来产生一输出电压Vout,例如升压(boost)或降压(buck)产生。
回路滤波器205一般为由电阻Rf与电容Cf所组成的低通滤波器(lowpass filter,LPF),用以过滤电荷泵203的输出电压Vout的高频噪声(highfrequency noise)。其中,电阻Rf的第一端用以接收电荷泵203的输出电压Vout。电容Cf的第一端耦接电阻Rf的第二端,而电容Cf的第二端则耦接至一参考电位,例如为接地电位(ground potential),但并不限制于此,单电容滤波器,单阶或多阶滤波器皆可应用于此。
压控振荡器207包括环形振荡器单元(ring oscillator)209与控制单元211。其中,环形振荡器单元209用以提供输出时脉信号Out_Clk;而控制单元211耦接回路滤波器205与环形振荡器单元209,用以接收回路滤波器205上的输出电压Vout以分别提供一第一电压频率增益及一第二电压频率增益来控制环形振荡器单元209的输出时脉信号Out_Clk的频率,其中,第一电压频率增益大于该第二电压频率增益。在下面的描述中将会做还详细的说明。
基于现有技术所揭示的内容可知,影响锁相回路的回路频宽(loopbandwidth)最大及最难控制变化的是压控振荡器的电压频率增益Kvco,另外,若使用低成本制程时,由于环形振荡器单元所组成的压控振荡器在温度、电压及制程变化时,也会伴随着相当大的电压频率增益Kvco变化。如此一来,电路在工作时一点点的温度、电压变动就会造成压控振荡器的输出频率飘移,进而导致锁相回路的回路频宽也会产生相当大的变化与不稳。
有鉴于此,本实施例特别在以环形振荡器单元209所组成的压控振荡器207中加入控制单元211,其提供了至少两种的电压频率增益,藉以抑制压控振荡器207的增益变化,从而使得锁相回路200的回路频宽变化相当低且稳定。在本实施例中,控制单元211包括滤波单元215、动态回路频率调整单元217,以及驱动单元219。其中,滤波单元215耦接回路滤波器205及环形振荡器单元209,用以接收回路滤波器205上的输出电压Vout,以提供第一电压频率增益。动态回路频率调整单元217的一端耦接环形振荡器单元209,而动态回路频率调整单元217的另一端则耦接滤波单元215,用以提供第二电压频率增益。
在本发明的实施例中,动态回路频率调整单元217包括处理单元213及电容调整单元221。处理单元213的一端耦接滤波单元215,用以输出一动态回路操作电压Vctrl,而处理单元213的另一端则耦接电容调整单元221。电容调整单元221则分别耦接处理单元213及环形振荡器单元209,用以接收动态回路操作电压Vctrl,并依据该动态回路操作电压Vctrl来改变其电容量。
在本发明的另一实施例中,压控振荡器207还可包括驱动单元219,驱动单元219的两端分别耦接环形振荡器单元209及滤波单元215,用以接驱动环形振荡器单元209。
在本发明的一实施例中,环形振荡器单元209由三个反向器(inverter)第一反向器INV1、第二反向器INV2和第三反向器INV3所组成,但并不限制于此,亦即:可由至少一个反向器组成环形振荡器单元,或者可采用由电阻电容所组成的环形振荡器单元(RC ring oscillator),或数个差动式运算器组成的环形振荡器。其中,第二反向器INV2的输入端耦接第一反向器INV1的输出端。第三反向器INV3的输入端耦接反向器第二INV2的输出端,而第三反向器INV3的输出端则耦接第一反向器INV1的输入端。
滤波单元215为一单阶滤波器,且包括有电阻Rv、电容Cv。其中,电阻Rv的第一端用以接收回路滤波器205上输出电压Vout,电容Cv的第一端耦接电阻Rv的第二端,而电容Cv的第二端则耦接至参考电位(例如为接地电位)。其中,需要说明的是此滤波单元215并不限制于此,单电容滤波器,电感电容滤波器,单阶或多阶滤波器亦可应用于此。此外,此滤波单元215的时间常数较前述回路滤波器205的时间常数为大,例如,滤波单元215的时间常数为回路滤波器205的时间常数的10倍,但并不限制于此。
处理单元213用以接收滤波单元215所提供的一电压。在本实施例中,处理单元213为一差动放大器(differential amplifier),但不以此为限。其中,此差动放大器与滤波单元215的电阻Rv并联,即之非反相端(+)及反相端(-)分别耦接电阻Rv的第一端及第二端。故处理单元213只对电阻Rv上的压降反应而输出一动态回路操作电压Vctrl。在本实施例中,处理单元213另加上一补偿电压Vcom以达到如图4所示的相交处A为一操作点电压点,藉此配合电容调整单元221内的复数个可变电容来修正环形振荡器单元209的输出时脉信号Out_Clk的频率。
电容调整单元221系包括第一可变电容Ca1,第二可变电容Ca2,以及第三可变电容Ca3。第一可变电容Ca1的控制端用以接收动态回路操作电压Vctrl,第一可变电容Ca1的第一端耦接第一反向器INV1的输出端,而第一可变电容Ca1的第二端则耦接至上述参考电压。相似地,第二可变电容Ca2与第三可变电容Ca3的控制端分别用以接收动态回路操作电压Vctrl,第二可变电容Ca2与第三可变电容Ca3的第一端分别耦接第二反向器INV2与第三反向器INV3的输出端,而第二可变电容Ca2与第三可变电容Ca3的第二端则分别耦接至上述参考电压。于此需要一提的是,本实施例并不限制一定要第一可变电容Ca1、第二可变电容Ca2和第三可变电容Ca3同时布设于控制单元211中,只要可变电容Ca1、第二可变电容Ca2和第三可变电容Ca3至少其中的一布设于控制单元211中即可,或者依反向器的数目做相对应的搭配亦可。
驱动单元219包括一缓冲器(buffer)Buf。在本实施例中,缓冲器Buf可以为一运算放大器,但并不限制于此。其中。缓冲器Buf的输入端耦接电阻Rv的第二端,而缓冲器Buf的输出端则输出一电压以作为反向器INV1~INV3的工作电压Vcc_inv。
在本实施例中,输出时脉信号Out_Clk相对于工作电压Vcc_inv具有一第一电压频率增益(在此定义为Kvco1),第一电压频率增益Kvco1为环形振荡器单元209的输出时脉信号的频率变化量与驱动单元219的输出电压变化量的比值,其公式如下:
其中,Δf为单位时间内的压控振荡器107的输出时脉信号频率差值;而ΔVcc_inv为单位时间内的驱动单元219的输出电压差值。
另外,输出时脉信号Out_Clk相对于动态回路操作电压Vctrl具有另一增益(在此定义为Kvco2),第二电压频率增益Kvco2为环形振荡器单元209的输出时脉信号的频率变化量与该处理单元213的输出电压变化量的比值,其公式如下:
其中,Δf为单位时间内的环形振荡器单元209的输出时脉信号的频率差值;而ΔVctrl为单位时间内的处理单元213的输出电压差值。
在本实施例中,第一电压频率增益Kvco1大于第二电压频率增益Kvco2(例如10倍以上,但并不限制于此)。另外,电阻Rv与电容Cv的乘积为一时间常数(time constant),且此时间常数的倒数所表示的频率(即1/RvCv)小于锁相回路200的回路频宽BW,例如1/(RvCv)<BW/200。
基此条件下,当该控制单元211接收的电荷泵203的输出电压Vout变动率小于滤波单元215的时间常数时,环形振荡器单元209的输出时脉信号Out_Clk的频率受第二电压频率增益Kvco2的影响大于第一电压频率增益Kvco1。而需要说明的是,在本实施例中,滤波单元215的时间常数为电阻Rv与电容Cv的乘积,但不限于此,各型不同的滤波单元其时间常数各有其特定的计算方式,其为熟悉此领域者所理解的,在此不再多做赘述。
图3为本发明一实施例的锁相回路的电路示意图;从图3可以清楚看出,在本实施例中,环形振荡器单元209由驱动单元219与处理单元213所控制。其中,电荷泵203的输出电压Vout抖动率较缓时,驱动单元219所输出的电压(即第一反向器INV1、第二反向器INV2和~第三反向器INV3的工作电压Vcc_inv)控制环形振荡器单元209的频率变化。虽然输出时脉信号Out_Clk相对于工作电压Vcc_inv具有较大变化的增益Kvco1,但经过电阻Rv与电容Cv滤波过后,则较不影响短期的回路动态(loop dynamic),且由于电阻Rv与电容Cv的乘积的倒数所表示的频率实质上会小于锁相回路200的回路频宽,以至于不会影响到锁相回路200的回路稳定度(loop stability),而电阻Rv与电容Cv的乘积的倒数所表示的频率可视实际设计需求来决定。
另一方面,处理单元213所输出的动态回路操作电压Vctrl,在控制单元211接收的电荷泵203的输出电压Vout抖动率较快时,对环形振荡器单元209的输出时脉信号Out_Clk的频率有较大的影响力,且由于此时,压控振荡器207的增益与锁相回路200的回路频宽主要是由第二电压频率增益Kvco2所决定的,因此第二电压频率增益Kvco2不可有太大的变化。换言的,若能维持住动态回路操作电压Vctrl的电压值,则能让第二电压频率增益kvco2的变化降至最低。
在本实施例中,动态回路操作电压Vctrl的电压值的最佳操作点(bestoperating point)可以藉由模拟锁相回路200在不同温度、电压以及制程的条件下,动态回路操作电压Vctrl与第二电压频率增益Kvco2的相对曲线图而得知。图4为本发明一实施例的模拟锁相回路在不同温度、电压以及制程的条件下的动态回路操作电压与增益的相对曲线图;从图4中可以清楚看出,动态回路操作电压Vctrl与第二电压频率增益Kvco2的相对曲线图中有3条曲线,而这3条曲线的相交处A代表着输出时脉信号Out_Clk相对于动态回路操作电压Vctrl的第二电压频率增益Kvco2变化最小,故而若将处理单元213所输出的动态回路操作电压Vctrl的电压值设定为此的话,则可让第二电压频率增益kvco2的变化降至最低,纵使第二电压频率增益kvco2还有些许的变化,但相较于传统锁相回路的压控振荡器的增益变化而言,着实已减少许多,从而使得锁相回路200的回路频宽变化会相当的低且稳定。
此外,图6为本发明的另一实施例的锁相回路的方块示意图;请参考图6,在本发明的另一实施例中,锁相回路200可还包含一除频器223。除频器223的两端分别耦接环形振荡器单元209及相位侦测器201,用以当电路需追踪相当高频的信号时,但相位侦测器201却无法操作在此高频时,此时则可利用除频器223来降频环形振荡器单元209的输出时脉信号Out_Clk频率。详细地说,除频器223的第一端耦接环形振荡器单元209的输出端,除频器223的第二端耦接相位侦测器201的输入端。除频器223的除数设计则可依相位侦测器201与环形振荡器单元209的能力而定。
再者,在某些状况下,当环形振荡器单元209的输出时脉信号Out_Clk频率为输入参考时脉信号Ref_Clk的倍数时,单靠相位侦测器201可能无法确认输出时脉信号Out_Clk频率已达到锁定频率。故,在本发明的另一实施例中锁相回路200可还包含一频率侦测器225。频率侦测器225的两端分别耦接于环形振荡器单元209及电荷泵203。详细地说,频率侦测器225可并联于相位侦测器201或耦接于环形振荡器单元209与相位侦测器201之间,或相位侦测器201与电荷泵203之间。频率侦测器225用以侦测环形振荡器单元209的输出时脉信号Out_Clk的频率是否已达锁定频率。
图5绘示为本发明一范例实施例之的模拟锁相回路的模拟结果波形图;参考图5为本发明锁相回路200的一实施例的模拟结果,其中,主要的设定条件如下:
输入参考时脉信号Ref_Clk=100MHZ;
预定压控振荡器207的锁定频率为2.5GHz;
除频器的除数为25;
第一电压频率增益Kvco1=5GHz/V;
第二电压频率增益Kvco2=500MHz/V;以及
最佳工作电压A=100mV。
由图5可知,参考频率在t0时输入100MHz的信号,此时压控振荡器207的输出频率接近2.1GHz,由于所设定的输出频率应为2.5GHz,故电荷泵203会将相位侦测器201的输出相位电压转换成定电流,且对下一级的回路滤波器205的电容Cf充电,而使得电荷泵103的输出电压Vout上升至接近1.25V。驱动单元219的输出端的工作电压Vcc_inv则由400mV开始爬升,动态回路操作电压Vctrl则由于差动放大器的特性被锁定于200mV,而此时环形振荡器单元209的输出时脉信号Out_Clk则追随驱动单元219的输出端的工作电压Vcc_inv的爬升轨迹亦向上爬升。换言的,此时环形振荡器单元209的输出时脉信号Out_Clk主要是受第一电压频率增益Kvco1的影响。
在测试时间点t1时,压控振荡器207的输出频率已超过2.5GHz,故电荷泵203会抽回部份电流,而导致电荷泵203的输出电压Vout在测试时间点t1~t2间,呈现一向下的摆幅,而由于此输出电压Vout瞬间的变化量小于滤波单元215的时间常数,故并不影响驱动单元219的输出端的工作电压Vcc_inv,但则明显地反应于动态回路操作电压Vctrl上。由于第二电压频率增益Kvco2的影响,故此时环形振荡器单元209的输出时脉信号Out_Clk亦呈现一向下的摆幅。故换言的,此时环形振荡器单元209的输出时脉信号Out_Clk主要是受第二电压频率增益Kvco2的影响。
在测试时间t3点时,系统模拟参考频率出现一正负1%的频率抖动,而由于此参考频率的变化,电荷泵203的输出电压Vout亦随的变化,而此瞬间较快速的电压变化亦不影响驱动单元219的输出端的工作电压Vcc_inv,但同样地,亦明显地反应于动态回路操作电压Vctrl上。而亦由于第二电压频率增益Kvco2的影响,故此时环形振荡器单元209的输出时脉信号Out_Clk亦呈现频率抖动现象,同理,此时环形振荡器单元209的输出时脉信号Out_Clk亦主要是受第二电压频率增益Kvco2的影响。
由于电阻Rv与电容Cv的乘积所表示的时间常数可能会致使锁相回路200的锁定时间(lock time)增加非常多,故在本发明的另一实施例中,控制单元211还包括一与电阻Rv并联的开关SW。故而在锁相回路200的初始(initial)运作阶段,可以先导通开关SW以加速锁相回路200的锁定时间。还清楚来说,当锁相回路200在初始运作阶段时,可以先导通开关SW于一段时间(例如1微秒,但并不限制于此,可依实际设计需求来决定)。如此一来,驱动单元219所输出的电压(即第一反向器INV1、第二反向器INV2和第三反向器INV3的工作电压Vcc_inv)会快速跟随电荷泵203的输出电压Vout以接近锁相回路200欲锁定所需的电压,并且让压控振荡器207的输出时脉信号Out_Clk的频率接近于锁定。
此时,由于处理单元213所输出的动态回路操作电压Vctrl的电压值并不会影响压控振荡器207的输出时脉信号Out_Clk的频率太大,所以一旦开关SW被截止时,缓冲器Buf所输出的电压变化就会非常的缓慢(短时间内可视为未改变),从而对锁相回路200的回路动态(loop dynamic)没有太大的作用。
另一方面,当驱动单元219所输出的电压让压控振荡器207的输出时脉信号Out_Clk的频率快要锁定时,则转而由处理单元213所输出的动态回路操作电压Vctrl跟随电荷泵203的输出电压Vout的变化,并且影响锁相回路200的回路动态,但此时不管驱动单元219所输出的电压最终为何,处理单元213始终会输出动态回路操作电压Vctrl,藉以让输出时脉信号Out_Clk相对于动态回路操作电压Vctrl的第二电压频率增益Kvco2变化最小。
如此一来,由于压控振荡器207的增益与锁相回路200的回路频宽主要是由第二电压频率增益Kvco2所决定的,因此在第二电压频率增益Kvco2没有太大变化的条件下,锁相回路200的回路频宽变化就会相当的低且稳定,从而符合某些需要回路频宽变化很低的锁相回路的应用要求。
在此需要说明的是,上述实施例系以压控振荡器207应用于锁相回路200为例来进行说明,但单以压控振荡器207来看的话,压控振荡器207的增益以短时间看来主要是由第二电压频率增益Kvco2所决定,而压控振荡器207的增益以长时间看来则会由第一电压频率增益Kvco1与第二电压频率Kvco2共同所决定,但由于第一电压频率增益Kvco1会大于第二电压频率增益Kvco2,所以压控振荡器207的增益以长时间看来会近似于第一电压频率增益Kvco1。以另一种角度来说,由于锁相回路200在启动初期,由于参考频率与欲锁定频率相差甚多,故其频率追逐时间较长,而这段运作时间中,压控振荡器207的增益以近似于第一电压频率增益Kvco1,而当压控振荡器207的输出时脉信号Out_Clk的频率已锁定后,其后频率有遭遇扰动时,压控振荡器207的增益则主要是由第二电压频率增益Kvco2来决定。
另外,虽然上述实施例系以压控振荡器207应用于锁相回路200为例来进行说明,但本实施例的压控振荡器207的应用场合并不以此为限制。也就是说,只要需要一稳定的“回路频宽”的应用场合,本实施例的控振荡器207就适用,例如时脉数据恢复(clock data recovery,CDR)系统架构。
综上所述,本发明所提出的应用在锁相回路的压控振荡器的电压频率增益(Kvco)变化是由变化相当低(理想上为固定)的第二电压频率增益增益(Kvco2)所决定。如此一来,纵使采用极易受温度、电压及制程变化影响而由环形振荡器单元所组成的压控振荡器,其电压频率增益(Kvco)变化会相当低,从而使得锁相回路的回路频宽变化也会相当低与稳定。另外,由于压控振荡器系由环形振荡器单元所组成,故而不但能使用在低成本制程,且又同时具有电路架构简单、成本低以及所需布局面积小等多项优点,以利芯片设计者喜好将其设计于芯片当中。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (18)
1.一种压控振荡器,包括:
一环形振荡器单元,用以提供一输出时脉信号;以及
一控制单元,耦接该环形振荡器单元,用以接收一输出电压以分别提供一第一电压频率增益及一第二电压频率增益来控制该环形振荡器单元的输出时脉信号的频率,其中该第一电压频率增益大于该第二电压频率增益,
其中该控制单元包括:一滤波单元,用以接收该输出电压并耦接该环形振荡器单元,以提供该第一电压频率增益;以及一动态回路频率调整单元,分别耦接该环形振荡器单元及该滤波单元,用以提供该第二电压频率增益,
其中该动态回路频率调整单元包括:一处理单元,耦接该滤波单元,用以输出一动态回路操作电压;以及一电容调整单元,分别耦接该滤波单元及该环形振荡器单元,用以接收该动态回路操作电压,并依据该动态回路操作电压改变电容量。
2.根据权利要求1所述的压控振荡器,还包括:
一驱动单元,分别耦接该环形振荡器单元及该滤波单元,用以驱动该环形振荡器单元。
3.根据权利要求1所述的压控振荡器,其中该环形振荡器单元包括至少一反向器。
4.根据权利要求1所述的压控振荡器,其中该环形振荡器单元包括:
一第一反向器;
一第二反向器,其输入端耦接该第一反向器的输出端;以及
一第三反向器,其输入端耦接该第二反向器的输出端,而其输出端则耦接该第一反向器的输入端。
5.根据权利要求2所述的压控振荡器,其中该滤波单元包括:
一电阻,其第一端用以接收该输出电压;以及
一电容,其第一端耦接该电阻的第二端,而其第二端则耦接至一参考电位。
6.根据权利要求5所述的压控振荡器,其中该驱动单元包括一缓冲器,该缓冲器的输入端耦接该电阻的第二端,而该缓冲器的输出端则输出一电压以作为该环形振荡器单元的一工作电压。
7.根据权利要求4所述的压控振荡器,其中该电容调整单元包括:
一第一可变电容,该第一可变电容的控制端用以接收该动态回路操作电压,且该第一可变电容的一第一端耦接该第一反向器的输出端,而该第一可变电容的一第二端则耦接至一参考电压;
一第二可变电容,该第二可变电容的控制端用以接收该动态回路操作电压,且该第二可变电容的第一端耦接该第二反向器的输出端,而该第二可变电容的第二端则耦接至该参考电压;以及
一第三可变电容,该第三可变电容的控制端用以接收该动态回路操作电压,且该第三可变电容的第一端耦接该第三反向器的输出端,而该第三可变电容的第二端则耦接至该参考电压。
8.根据权利要求7所述的压控振荡器,其中该第一可变电容、该第二可变电容与该第三可变电容分别由一金氧半导体电晶体所组成。
9.根据权利要求5所述的压控振荡器,其中该控制单元还包括:
一开关,与该电阻并联。
10.根据权利要求2所述的压控振荡器,其中该第一电压频率增益为该环形振荡器单元的输出时脉信号的频率变化量与该驱动单元的输出电压变化量的比值,而该第二电压频率增益为该环形振荡器单元的输出时脉信号的频率变化量与该处理单元的输出电压变化量的比值。
11.根据权利要求2所述的压控振荡器,其中该滤波单元提供一时间常数,当该控制单元接收的输出电压变动率小于该时间常数时,该环形振荡器单元的输出时脉信号的频率受该第二电压频率增益的影响大于该第一电压频率增益。
12.根据权利要求1所述的压控振荡器,其中该电容调整单元包括至少一第一可变电容,该第一可变电容的控制端用以接收该动态回路操作电压,且该第一可变电容的第一端耦接该环形振荡器单元,而该第一可变电容的第二端则耦接至一参考电压。
13.根据权利要求1所述的压控振荡器,其中该处理单元包括一差动放大器。
14.根据权利要求5所述的压控振荡器,其中该处理单元包括一差动放大器,且该差动放大器的非反相端及反相端分别耦接该滤波单元的电阻的第一端及第二端。
15.一种锁相回路,包括:
一相位侦测器,用以比较一输入参考时脉信号与一输出时脉信号的相位,并据以输出一控制信号;
一电荷泵,耦接该相位侦测器,用以反应于该控制信号而产生一输出电压;
一回路滤波器,耦接该电荷泵,用以过滤该输出电压上的高频噪声;以及
一压控振荡器,包括:一环形振荡器单元,用以提供一输出时脉信号;以及一控制单元,耦接该环形振荡器单元,用以接收一输出电压以分别提供一第一电压频率增益及一第二电压频率增益来控制该环形振荡器单元的输出时脉信号的频率,其中该第一电压频率增益大于该第二电压频率增益,
其中该控制单元包括:一滤波单元,用以接收该输出电压并耦接该环形振荡器单元,以提供该第一电压频率增益;以及一动态回路频率调整单元,分别耦接该环形振荡器单元及该滤波单元,用以提供该第二电压频率增益,
其中该动态回路频率调整单元包括:一处理单元,耦接该滤波单元,用以输出一动态回路操作电压;以及一电容调整单元,分别耦接该滤波单元及该环形振荡器单元,用以接收该动态回路操作电压,并依据该动态回路操作电压改变电容量。
16.根据权利要求15所述的锁相回路,其中该压控振荡器还包括:
一驱动单元,分别耦接该环形振荡器单元及该滤波单元,用以驱动该环形振荡器单元。
17.根据权利要求15所述的锁相回路,还包括一除频器,该除频器耦接于该环形振荡器单元及该相位侦测器之间,用以降频该环形振荡器单元的输出时脉信号频率。
18.根据权利要求15所述的锁相回路,还包括一频率侦测器,该频率侦测器耦接于该环形振荡器单元及该电荷泵之间,用以侦测该环形振荡器单元的输出时脉信号频率是否已达一锁定频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910206070 CN102045064B (zh) | 2009-10-20 | 2009-10-20 | 锁相回路及其压控振荡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910206070 CN102045064B (zh) | 2009-10-20 | 2009-10-20 | 锁相回路及其压控振荡器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102045064A CN102045064A (zh) | 2011-05-04 |
CN102045064B true CN102045064B (zh) | 2013-03-13 |
Family
ID=43910914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910206070 Active CN102045064B (zh) | 2009-10-20 | 2009-10-20 | 锁相回路及其压控振荡器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102045064B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102801416B (zh) * | 2011-05-27 | 2015-03-04 | 联咏科技股份有限公司 | 锁相回路电路 |
CN108075773B (zh) * | 2016-11-14 | 2021-04-02 | 中芯国际集成电路制造(上海)有限公司 | 用于锁相环的启动电路及锁相环 |
TWI732367B (zh) * | 2019-12-02 | 2021-07-01 | 香港商吉達物聯科技股份有限公司 | 多位階雜訊重塑式轉換系統、方法及非暫存性電腦可讀取紀錄媒體 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789996A (en) * | 1988-01-28 | 1988-12-06 | Siemens Transmission Systems, Inc. | Center frequency high resolution digital phase-lock loop circuit |
CN1129369A (zh) * | 1994-11-03 | 1996-08-21 | 摩托罗拉公司 | 降低电荷泵电路内传输门的栅极电压的电路和方法 |
CN1815892A (zh) * | 2005-01-31 | 2006-08-09 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
EP1693967A1 (en) * | 2003-12-10 | 2006-08-23 | Matsushita Electric Industrial Co., Ltd. | Delta-sigma type fraction division pll synthesizer |
-
2009
- 2009-10-20 CN CN 200910206070 patent/CN102045064B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789996A (en) * | 1988-01-28 | 1988-12-06 | Siemens Transmission Systems, Inc. | Center frequency high resolution digital phase-lock loop circuit |
CN1129369A (zh) * | 1994-11-03 | 1996-08-21 | 摩托罗拉公司 | 降低电荷泵电路内传输门的栅极电压的电路和方法 |
EP1693967A1 (en) * | 2003-12-10 | 2006-08-23 | Matsushita Electric Industrial Co., Ltd. | Delta-sigma type fraction division pll synthesizer |
CN1815892A (zh) * | 2005-01-31 | 2006-08-09 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
Also Published As
Publication number | Publication date |
---|---|
CN102045064A (zh) | 2011-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11201625B2 (en) | Phase locked loop | |
Razavi | Design of monolithic phase-locked loops and clock recovery circuits-A tutorial | |
US7636007B2 (en) | Low jitter high phase resolution PLL-based timing recovery system | |
CN100508398C (zh) | 可调整增益曲线的相位检测电路与其方法 | |
CN100555872C (zh) | 扩频时钟生成电路及其控制方法 | |
TWI412234B (zh) | 鎖相迴路及其壓控振盪器 | |
CN101877589A (zh) | 锁相环电路 | |
CN102195642A (zh) | 锁相环电路及其控制方法、半导体集成电路和电子设备 | |
CN106160414A (zh) | 在脉宽调制切换频率的同步上有改进的切换式功率转换器 | |
US6538499B1 (en) | Low jitter transmitter architecture with post PLL filter | |
CN101204012A (zh) | 在切换式带宽反馈回路中使用自适应低通滤波器的锁相环系统 | |
CN101783679A (zh) | 锁相环电路 | |
CN102035544A (zh) | 电流源、电子装置和集成电路 | |
CN102045064B (zh) | 锁相回路及其压控振荡器 | |
CN101483060B (zh) | 时钟同步电路及其工作方法 | |
Hsieh et al. | A fully integrated spread-spectrum clock generator by using direct VCO modulation | |
US8237510B2 (en) | Implementing phase locked loop (PLL) with enhanced locking capability with a wide range dynamic reference clock | |
US9088285B2 (en) | Dynamic divider having interlocking circuit | |
JPH06132820A (ja) | 周波数変換回路 | |
EP1145440B1 (en) | Low jitter high phase resolution pll-based timing recovery system | |
CN104300972A (zh) | 一种粗调和细调相结合的环形压控振荡器电路 | |
US10866611B2 (en) | Phase difference generator error compensation method of digital frequency generator | |
US9019029B2 (en) | Systems and methods for impedance switching | |
US7224233B2 (en) | Smart lock-in circuit for phase-locked loops | |
KR101135872B1 (ko) | 스프레드 스펙트럼 클럭 발생기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |