CN101204012A - 在切换式带宽反馈回路中使用自适应低通滤波器的锁相环系统 - Google Patents

Abstract

涉及锁相环(PLL)电路(100)的方法和系统，其中锁相环(PLL)电路(100)包括：用于接收误差信号并提供锁定信号的局部锁定检测器(180)，和用于接收所述误差信号并提供电荷信号的电荷泵(120)。回路滤波器提供第一回路滤波器带宽和第二回路滤波器带宽。所述回路滤波器包括第一低通滤波器(130)，其被设置成接收所述电荷信号和所述锁定信号，并根据所述锁定信号来改变滤波器特性，并且提供第一滤波信号。所述回路滤波器包括第二低通滤波器(150)，其被设置成接收所述第一滤波信号和所述锁定信号，并根据所述锁定信号来改变滤波器特性，并且提供回路滤波信号。所述PLL电路包括用于接收所述回路滤波信号并且提供输出信号的压控振荡器(VCO)(160)，和用于接收所述输出信号并且将所述输出信号进行分频以提供所述参考信号的分频器(170)。

Description

在切换式带宽反馈回路中使用自适应低通滤波器的锁相环系统

技术领域

本发明主要涉及锁相环，特别是使用了可变带宽切换和自适应低通滤波器的锁相环。

背景技术

锁相环(PLL)是一种能产生周期性输出信号的电路，并且这种周期性输出信号与周期性输入信号具有恒定的相位关系。PLL被广泛地应用于多种测量、微处理器、和通信应用。考虑到要同时达到良好输出分辨率(狭窄的信道间隔)、快速锁定时间、低抖动，PLL设计者总会面对巨大的挑战。这时可能会出现很大的困难，因为减少抖动和改进回路稳定性相位裕度所需要的低回路带宽增加了PLL锁定时间。

出于同步的目的，PLL典型地被用于在获得输入信号的频率和相位信息之后产生输出信号。虽然输出信号的频率最终被锁定为输入信号的频率，但是输入信号和输出信号之间的静态相位误差还是存在。相位频率检测器(PFD)被用来比较输入信号和输出信号之间相位误差和频率。由PFD产生的脉冲序列与相位误差成比例并且被提供到电荷泵，而电荷泵的输出被结合至回路滤波器，并且回路滤波器的输出控制压控振荡器(VCO)。来自VCO的输出信号被提供到N次分频电路，而N次分频电路的输出被用于反馈至相位比较器。最终，来自VCO的输出信号将以相对于输入信号的一个静态相位误差锁定在输入信号上。

锁相环工作中的挑战包括在一个宽的带宽范围内快速锁定至输入信号并且具有在完成锁定后的精确的追踪。这些和其它的一些限制对锁相环实施提出了挑战。

发明内容

本发明的多个方面都关于为了针对并解决上述问题而将输出信号的相位锁定在输入信号的相位的方法和装置。

依据一个实施例，本发明关于包括将输出信号的相位锁定在输入信号的相位的通信方法。所述方法包括确定输入信号和输出信号之间的相位误差。确定输入信号的噪声特性。利用所确定的相位误差和所确定的噪声特性对锁相环(PLL)的回路特性进行修改从而使得锁相环中的低通滤波器从第一传递函数调整至第二传递函数。

依据另一个实施例，本发明关于具有相位检测器的锁相环(PLL)电路，所述检测器用于比较参考信号和输入信号的相位，并且根据参考信号和输入信号之间的相位差来提供误差信号。所述PLL电路包括用于接收所述误差信号并提供锁定信号的局部锁定检测器，此外所述PLL电路包括用于接收所述误差信号并提供电荷信号的电荷泵。回路滤波器被设置成提供第一回路滤波器带宽和第二回路滤波器带宽中的一个，并且第二回路滤波器带宽比第一回路滤波器带宽更加窄，其中在所述PLL电路的第一相位运行期间回路滤波器提供第一回路滤波器带宽，而在所述PLL电路的第二相位运行期间回路滤波器提供第二回路滤波器带宽。所述回路滤波器包括第一低通滤波器，所述第一低通滤波器被设置成接收所述电荷信号和所述锁定信号，并被设置成根据所述锁定信号从而在所述PLL电路的第一相位运行和第二相位运行中的一种或者两种情况下改变滤波器特性，并且提供第一滤波信号。回路滤波器还包括第二低通滤波器，所述第二低通滤波器被设置成接收所述第一滤波信号和所述锁定信号，并被设置成根据所述锁定信号从而在所述PLL电路的所述第一相位运行和所述第二相位运行中的一种或者两种情况下改变滤波器特性，并且提供回路滤波信号。所述PLL电路包括用于接收所述回路滤波信号并且提供输出信号的压控振荡器(VCO)，所述PLL电路还包括用于接收所述输出信号并且将所述输出信号进行分频以提供参考信号的分频器。

以上关于本发明的总结并不在于描述本发明的每个实施方式或者每个实施例。本发明的优势和效果连同对本发明更加深刻的理解通过参考以下详细描述和权利要求并结合附图将变得明显和容易理解。

附图说明

通过参考以下对多种实施例的详细描述并结合附图，对本发明将得到更加深刻的理解，其中：

图1是根据本发明示例实施例的使用了可变带宽切换和自适应低通滤波器的锁相环的框图；

图2是典型的(理想的)PLL输出相位-噪声曲线图；

图3是可用于类型-II PLL的三阶低通滤波器的电路RC模型；

图4是根据本发明示例实施例的自适应低通滤波器电路的框图；

图5A是一种作为例子的逻辑电路，它用于对根据本发明示例实施例的锁相环中的自适应低通滤波器中的电容器进行切换；

图5B是一种作为例子的电容器和开关装置，它用于对根据本发明示例实施例的锁相环中的自适应低通滤波器中的电容器进行切换；

图5C是根据本发明示例实施例的锁相环中的自适应低通滤波器的时序图；

图6是根据本发明示例实施例的用于自适应低通滤波器的另一种电路的框图；

图7是根据本发明示例实施例的自适应低通滤波器的开环增益伯德图(bode plot)。

具体实施方式

本发明可以具有各种修改和替换形式，其具体实施例通过附图中的例子予以表示并将予以详细描述。但是，应该理解的是，本发明并不限于所描述的特殊的实施例。相反，本发明覆盖在由权利要求所定义的本发明的范围内的所有的修改、等同物、以及替换。

本发明被认为可以应用于各种电路和包括电子通信、倍频、频率跟踪、信号合成、以及其它利用了主动反馈和/或控制的方法在内的方法。虽然本发明不必限制于这类应用，但是本发明不同方面的评估通过对在这种情况下的例子的讨论而被最好地获得。

根据本发明的示例实施例，通信方法包括将输出信号的相位锁定在输入信号的相位。所述方法包括确定输入信号和输出信号之间的相位误差。确定输入信号的噪声特性。利用所确定的相位误差和所确定的噪声特性对锁相环(PLL)的回路特性进行修改从而使得锁相环中的低通滤波器从第一传递函数调整至第二传递函数。

PLL频率合成器是通信和计算系统中的重要的构件块。射频(RF)收发器电路中的频率变换和计算系统的时钟产生都典型地使用精确的高性能PLL系统。PLL的相位-噪声是计算系统中针对整个片上(on-chip)频率分布的信号源对时钟不稳定性所做的贡献的总和。因此，降低PLL相位-噪声是所有设计中的所希望的要素。

PLL合成器的相位-噪声性能不仅依靠系统的多个部分(以块指代)的分别的性能参数还依靠这个PLL系统的特性。典型地，具有宽带低通滤波器(LPF)的PLL的特征在于其具有快速捕获块(acquisition block)，但是其中可能包括了噪声性能。因此，为了将高性能PLL与超短捕获时间结合起来，根据本发明的PLL使用了具有自适应LPF和可变带宽切换的PLL。

根据本发明的一个示例实施例，本发明所提议的PLL结构集成了三阶类型-II PLL、四阶类型-II PLL、以及自适应LPF。类型-II四阶PLL实施可以被选择用来在稳定状态运行时确保充分的噪声和寄生信号抑制。类型-II三阶PLL实施可以被选择用来确保PLL快速捕获低于1微秒。此外，自适应LPF可被选择用来在相位过渡期间消除突然的带宽变化。例如，根据本发明的PLL系统可以从10兆赫三阶切换至1兆赫四阶系统。图1示出了根据本发明的简化的PLL框图。

图1示出了包括相位频率检测器(PFD)110、相位误差检测器180、电荷泵120、第一自适应LPF 130(此处指定为LPF1)、第二自适应LPF 150(此处指定为LPF2)、压控振荡器160、和分频电路170的PLL系统100。如以下将进一步描述的，LPF 130可以具有任意个可切换以产生滤波器132、134、136、和138的RC元件。四个滤波器132、134、136、和138的指定仅仅是出于说明的目的而不是出于限制的目的。类似的，LPF 150可以具有任意个可切换以产生滤波器152、154、156、和158的RC元件。跨导运算放大器(OTA)140提供了LPF 130和LPF 150之间的增益级(指定为K)。

根据本发明的电路所面临的一个普遍的问题就是噪声。PLL系统100带宽和它的阶数决定了整个PLL系统100的噪声形状。图2示出了PLL系统100的典型的单边带(SSB)相位-噪声图200。相位-噪声性能显示了三个区域。第一相位-噪声区域210由参考振荡器噪声支配。第二区域220被定义为PLL近载波(Close-in)噪声。第二区域220由参考信号CP的噪声和分频器噪声支配。在PLL带宽之外的第三区域230实际上是压控振荡器(例如压控振荡器160)、相位频率检测器(例如分频电路170)、和电源噪声。为了达到一个可接受的噪声性能，要研究所有范围，并且要仔细考虑回路参数以求降低本发明的整个输出相位-噪声。

为了实现PLL阶数可编程性以及在一个回路系统中它的带宽，根据本发明使用了自适应LPF。回路滤波器通道由图1所示的两个块组成，即LPF 130和LPF 150。在LPF 130中(例如将在后面参考图4而进一步予以描述)，具有无源滤波器的三阶类型-II PLL采用增加电荷泵120来构建。作为例子，如图3所示无源滤波器300使用了两个电容器310、320和一个电阻器330。无源滤波器300的阻抗可表示为：

$Z_{\mathrm{LPF}1}=\frac{1+s\·{\mathrm{\τ}}_Z}{s\·(C+C_p)\·(1+s\·{\mathrm{\τ}}_p)}$ (式1)

其中

τ_Z＝R·C并且 ${\mathrm{\τ}}_P=R\·{(\frac{1}{C}+\frac{1}{C_P})}^{-1}$ (式2)

图3示出了用于三阶类型-II PLL的无源滤波器。因此，可编程LPF 130并入了电容器C 310和CP 320，如同图4所示LPF 130被分成n个部分。图4中，电阻器被指定为大写字母R，电容器被指定为大写字母C，两者都有指示了电路各个元件的下标。指定为块420的第一部分包括OTC 410以及相关的电容器和电阻器，这将在后面予以进一步的说明和描述。指定为块430的第二部分包括开关和电容器，这将在后面通过参考图5A到图5C来进一步描述实现根据本发明的自适应低通滤波。图3和图4中的电容和电阻值表示为：

C＝C_1A+C_1B+C_1C+C_1D+…

C_P＝C_2A+C_2B+C_2C+C_2D+…                      (式3)

R＝R_Z1+R_Z2+R_Z3+…

LPF 130的各个部分可以被不重叠的双相信号(图5C所示)所控制，不重叠的双相信号在PLL带宽切换或者正常工作状态期间被用于无噪声PLL系统100的运行。图5示出了根据本发明的控制信号的时序的例子。

在图5A到图5C中，为了调整根据本发明的滤波器，电路510示出了用于控制在LPF 130中或者LPF 130之外的电容器的切换的一种可能的实施例。图5B示出了与由图5A中的电路510所产生的开关信号520、530、540、550分别相关的开关组^e、

^o、

利用开关信号520、530、540、和550切换电容C(i)(在图5A中示出并且与图5C中的信号560相关)。如图4中所示，图5B中的块430与块420相连接。

因此，LPF 130的频率响应可以通过连接或断开每个RC组而改变，如图5A、图5B、和图5C所示。每个断开的部分可以由单位增益跨导运算放大器(OTA 410)所控制，OTA 410反射(reflect)了由PLL系统100捕获到并存储在LPF 130的连接的部分中的瞬时电荷。利用对由PLL系统100捕获到的瞬时电荷的反射，所述开关组^e、

^o、

的开关噪声被降低。

现在参见图6，如在以上参考图2时所概述的，整个PLL系统100输出相位-噪声主要依靠PLL回路传递函数。因此，可以通过增加包括部分A、部分B、和部分C的可编程LPF 150来使得第三极点在(式2)的上部被加入到LPF传递函数。LPF 150的可编程性在结构和控制上类似于如上在参考图5A、图5B、和图5C所说明的电容切换时所描述的LPF 130。图6示出了具有无源滤波器部分A的LPF2 150的示例实施例。可以引入部分A中的电阻器R，电阻器R的值代表了增益级K 140的输出电阻。增益级K 140是在两个无源网络之间提供电分离的任意增益级，从而避免了所述两个网络之间的阻抗加载。这个块可以由增益系数K和它的输出阻抗R所描述。在该特殊情况下，输出阻抗R与C3A、C3B、C3C、或C3D相结合定义了第四极点的位置。如在图6中的部分D所指出的，该电路可以加入任意个无源滤波器部分。例如，部分D可以是部分C的重复，于是图6中所示的电路又加入了两个开关和一个电容器(例如指定为电容器C3D)。

PLL在启动时的动态特性是一个需要考虑的重要的设计参数。PLL系统100的动态性能包括两个不同的步骤：频率捕获和相位校正。在第一个步骤中，PLL系统100在上电时从未锁定状态启动并且完成频率锁定至给定的频率。因此，为了达到快速捕获时序，根据本发明可以使用类型-II三阶PLL，其开环传递函数为：

$\mathrm{GH}\left(s\right)=\frac{I_p\·K_{\mathrm{VCO}}}{2\·\mathrm{\π}\·N\·(C_{1A}+C_{2A})}\·\frac{1+s{\·\mathrm{\τ}}_Z}{s^2\·(1+s\·{\mathrm{\τ}}_{p1})\·(1+s\·{\mathrm{\τ}}_{p2})}$ (式4)

其中低频零点和极点位置被定义为：

${\mathrm{\τ}}_{p1}=(R_{Z1}+R_{Z2}+R_{Z3}){\·(\frac{1}{C_{1A}}+\frac{1}{C_{2A}})}^{-1}$

τ_p1＞＞τ_p2＝R·C_3A                             (式5)

τ_Z＝(R_Z1+R_Z2+R_Z3)·C_1A                         (式6)

在该相位期间，只有C_1A、C_2A和R_ZX之和定义了PLL系统100动态。因此，部分B、C、和D中的元件C_1B、C_2B、C_1C、C_2C、C_2D工作在主LPF的控制之下，其中电压充电由单位增益OTA控制并且反射了由元件C_1A、C_2A捕获到的瞬时电荷。图7示出了由LPF通道的可编程部分所塑造的PLL系统100开环传递函数的特征。

在图7中，曲线图700示出了PLL系统100在一个宽的带宽内的传递函数，其示出了带宽切换结果和对根据本发明的低通滤波器LPF1 130及LPF2 150的调整的结果。曲线710示出了对具有与滤波器LPF1 130和LPF2 150相关联的下标A、B、C、和D的滤波器中心频率的选择对PLL系统100所做的贡献。曲线720示出了对A、B、和C的选择对PLL系统100所做的贡献。曲线730示出了对A、和B的选择对PLL系统100所做的贡献。曲线740示出了对仅仅A的选择对PLL系统100所做的贡献。通过如上所述的对RC环节的切换，整个PLL系统100特性可以被操作以达到快速锁定和受控制的信号追踪。

PLL系统100在稳定状态下的相位-噪声特性是一个重要的设计参数。根据本发明的系统通过将附加的极点以与 ${\mathrm{\ω}}_P=\frac{1}{{\mathrm{\τ}}_p}$ 相同的频率(利用式2)加入到传递函数来降低PLL在较大偏移时的输出相位-噪声。这在更高的偏移频率时甚至抑止了更多的噪声并可能允许回路参数大小不太严格。因此，为了达到在锁定条件下的低相位-噪声运行，根据本发明可以使用类型-II四阶PLL，其开环传递函数为：

$\mathrm{GH}\left(s\right)=\frac{I_p\·K_{\mathrm{VCO}}}{2\·\mathrm{\π}\·N\·(C_{1A}+C_{2A})}\·\frac{1+s\·{\mathrm{\τ}}_Z}{s^2\·(1+s\·{\mathrm{\τ}}_{p1})\·(1+s\·{\mathrm{\τ}}_{p2})}$ (式7)

其中低频零点和极点位置被定义为：

${\mathrm{\τ}}_{p1}=(R_{Z1}+R_{Z2}+R_{Z3}){\·(\frac{1}{C_{1A}}+\frac{1}{C_{2A}})}^{-1}$ (式8)

τ_p1＝τ_p2＝R·C_3A                               (式9)

τ_Z＝(R_Z1+R_Z2+R_Z3)·C_1A                          (式10)

上述在图中所示的各种实施例仅仅是出于说明的目的而提供的，它们不应该被解释为限制本发明。基于上述讨论和说明，本领域技术人员将很容易认识到在不用严格遵照此处所说明和描述的实例性的实施例和应用的情况下可以对本发明进行各种修改和变化。例如，除了频分以外的其他应用可以利用类似的方法而用于实施。此外，以上实施方式和示例实施例中的一个或者多个可以用多种方法实现，包括数字和/或模拟电路和/或基于软件的方法。以上实施方式和实施例例子同样可以与各种电路、装置、系统和包括用于结合存储器传输、通信、引导控制、和频率追踪的方法在内的方法相结合。这些方法结合本发明的各种示例实施例一起被实现。这种修改和变化并没有偏离由权利要求所阐明的本发明的真实范围。

Claims (10)

1.一种用于将输出信号的相位锁定在输入信号的相位的方法，所述方法包括步骤：确定所述输入信号和所述输出信号之间的相位误差；确定所述输入信号的噪声特性；以及利用所述确定的相位误差和所述确定的噪声特性对锁相环的回路特性进行修改从而使得所述锁相环中的低通滤波器从第一传递函数调整至第二传递函数。

2.如权利要求1所述的方法，其中修改锁相环的回路特性的步骤包括根据预定的噪声特性来移动所述低通滤波器的极点的位置。

3.如权利要求1所述的方法，其中修改锁相环的回路特性的步骤包括根据预定的相位误差来改变锁相环传递函数的阶数。

4.如权利要求1所述的方法，其中修改锁相环的回路特性的步骤包括根据预定的相位误差来改变锁相环传递函数的阶数以及根据预定的噪声特性来移动所述低通滤波器的极点的位置。

5.一种锁相环(PLL)电路(100)，其包括：相位检测器(110)，所述检测器用于比较参考信号和输入信号的相位，并且根据参考信号和输入信号之间的相位差来提供误差信号；局部锁定检测器(180)，用于接收所述误差信号并提供锁定信号；电荷泵(120)，用于接收所述误差信号并提供电荷信号；回路滤波器，所述回路滤波器被设置成提供第一回路滤波器带宽和第二回路滤波器带宽中的一个，其中所述第二回路滤波器带宽比所述第一回路滤波器带宽更窄，其中在所述PLL电路的第一相位运行期间所述回路滤波器提供所述第一回路滤波器带宽，而在所述PLL电路的第二相位运行期间所述回路滤波器提供所述第二回路滤波器带宽，所述回路滤波器包括：第一低通滤波器(130)，所述第一低通滤波器被设置成接收所述电荷信号和所述锁定信号，并被设置成根据所述锁定信号从而在所述PLL电路的所述第一相位运行和所述第二相位运行中的一种或者两种情况下改变滤波器特性，并且提供第一滤波信号；第二低通滤波器(150)，所述第二低通滤波器被设置成接收所述第一滤波信号和所述锁定信号，并被设置成根据所述锁定信号从而在所述PLL电路的所述第一相位运行和所述第二相位运行中的一种或者两种情况下改变滤波器特性，并且提供回路滤波信号；压控振荡器(VCO)(160)，其用于接收所述回路滤波信号并且提供输出信号；以及分频器(170)，用于接收所述输出信号并且将所述输出信号进行分频以提供所述参考信号。

6.如权利要求5所述的电路，其中所述第一和第二低通滤波器通过根据所述时钟信号的预定电平改变所述低通滤波器的所述频率响应来改变所述滤波器特性。

7.一种用于将输出信号的相位锁定在输入信号的相位的装置，包括：用于确定所述输入信号和所述输出信号之间的相位误差的装置；用于确定所述输入信号的噪声特性的装置；以及用于利用所述确定的相位误差和所述确定的噪声特性对锁相环的回路特性进行修改从而使得所述锁相环中的低通滤波器从第一传递函数调整至第二传递函数的装置。

8.如权利要求7所述的装置，其中所述修改装置包括用于根据预定的噪声特性来移动所述低通滤波器的极点的位置的装置。

9.如权利要求7所述的装置，其中所述修改装置包括用于根据预定的相位误差来改变锁相环传递函数的阶数的装置。

10.如权利要求7所述的装置，其中所述修改装置包括用于根据预定的相位误差来改变锁相环传递函数的阶数的装置和用于根据预定的噪声特性来移动所述低通滤波器的极点的位置的装置。

Images