CN100407579C - 电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器 - Google Patents

电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器 Download PDF

Info

Publication number
CN100407579C
CN100407579C CN028158601A CN02815860A CN100407579C CN 100407579 C CN100407579 C CN 100407579C CN 028158601 A CN028158601 A CN 028158601A CN 02815860 A CN02815860 A CN 02815860A CN 100407579 C CN100407579 C CN 100407579C
Authority
CN
China
Prior art keywords
transistor
charge pump
input
current
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN028158601A
Other languages
English (en)
Other versions
CN1639979A (zh
Inventor
M·A·T·桑杜莱努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
III Holdings 6 LLC
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1639979A publication Critical patent/CN1639979A/zh
Application granted granted Critical
Publication of CN100407579C publication Critical patent/CN100407579C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Control Of The Air-Fuel Ratio Of Carburetors (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种用于产生电流的电荷泵，尤其涉及用于调谐系统中的电荷泵，其中调谐系统包括锁相环，锁相环包括电流放大装置，其中所述电流放大装置包括跨导线性电路(Q13、Q11、Q9、Q1；Q14、Q12、Q10、Q2)。

Description

电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器
技术领域
本发明涉及一种用于产生电流的电荷泵，尤其是用于调谐系统中的电荷泵，其中调谐系统包括一个锁相环，该锁相环包括电流放大装置。
背景技术
电荷泵用在，例如，包括具有大调谐范围(“Sonet”/“SDH”应用)的锁相环(PLL)的调谐系统中，其中一种优选的应用是数据和时钟恢复(DCR)功能。但是，这种电荷泵还可以用在主要与线性鉴相器相关的任何类型调谐系统中，使得以上提到的实现不会损害这种电荷泵应用的通用性。
在PLL环境下，鉴相器(PD)差动驱动差动电荷泵的输入。由于电荷泵必须以线性模式工作，因此可以是线性或开关类型的。当使用开关型鉴相器时，输入脉冲是矩形信号，而且由差动电荷泵线性放大。
EP 0 718 978A1公开了一种差动电荷泵，它包括一个低通滤波网络、两个用于以基本连续的方式在低通滤波器两个重要节点注入相同电流的完全相同的电流发生器，及两对分别连接到所述节点的完全相同的开关控制电流发生器，每对都能吸收电流。构成所述两对电流发生器中每一对的两个发生器分别是由一对控制信号中的一个和所述控制信号对中另一个的反相信号控制的。所有四个开关控制发生器都可以是同类型的。用于在低通滤波器两个重要节点连续注入相同电流的两个电流发生器是通过公共反馈回路来控制的。低通滤波网络可以通过开关控制电流发生器来充电放电。
根据US 6,111,470A，已知一种带龟荷泵噪声消除的PLL电路，其中PLL电路的切换时间可以通过增加电路带宽来减少。电荷泵通常用于在PLL电路中驱动压控振荡器(VCO)。带宽的增加强化了由电荷泵引起的噪声。为了减小这种电荷泵噪声，利用一个斩波器稳定电路将噪声调制到足够高的频率，使低通滤波器过滤掉经过调制的噪声。
US 5,485,125公开了一种锁相变频振荡器装置，包括一个由电荷泵电路中电容器的充电或放电产生的控制信号控制的压控振荡器(VCO)。该电荷泵电路包括由来自检测VCO输出相位的鉴相器的上下命令信号驱动的电流源。当该命令信号同时激活时，一个逻辑门电路通过一个适合电流源中电流上升时间的延迟设备向鉴相器提供复位脉冲。该延迟设备包括一个构成切换对的晶体管，其中一个晶体管构成电流源。复位信号是在该晶体管被逻辑门电路开启后，当其电流达到其额定电流的选定比例时产生的。
在US 5,534,823A、US 5,943,382A和US 5,113,152A中公开了更多以类似上述方式包括电荷泵的PLL电路。
发明内容
本发明的一个目的是提供一种电荷泵，包括具有良好线性放大增益并能实现直流(DC)偏移的电流放大装置，使得输出晶体管在零集电极-基极电压下最优工作。
为了实现以上和其他目的，根据本发明，提供了一种电荷泵，尤其是用于调谐系统中的电荷泵。本发明的在包括锁相环的调谐系统中使用的用于产生电流的电荷泵，包括电流放大装置，其特征在于，所述电流放大装置包括跨导线性电路，该跨导线性电路包括：
一个输入端，
一个输出端，
第一晶体管，其基极被施加预定偏压，集电极连接到电源电压装置，而发射极连接到所述输入端，
第二晶体管，其基极连接到所述第一晶体管的基极，而集电极连接到所述电源电压装置，
第三晶体管，其基极连接到所述第一晶体管的发射极，集电极连接到所述第二晶体管的发射极，而发射极连接到电流源装置，及
第四晶体管，其基极连接到所述第二晶体管的发射极，集电极连接到所述输出端，而发射极连接到电流源装置。
根据本发明的电流放大装置提供了良好的线性放大增益。当在PLL环境下使用脉冲型鉴相器时，输入脉冲是由电荷泵线性放大的矩形信号。在输入端使用具有根据本发明结构的电流放大器的好处是双重的：
首先，PLL环境下鉴相器的电流电平不一定要选择最优才能获得最佳回路截止频率。它允许更灵活地以用户期望的系数按比例增减电流。电荷泵和回路滤波器的输出，如果有的话，是与其输入隔离的，并且使差动配置中所期望的共模控制变得容易。
其次，电流放大装置还实现DC偏移，从而输出晶体管能够在零集电极-基极电压下最优工作。
其他有利的实施方案定义在后文中。
在本发明的一种优选实施方案中，所述跨导线性电路包括一个输入端，一个输出端，基极施加预定偏压、集电极连接到电源装置、而发射极连接到所述输入端的第一晶体管，基极连接到所述第一晶体管的基极、集电极连接到所述电源装置的第二晶体管，基极连接到所述第一晶体管的发射极、集电极连接到所述第二晶体管的发射极、而发射极连接到所述输出端的第三晶体管，基极连接到所述第二晶体管的发射极、集电极连接到电流源装置、而发射极连接到所述输出端的第四晶体管。这些晶体管可以是npn型晶体管，而所述预定偏压可以是由所述电源装置所产生的电源电压的大约一半。
根据本发明的时钟恢复电路，包括上述电荷泵。
根据本发明的用于光纤通道的接收器，包括：
从传感器接收输入信号的输入端，其中传感器耦合到光纤通道，上述时钟恢复电路，耦合到输入端接收所述输入信号作为参考信号，耦合到所述时钟恢复电路和输入端的数据恢复电路，用于响应输入信号和时钟恢复电路的输出信号而产生数字输出信号，及
提供数字输出信号的输出端。
附图说明
通过以下描述并参考附图中的优选实施方案，本发明以上及其他目的和特征将变得很清楚，其中：
图1是根据本发明一种优选实施方案的差动电荷泵的原理电路图；
图2是包括该电荷泵的时钟恢复电路的一种优选实施方案；
图3是包括图2时钟恢复电路的光纤通道接收器的一种优选实施方案；及
图4是包括电荷泵的数据和时钟恢复单元的另一种优选实施方案。
具体实施方式
图1示出了一种差动电荷泵的优选实施方案的原理电路图。晶体管Q13、Q11、Q9和Q1定义了第一电流放大器和电平偏移器，而晶体管Q14、Q12、Q10和Q2定义了第二电流放大器和电平偏移器。晶体管Q13和Q14的基极偏压到大约为电源电压VCC一半的恒定电压VBIAS2。将晶体管Q13的发射极连接到第一电流源Io(1+x)的第一节点定义了第一输入IN+，而将晶体管Q14的发射极连接到第二电流源Io(1-x)的第二节点定义了反向第二输入IN-。
Q13、Q11、Q9、Q1和Q14、Q12、Q10、Q2分别连接成跨导线性电路。假定Q13和Q14偏置到相同的基极电压，其中该基极电压是上面提到的偏压VBIAS2，则Q13、Q11、Q9、Q1和Q14、Q12、Q10、Q2的基极-发射极电压分别有以下关系：
VBE13+VBE9＝VBE11+VBE1                        (1)
VBE14+VBE10＝VBE12+VBE2                       (2)
此外，通过Q13、Q11、Q9、Q1和Q14、Q12、Q10、Q2的集电极的电流分别有以下关系：
IC13×IC9＝IC11×IC1                          (3)
IC14×IC10＝IC12×IC2                         (4)
由于Q11和Q9的电流相等，因此Q1的电流是输入电流的复制，可以随发射极的大小增减；同样，由于Q12和Q10的电流相等，因此Q2的电流是反向第二输入电流的复制，可以随发射极的大小增减。因此，输入差动电流Io(1+x)和Io(1-x)分别在Q1和Q2的集电极中被复制并以由Q1和Q2确定的系数k按比例增减。
PMOS晶体管M5、M6充当提高用于将输出回路滤波器2同动态元件匹配电路4隔离的电路增益的级联晶体管。提供输出回路滤波器2用于对由动态元件匹配电路4中的切换效应产生的杂散信号进行局部滤波。
此外还提供了一个共模电路6，用来保持包括第一输出OUT+和反向第二输出OUT-的差动输出端的共模电压大约为电源电压VCC的一半。共模电路6测量差动输出端的共模电压并调节PMOS晶体管M5、M6中的奈托(netto)电流，直到PMOS晶体管M5、M6的DC电流等于Q1和Q2的集电极电流kIo。
输出回路滤波器2差动应用到第一输出OUT+和反向第二输出OUT-，并且在将其应用到，例如，VCO的调谐端口之前，优选地作为低通滤波器来过滤差动输出信号。
Q11和Q12发射极中的共模电压是由共模电路6来检测的，其中电压分别是VBIAS2-VBE11和VBIAS2-VBE12。
提供第一和第二共模电流源14和16以产生和向差动输出OUT+/OUT-注入共模偏流。选择该偏流使稳态下的输出共模电压为电源电压VCC的大约一半，即VCC/2。
当差动输出OUT+/OUT-的共模电压偏离其期望值(VCC/2)时，该变化量被共模电路6放大，并且从由第一和第二共模电流源14和16产生的偏流减去该差值。PMOS晶体管M5和M6中的netto电流对共模电压校正其偏差有调节作用。
通过选择电压VBIAS2使Q11和Q12发射极中的共模电压为电源电压VCC的大约一半，即VCC/2，输出晶体管Q1和Q2的集电极-基极电压为0，由此最小化了由其有限输出电阻引起的厄雷效应。
动态元件匹配电路4所充当的角色是降低流经M5和M6的netto电流的1/f噪声，同时减小其偏移量。当动态元件匹配电路4中信号的调换发生在一个远远超过回路滤波器2的切断频率的频率时，来自动态元件匹配电路4的杂散信号被回路滤波器2过滤掉了。
假如在PLL配置中差动电荷泵的差动输出端的任何偏移电压充当静态误差，则其效果是VCO的频率漂移。当脉冲型信号施加到PLL的鉴相器时，两次脉冲之间的休止状态转变为VCO的频率漂移。因此PLL必须再次开始需要耗费额外时间的频率获取过程。动态元件匹配电路的效果在这种情况下是有明显好处的。小于1/f的噪声还意味着PLL输出端更少的残留相位噪声。
对于共模噪声和来自衬底和电源的噪声，差动实现是健壮的。它允许输出端两倍的振荡，其效果是减小VCO的增益常数，这又有助于减小PLL的残留相位噪声。
光纤通信的出现带来了完全集成的光接收器，其中为了应付更高的集成密度和现有封装有限的热性能，低功率成为必须。在接收器一侧，需要数据和时钟恢复单元(DCR)，通常是基于PLL的，来恢复时钟信息和重调输入数据的定时。
图2示出了时钟恢复单元20的一种优选实施方案，包括电压可控振荡器22。可控振荡器22是锁频回路的一部分，其中锁频回路还包括控制信号发生器24。可控振荡器22有一个耦合到控制信号发生器24的粗调端口22a。控制信号发生器24接收来自参考信号发生器26，如石英，的参考信号Sref。可控振荡器22还构成锁相环的一部分，其中锁相环包括用于产生相位差信号Sd的鉴相器28，Sd表示输入信号Sin和反馈信号Sb之间的相位差。反馈信号Sb是由分频器30从可控振荡器22的输出信号获得的。此外，图3的时钟恢复电路20还包括电荷泵40，电荷泵40在其输入端接收来自鉴相器28的输出信号并将其输出端连接到低通滤波器42，低通滤波器42的输出端耦合到可控振荡器22的微调端口22b。
图3示出了用于光纤通道52的接收器50的一种优选实施方案。接收器50包括用于从传感器54接收输入信号Sin的输入端56，传感器54耦合到光纤通道52。图3的接收器50还包括图2的时钟恢复电路20，该电路耦合到用于接收作为参考信号的输入信号Sin的输入端56。数据恢复电路58耦合到时钟恢复电路20和输入端56，并包括产生响应输入信号Sin的数字输出信号Sout的输出端60。
图4示出了数据和时钟恢复单元的另一种优选实施方案，包括锁频回路和锁相环。图4的数据和时钟恢复单元包括匹配的电压可控振荡器，其中一个可控振荡器是锁频回路的一部分，另一个可控振荡器是锁相环的一部分。图4的数据和时钟恢复单元还包括两个电荷泵，其中一个电荷泵CP1包括在锁频回路中，而另一个电荷泵CP2包括在锁相环中。此外，图4的数据和时钟恢复单元还包括低通滤波器，其中一个低通滤波器LPF1包括在锁频回路中，而另一个低通滤波器LPF2包括在锁相环中。
在此应当指出，图2的时钟恢复电路的低通滤波器42与图4的数据和时钟恢复单元的低通滤波器LPF1和LPF2是上述关于图1的电荷泵的实现中所示的低通滤波器。

Claims (6)

1.在包括锁相环的调谐系统中使用的用于产生电流的电荷泵，包括电流放大装置，其特征在于，所述电流放大装置包括跨导线性电路，该跨导线性电路包括：
一个输入端，
一个输出端，
第一晶体管(Q13；Q14)，其基极被施加预定偏压，集电极连接到电源电压装置(VCC)，而发射极连接到所述输入端，
第二晶体管(Q11；Q12)，其基极连接到所述第一晶体管(Q13；Q14)的基极，而集电极连接到所述电源电压装置(VCC)，
第三晶体管(Q9；Q10)，其基极连接到所述第一晶体管(Q13；Q14)的发射极，集电极连接到所述第二晶体管(Q11；Q12)的发射极，而发射极连接到电流源装置，及
第四晶体管(Q1；Q2)，其基极连接到所述第二晶体管(Q11，Q12)的发射极，集电极连接到所述输出端，而发射极连接到电流源装置。
2.根据权利要求1所述的电荷泵，特征在于
所述晶体管是npn型晶体管。
3.根据权利要求1或2的电荷泵，特征在于所述预定偏压是由所述电源电压装置(VCC)产生的电源电压的一半。
4.时钟恢复电路，包括根据权利要求1的电荷泵。
5.根据权利要求4所述的时钟恢复电路，包括一个可控振荡器装置，该可控振荡器装置既是锁频回路的一部分，又是锁相环的一部分。
6.用于光纤通道(52)的接收器(50)，包括：
从传感器(54)接收输入信号(Sin)的输入端(56)，其中传感器(54)耦合到光纤通道(52)，
根据权利要求4或5的时钟恢复电路(20)，耦合到输入端(56)接收所述输入信号(Sin)作为参考信号，
耦合到所述时钟恢复电路(20)和输入端(56)的数据恢复电路(58)，用于响应输入信号(Sin)和时钟恢复电路(20)的输出信号(CL)而产生数字输出信号(Sout)，及
提供数字输出信号(Sout)的输出端(60)。
CN028158601A 2001-08-16 2002-07-09 电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器 Expired - Fee Related CN100407579C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01203125 2001-08-16
EP01203125.8 2001-08-16

Publications (2)

Publication Number Publication Date
CN1639979A CN1639979A (zh) 2005-07-13
CN100407579C true CN100407579C (zh) 2008-07-30

Family

ID=8180804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN028158601A Expired - Fee Related CN100407579C (zh) 2001-08-16 2002-07-09 电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器

Country Status (8)

Country Link
US (1) US6975175B2 (zh)
EP (1) EP1421693B1 (zh)
JP (1) JP4065423B2 (zh)
KR (1) KR100906302B1 (zh)
CN (1) CN100407579C (zh)
AT (1) ATE484100T1 (zh)
DE (1) DE60237904D1 (zh)
WO (1) WO2003017492A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007523564A (ja) * 2004-02-20 2007-08-16 ジーシーティー セミコンダクター インコーポレイテッド Ｌｃ発振器を備えたｐｌｌの粗チューニング時間の改良
US8081777B2 (en) 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation Volume-based adaptive biasing
US7408414B2 (en) * 2006-03-21 2008-08-05 Leadis Technology, Inc. Distributed class G type amplifier switching method
US20070236295A1 (en) * 2006-03-21 2007-10-11 Leadis Technology, Inc. FM Power Amplifier With Antenna Power Control
US20070285176A1 (en) * 2006-03-21 2007-12-13 Leadis Technology, Inc. Phase-Slipping Phase-Locked Loop
US7498880B2 (en) 2006-03-21 2009-03-03 Leadis Technology, Inc. Class L amplifier
US7522433B2 (en) * 2006-03-21 2009-04-21 Fairchild Semiconductor Corporation Efficient voltage rail generation
US8081785B2 (en) * 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation High efficiency converter providing switching amplifier bias
US8179372B1 (en) 2007-10-01 2012-05-15 Integrated Device Technology, Inc. Electronic display with array context-sensitive search (ACS) technology
US7733178B1 (en) 2007-10-24 2010-06-08 Fairchild Semiconductor Corporation High efficiency audio amplifier
US7750732B1 (en) 2007-12-04 2010-07-06 Fairchild Semiconductor Corporation Adaptive rail amplifier (ARA) technology
CN106655757B (zh) * 2015-11-04 2020-06-05 上海贝岭股份有限公司 电容式电荷泵

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483194A (en) * 1993-11-02 1996-01-09 Alcatel Mobile Communication France Differential current mode amplifier device
CN1165429A (zh) * 1996-03-29 1997-11-19 阿尔卑斯电气株式会社 多级可变增益放大器电路
JPH10215171A (ja) * 1997-01-30 1998-08-11 Hitachi Ltd Ｐｌｌ回路およびそれを用いた無線通信端末機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1545234A1 (de) 1965-09-01 1969-06-26 Basf Ag Verfahren zum Aufarbeiten russhaltiger Kohlenwasserstoffe
US5945855A (en) 1997-08-29 1999-08-31 Adaptec, Inc. High speed phase lock loop having high precision charge pump with error cancellation
US6650720B1 (en) 1998-12-22 2003-11-18 Xilinx, Inc. Phase lock loop and transconductance circuit for clock recovery
US6563375B1 (en) * 2000-10-16 2003-05-13 Koninklijke Philips Electronics N.V. Amplifier having stacked current-driven current drivers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483194A (en) * 1993-11-02 1996-01-09 Alcatel Mobile Communication France Differential current mode amplifier device
CN1165429A (zh) * 1996-03-29 1997-11-19 阿尔卑斯电气株式会社 多级可变增益放大器电路
JPH10215171A (ja) * 1997-01-30 1998-08-11 Hitachi Ltd Ｐｌｌ回路およびそれを用いた無線通信端末機器

Also Published As

Publication number Publication date
KR20040026709A (ko) 2004-03-31
EP1421693B1 (en) 2010-10-06
JP2005500782A (ja) 2005-01-06
ATE484100T1 (de) 2010-10-15
DE60237904D1 (de) 2010-11-18
US20030034847A1 (en) 2003-02-20
KR100906302B1 (ko) 2009-07-07
JP4065423B2 (ja) 2008-03-26
US6975175B2 (en) 2005-12-13
WO2003017492A3 (en) 2003-09-25
WO2003017492A2 (en) 2003-02-27
EP1421693A2 (en) 2004-05-26
CN1639979A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
EP1421694B1 (en) Differential charge pump
US4131861A (en) Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop
Foley et al. CMOS DLL-based 2-V 3.2-ps jitter 1-GHz clock synthesizer and temperature-compensated tunable oscillator
US6157180A (en) Power supply regulator circuit for voltage-controlled oscillator
EP2425533B1 (en) Supply-regulated phase-locked loop (pll) and method of using
CN100407579C (zh) 电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器
US6462594B1 (en) Digitally programmable phase-lock loop for high-speed data communications
CN103986464B (zh) 一种锁相环环路参数自校准装置及方法
CN101588178A (zh) 自偏置锁相环
US4494080A (en) Voltage-controlled oscillator with independent gain and frequency controls
JPS639409B2 (zh)
CN101594142A (zh) 具有增益控制的锁相回路及其电路、及电压控制振荡器
CN101877589A (zh) 锁相环电路
US6353368B1 (en) VCO circuit using negative feedback to reduce phase noise
US6624668B1 (en) Digitally programmable phase-lock loop for high-speed data communications
EP1421689B8 (en) Differential ring oscillator stage
US6211743B1 (en) Phase-locked loop having temperature-compensated bandwidth control
US20030034849A1 (en) Ring oscillator stage
EP0972341B1 (en) Extended frequency range relaxation oscillator with improved linearity
US20040263143A1 (en) Reference voltage generator for frequency divider and method thereof
JP2001326574A (ja) 位相同期回路およびクロック発生回路
KR100970916B1 (ko) 위상 동기 루프의 루프-필터의 튜닝
KR100274154B1 (ko) 고속저잡음링발진기용지연셀
Viswanathan et al. 4 GHz 130nm Low Voltage PLL Based on Self Biased Technique
CA2283892A1 (en) Extended frequency range relaxation oscillator with improved linearity

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070824

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070824

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150915

Address after: Delaware

Patentee after: III Holding 6 limited liability company

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20180709