JP3835561B2 - 電圧制御オシレータ及びｐｌｌ回路 - Google Patents
電圧制御オシレータ及びｐｌｌ回路 Download PDFInfo
- Publication number
- JP3835561B2 JP3835561B2 JP15440795A JP15440795A JP3835561B2 JP 3835561 B2 JP3835561 B2 JP 3835561B2 JP 15440795 A JP15440795 A JP 15440795A JP 15440795 A JP15440795 A JP 15440795A JP 3835561 B2 JP3835561 B2 JP 3835561B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- booster
- inverter
- voltage
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は高速回路動作に関し、より特定すれば、フェーズロックドループ集積回路の動作特性を改善する方法に関する。
【０００２】
【従来技術】
高速シリアル回線通信が次第に一般化し大型のパラレルコネクタの代わりに使われるようになってきている。高速シリアル回線の速度は各々の業界標準によって一定していない。シリアルインタフェースチップは一般にデータ転送用クロックを発生するためのフェーズロックドループ（ＰＬＬ）とデータ受信用の別のＰＬＬを必要とする。
【０００３】
高速ＰＬＬ回路では高速電圧制御オシレータ（ＶＣＯ）を使用する。ＶＣＯの動作速度がシリアルインタフェースチップが動作する周波数を決定する。周波数の分周と逓倍を行うことにより異なる動作速度を実現している。しかし動作速度が周波数の分周と逓倍で実現できない場合には、追加のＶＣＯを設計に組み込む必要が出てくる。適当なオシレータを選択することで異なる動作速度で動作するようにチップをプログラムできるようになる。
【０００４】
実際には、分周と逓倍を用いて２種類の動作速度が実現されるのみである。ＶＣＯの範囲は非常に広く、別のＶＣＯを追加すると設計が複雑になり更にシリコン表面積を浪費する。もっと簡単な解決方法は別の周波数範囲で動作できるような単一のＶＣＯを使用することである。１つの集積回路チップで幾つかの動作速度を実現できる能力を有することもまた有用であろう。
【０００５】
ＶＣＯの動作範囲（即ち特定範囲の入力電圧に対して考えられる出力周波数の範囲）もまた高速ＰＬＬ回路設計において考慮すべき重要な態様である。ＶＣＯを実施する１つの方法としては、リングオシレータを使用することがある。リングオシレータはカスケード接続遅延セルから構成される。遅延セルの個数と、各々の遅延セルの遅延時間で動作周波数が決まる。遅延セルの遅延時間は温度、供給電圧と処理によって変化することがあり、所望の動作点から遠く離れた動作範囲に押しやられることも有り得る。
【０００６】
フェーズロックドループの応用において、ＣＭＯＳ集積回路設計時にスターブインバータ遅延セル付き電圧制御リングオシレータを使用することがある。スターブインバータ遅延セルと並列にブースターインバータをもちいると更に動作周波数を高速化できる。しかし、ブースターインバータのため周波数範囲は周波数範囲の下端で制限される。ブースターインバータがどの程度大きいかと周波数範囲がどの程度高いか、またブースターインバータがどの位小さく周波数範囲がどの位低いかで妥協が生まれる。要するに、ブースターインバータの追加でオシレータの速度は向上するが、オシレータの周波数が制限される。 高周波ＶＣＯを設計する場合、処理の変化に起因する（所望の動作点からの）周波数ドリフトが低い歩留まりの原因となり得る。処理の変動の間で重複するように周波数範囲を拡張できれば、高い歩留まりが得られることになる。
【０００７】
【発明が解決しようとする課題】
本発明の目的はＶＣＯの改良を提供することである。
【０００８】
本発明の更なる目的は多重動作範囲ＶＣＯを提供することである。
【０００９】
本発明の更に別の目的は範囲拡張自在なＶＣＯを提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、ブースターインバータを有する複数の遅延セルと、前記ブースターインバータの少なくとも１つの電流を制限する電流供給源と、前記電流供給源を低周波領域において一定にそして高周波数領域において線形にバイアスするバイアス回路と、前記複数の遅延セルの一つと前記ブースターインバータに動作的に接続された複数の電圧−電流制御コンバータと、を備えることにより動作範囲を拡張したことを特徴とする電圧制御オシレータを提供するものである。そして、前記複数の遅延セルの少なくとも１つには、第１の電圧−電流制御コンバータが動作的に結合される。また、前記ブースターインバータの少なくとも１つには、第２の電圧−電流制御コンバータが動作的に結合される。
【００１１】
直線性の高い広範囲ＶＣＯも本発明で提供される。このような設計によりＶＣＯの周波数範囲を拡張することが可能になり、また回路を追加して応答の直線性を改善できる。更に、処理の変動に対するＶＣＯの応答を減少できる。
【００１２】
【実施例】
典型的なフェーズロックドループのブロック図を図１の参照番号１０で図示してある。入力の基準位相１２を１８でＶＣＯ２３の出力１４と比較する。荷電ポンプ１９がループフィルタ２０の荷電量を調整する。ループフィルタ２０の出力２２はオシレータ２３の周波数を制御する電圧である。ＶＣＯ２３は一般に電圧−電流（Ｖ−Ｉ）コンバータと電流制御オシレータ（ＩＣＯ）の２段階構成である。ＶＣＯ出力周波数はＶ−Ｉコンバータへの入力電圧に比例して変化する。
【００１３】
オシレータ２３は一般に図２に図示したような電流制御オシレータ１６を含む。ＩＣＯは奇数個の遅延セルを有する。各々の遅延セル２４は基本的に電流制御コンバータである。遅延セルが奇数個あるので、遅延セルはそれぞれのセルの伝播遅延により決定される速度で状態が常に変化する。遅延セルへの電流を変化させることでそれぞれのセルの伝播遅延が変化し、ＩＣＯの周波数が変化する。
【００１４】
図２の遅延セルの１つの詳細図を図３に図示する。遅延セルは電流スターブ差動インバータ２４である。スターブインバータ電流は２６と２８でＶ−Ｉコンバータ（図示していない）によりバイアスされ、Ｖ−Ｉコンバータの出力は入力Ｃ１とＣ２にミラーリングされる。Ｖ−Ｉコンバータの入力電圧が増加すると遅延セル内のミラーリングされたインバータ電流が増加し、オシレータの動作速度を増加させる。
【００１５】
より特定すれば、信号ＩＮ１とＩＮ２は差動インバータ２４の２個のインバータの入力、また信号ＯＵＴ１とＯＵＴ２は２つのインバータの出力信号である。Ｎ−ＦＥＴとＰ−ＦＥＴトランジスタ３０、３２は入力ＩＮ１から出力ＯＵＴ１への反転信号を提供する。同様に、Ｎ−ＦＥＴとＰ−ＦＥＴトランジスタ３４、３６は入力ＩＮ２から出力ＯＵＴ２への反転信号を提供する。入力ＩＮ１とＩＮ２は各々に対して位相が１８０°反転している。同様に、出力ＯＵＴ１とＯＵＴ２は各々に対して位相が１８０°ずれている。制御入力Ｃ１とＣ２はインバータを通る電流を変化させるので、遅延セルの伝播遅延が変化する。これによりオシレータの周波数が変化する。特定すれば、Ｐ−ＦＥＴ２６が電流供給源として動作し、入力Ｃ１で調節される。同様にＮ−ＦＥＴ２８は電流供給源として動作し、入力Ｃ２で調節される。遅延セル内のバイアス電流の増加によりインバータの動作が高速化し、そのためＶＣＯは高い周波数で作動するようになる。
【００１６】
ブースターインバータを主電流スターブインバータに組み込むことにより、更に強力な遅延セルが実現される。この改良型遅延セルは図４において参照番号３８で図示してある。ブースターインバータは４個のＦＥＴトランジスタ４０、４２、４４、４６からなる。ブースターインバータのトランジスタはオシレータの周波数を増加させる。主スターブインバータの強さとブースターインバータの間で均衡点を見つける必要がある。ブースターインバータの強さが増加するとＶＣＯの周波数範囲が高い周波数寄りにシフトする。ブースターのつよさが減少するとＶＣＯの周波数範囲は低い周波数へとシフトする。装置を適正に設定することで周波数と直線性の均衡が実現できる。しかしもっと広い周波数範囲が必要とされる場合には、この構成では不十分である。ブースターインバータの追加でオシレータの速度は向上するが、周波数範囲が制限されるためである。
【００１７】
［範囲拡張自在なＶＣＯ］
さらに広い動作周波数範囲を実現するには、図５に図示したように、複数の電圧制御電流供給源を実装してブースターインバータへの電流を制限する。この実装で３つの望ましい高価が実現できる。その第１は、電流供給源５０、５２、５４、５６がブースターインバータを通る電流を制限して電力消費を減少させる。第２には、減少した電流が処理変動の影響を最小限にとどめる一助となることである。つまりＶｄｄとＶｓｓへ直結した最善の場合のインバータは最悪の場合のインバータより多くの電流を流すことが出来、伝播遅延に影響を与えることになる。電流供給源を使用することで電流は一定に保たれる。ブースターインバータの定電流は処理の変動に対する遅延セルの感度を減少させる。定電流のため、伝播遅延はそれほど変化せず、処理変動に対する感度が減少する。
【００１８】
第３に、ＶＣＯは低い周波数で制御できる。例えば、伝播遅延が最短になるようにインバータ装置を設定した場合、ブースター回路の電流制御機能により主スターブインバータとブースターインバータ両方の遅延セル電流を枯渇させることが出来る。つまり低い周波数が実現可能である。また短い伝播遅延が高周波動作においても存在する。これによりＶＣＯは広い範囲又は拡張された範囲で動作するようになる。
【００１９】
電圧制御電流供給源５０、５２、５４、５６のためと電圧制御電流供給源２６、２８のための装置を含む図５の遅延セル５８電流の実施を図６に図示してある。電流供給源２６は入力Ｃ１でバイアス視、電流供給源２８は入力Ｃ２でバイアスする。電流供給源５０、５４は入力Ｃ３でバイアス視、電流供給源５２、５６は入力Ｃ４でバイアスする。
【００２０】
電流制御オシレータ６０の改良の略図を図７に図示する。２つのバイアス回路６２、６４は図７でＣ１、Ｃ２、Ｃ３、Ｃ４と表記した入力を駆動するために必要である。これら電流ミラーバイアス回路６２、６４の制御については後述する。
【００２１】
次に、遅延セル５８のブースターインバータ電流供給源５０、５２、５４、５６をどのようにバイアスするかを決定する。これらが主スターブインバータと同様にバイアスされると非直線性応答が得られる。これらが一定に維持されると周波数範囲の減少が得られる。これらの欠点を克服するためには、一体型線型バイアス方式を適用する。例えば、ブースターインバータの電流を低い周波数で一定に保持して下端での非直線性応答を減少させる。応答が通常形成されるもっと高い周波数では、ブースターインバータは直線的に増加するので範囲を増大させ回路の直線性が向上する。
【００２２】
電流制御オシレータの電圧制御を実現するには、２つのＶ−Ｉコンバータを使用し、１つは主スターブインバータ２４へ、もう１つはブースターインバータ電流供給源５０、５２、５４、５６に使用する。２つのＶ−Ｉコンバータの出力を各々図７に図示した電流ミラー回路６２、６４へ接続する。電流ミラー回路６２は入力ＢＨ２とＢＬ２で制御される。一組のＢＨとＢＬ電流ミラー入力を提供するための好適なＶ−Ｉコンバータを図８に図示する。図示した実施例では、電流ミラー回路６２の入力ＢＨ１とＢＬ１のための出力ＢＨとＢＬが生成される。対になったＶ−Ｉコンバータ回路（以下ではブースターＶ−Ｉコンバータと称する）は電流ミラー回路６４のための電流ミラー入力ＢＨ２とＢＬ２を生成するために使用する。
【００２３】
図８に図示した回路の電流バイアスは従来技術で一般に周知の典型的なバンドギャップ電圧基準から取り出し、入力ＶＢＩＡＳ１とＶＢＩＡＳ２へミラーリングする。入力ＶＲＥＦは一定の直流電圧に設定し、主Ｖ−Ｉコンバータ用には２．５Ｖ、ブースターＶ−Ｉコンバータ用には２．９Ｖが望ましい。入力ＶＦＩＬＴＥＲは図１の参照番号２２で図示したようにループフィルタ出力電圧である。主スターブインバータとブースターインバータ双方の電流制御応答のプロットを図９に図示する。実線の曲線６６は主スターブＶ−Ｉインバータの曲線である。参照番号６８で図示したように、ブースターインバータ電流供給源は低い周波数では一定に維持される。ブースターＶ−Ｉコンバータは従来技術で一般に周知の技術を用いてブースターインバータが約２．６Ｖで直線的にオンになり主スターブインバータがロールオフする直前に（即ち電流の増加による周波数増加が最小になる点で）応答を拡張し直線化するように適切な装置の大きさを選択して設計する。
【００２４】
Ｖ−Ｉコンバータと拡張遅延セルを有する電流制御オシレータを含むＶＣＯ全体の応答を図１０に図示する。オシレータの範囲は約２８５ＭＨｚ（３７０ＭＨｚ〜６５５ＭＨｚ）である。同じ技術を使用して設計した同様な２００ＭＨｚのリングオシレータと比較して、近似的に約３０％の範囲増加が認められる。要約すると、この応答はブースターインバータに電流供給源を追加し、広い周波数範囲にわたって得られる応答を直線化するような方法で制御することにより実現されるものである。
【００２５】
［多重範囲ＶＣＯ］
ブースターインバータ電流供給源５０、５２、５４、５６の電流を増減することで更なる動作範囲を実現できる。つまり、ブースターインバータ内の電流を増減することで周波数範囲を大幅に変更し、多重範囲動作を実現することが出来る。図１１にはこの多重範囲ＶＣＯの実際の遅延セル回路を図示する。図６の前述の遅延セルに４つの付加回路を追加している。付加回路８０、８２、８４、８６はブースターインバータ・バイアスを変更／増減するために必要な４つの電流供給源である。好適実施例においては、入力Ｃ３とＣ４を有効にするか、又は入力Ｃ５とＣ６を有効にするかのいずれかで、一度に一対の電流供給源だけがオンになる。しかし電流供給源は全て同時にオン又はオフにして、遅延セル／ＶＣＯの動作周波数範囲を更に変更することも出来る。多重範囲能力を備えた電流制御リングオシレータ全体を図１２に図示する。
【００２６】
図１２に図示した回路を正しく機能させるには、更に電流ミラー回路６６が必要である。追加の電流ミラー回路はブースターＶ−Ｉコンバータからの別の出力を必要とする。このような追加の電流ミラー回路を備えたブースターＶ−Ｉコンバータの好適実施例を図１３に図示する。この回路は図８に図示した回路と同様に動作するが、ＭＯＤＥ入力で適当な電流ミラー回路を選択するための選択が行えるようになっている点で異なっている。ブースターＶ−ＩコンバータのＭＯＤＥ入力は一度に１つだけの電流ミラー回路がオンになるように保障する。ＭＯＤＥ入力は利用者が制御自在なデジタル入力である。デジタル出力信号を生成可能などのような装置でも、例えばカスタム制御回路、マイクロコントローラ、又はその他の出力信号を有するプログラム可能な装置でＭＯＤＥ入力信号を駆動できる。
【００２７】
図１４のプロットはブースターインバータ内の電流が入力電圧でどのように変調されるかを示す。（破線で図示したような）大きい電流ほど応答が速くなる。主スターブインバータを通る電流は図９の出力電流６６を参照して前述したように線形掃引される。広い周波数範囲が要求されない場合には、鼻内の電流を全範囲にわたって一定に維持しておき、別の動作範囲で増減させることが可能である。
【００２８】
図１５は本明細書で説明した遅延セルの改良を使用した多重範囲リングオシレータの転送特性図である。出力周波数に対する入力電圧がプロットしてある。別の電流ミラー回路を選択することでどのように２つの異なった動作範囲を実現できるかを示す。ブースターインバータを経由する電流が別の値に増減した場合に転送特性における大幅な周波数シフト（即ち破線と実線の差）が起こることが分る。中間領域での周波数シフトは約１００ＭＨｚである。各々のプロットの利得はほぼ同一である。ＶＣＯ利得が大幅に変化した場合にループの安定性が犠牲にされることがあるので、これは重要な点である。
【００２９】
本発明の好適実施例を図示し説明してきたが、これは本明細書で開示した正確な構造に制限することを意図するものではなく、添付の請求項に定めるとおりに本発明の範囲内に入る全ての変化及び変更について権利を留保するものであることは理解されるべきことである。
【００３０】
【発明の効果】
リングオシレータの遅延セルを変更することにより、１つ以上の動作速度を有するＶＣＯが実現できる。また、ブースタインバータへの電流供給源を追加し選択的に電流を増減することにより、遅延セルの周波数範囲を大幅に変化させることが出来るようになり、多重範囲ＶＣＯが実現できる。さらに、ＶＣＯの周波数範囲を拡張することが可能になり、回路を追加して応答の直線性を改善できる他、処理の変動に対するＶＣＯの応答を減少できる。
【図面の簡単な説明】
【図１】 従来技術のフェーズロックドループ回路である。
【図２】 遅延セルを使用して構成したリングオシレータである。
【図３】 作動電流スターブインバータである。
【図４】 主電流スターブインバータとブースタインバータを含む遅延セルである。
【図５】 主電流スターブインバータと電流制御ブースタインバータを含む遅延セルである。
【図６】 図５の遅延セルで実現した回路の略図である。
【図７】 ＩＣＯの改良である。
【図８】 電圧−電流コンバータ回路である。
【図９】 ２つの電圧−電流コンバータ回路の応答特性のプロットである。
【図１０】 ＶＣＯの改良の周波数応答曲線である。
【図１１】 ブースタインバータ電流供給源が電流バイアスを増減させるように成した多重範囲ＶＣＯ用の遅延セルである。
【図１２】 図１１に図示した複数の遅延セルを使用する多重範囲ＩＣＯである。
【図１３】 電流を増減できる電圧−電流コンバータである。
【図１４】 電流を増減できる電圧−電流コンバータの応答特性のプロットである。
【図１５】 多重範囲ＶＣＯのシミュレーション結果である。
【符号の説明】
１０ フェーズロックドループ回路
１２ 入力基準位相
１４ ＶＣＯ出力
１６ ＩＣＯ（電流制御オシレータ）
１９ 荷電ポンプ
２０ ループフィルタ
２２ ループフィルタ出力
２３ ＶＣＯ（電圧制御オシレータ）
２４ 遅延セル
３０ Ｎ−ＦＥＴ
３２ Ｐ−ＦＥＴ
３４ Ｎ−ＦＥＴ
３６ Ｐ−ＦＥＴ
３８ 改良型遅延セル
４０ ＦＥＴ
４２ ＦＥＴ
４４ ＦＥＴ
４６ ＦＥＴ
５０ 電流供給源
５２ 電流供給源
５４ 電流供給源
５６ 電流供給源
６０ 電流制御オシレータ
６２ バイアス回路
６４ バイアス回路
６６ 電流ミラー回路
【産業上の利用分野】
本発明は高速回路動作に関し、より特定すれば、フェーズロックドループ集積回路の動作特性を改善する方法に関する。
【０００２】
【従来技術】
高速シリアル回線通信が次第に一般化し大型のパラレルコネクタの代わりに使われるようになってきている。高速シリアル回線の速度は各々の業界標準によって一定していない。シリアルインタフェースチップは一般にデータ転送用クロックを発生するためのフェーズロックドループ（ＰＬＬ）とデータ受信用の別のＰＬＬを必要とする。
【０００３】
高速ＰＬＬ回路では高速電圧制御オシレータ（ＶＣＯ）を使用する。ＶＣＯの動作速度がシリアルインタフェースチップが動作する周波数を決定する。周波数の分周と逓倍を行うことにより異なる動作速度を実現している。しかし動作速度が周波数の分周と逓倍で実現できない場合には、追加のＶＣＯを設計に組み込む必要が出てくる。適当なオシレータを選択することで異なる動作速度で動作するようにチップをプログラムできるようになる。
【０００４】
実際には、分周と逓倍を用いて２種類の動作速度が実現されるのみである。ＶＣＯの範囲は非常に広く、別のＶＣＯを追加すると設計が複雑になり更にシリコン表面積を浪費する。もっと簡単な解決方法は別の周波数範囲で動作できるような単一のＶＣＯを使用することである。１つの集積回路チップで幾つかの動作速度を実現できる能力を有することもまた有用であろう。
【０００５】
ＶＣＯの動作範囲（即ち特定範囲の入力電圧に対して考えられる出力周波数の範囲）もまた高速ＰＬＬ回路設計において考慮すべき重要な態様である。ＶＣＯを実施する１つの方法としては、リングオシレータを使用することがある。リングオシレータはカスケード接続遅延セルから構成される。遅延セルの個数と、各々の遅延セルの遅延時間で動作周波数が決まる。遅延セルの遅延時間は温度、供給電圧と処理によって変化することがあり、所望の動作点から遠く離れた動作範囲に押しやられることも有り得る。
【０００６】
フェーズロックドループの応用において、ＣＭＯＳ集積回路設計時にスターブインバータ遅延セル付き電圧制御リングオシレータを使用することがある。スターブインバータ遅延セルと並列にブースターインバータをもちいると更に動作周波数を高速化できる。しかし、ブースターインバータのため周波数範囲は周波数範囲の下端で制限される。ブースターインバータがどの程度大きいかと周波数範囲がどの程度高いか、またブースターインバータがどの位小さく周波数範囲がどの位低いかで妥協が生まれる。要するに、ブースターインバータの追加でオシレータの速度は向上するが、オシレータの周波数が制限される。 高周波ＶＣＯを設計する場合、処理の変化に起因する（所望の動作点からの）周波数ドリフトが低い歩留まりの原因となり得る。処理の変動の間で重複するように周波数範囲を拡張できれば、高い歩留まりが得られることになる。
【０００７】
【発明が解決しようとする課題】
本発明の目的はＶＣＯの改良を提供することである。
【０００８】
本発明の更なる目的は多重動作範囲ＶＣＯを提供することである。
【０００９】
本発明の更に別の目的は範囲拡張自在なＶＣＯを提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、ブースターインバータを有する複数の遅延セルと、前記ブースターインバータの少なくとも１つの電流を制限する電流供給源と、前記電流供給源を低周波領域において一定にそして高周波数領域において線形にバイアスするバイアス回路と、前記複数の遅延セルの一つと前記ブースターインバータに動作的に接続された複数の電圧−電流制御コンバータと、を備えることにより動作範囲を拡張したことを特徴とする電圧制御オシレータを提供するものである。そして、前記複数の遅延セルの少なくとも１つには、第１の電圧−電流制御コンバータが動作的に結合される。また、前記ブースターインバータの少なくとも１つには、第２の電圧−電流制御コンバータが動作的に結合される。
【００１１】
直線性の高い広範囲ＶＣＯも本発明で提供される。このような設計によりＶＣＯの周波数範囲を拡張することが可能になり、また回路を追加して応答の直線性を改善できる。更に、処理の変動に対するＶＣＯの応答を減少できる。
【００１２】
【実施例】
典型的なフェーズロックドループのブロック図を図１の参照番号１０で図示してある。入力の基準位相１２を１８でＶＣＯ２３の出力１４と比較する。荷電ポンプ１９がループフィルタ２０の荷電量を調整する。ループフィルタ２０の出力２２はオシレータ２３の周波数を制御する電圧である。ＶＣＯ２３は一般に電圧−電流（Ｖ−Ｉ）コンバータと電流制御オシレータ（ＩＣＯ）の２段階構成である。ＶＣＯ出力周波数はＶ−Ｉコンバータへの入力電圧に比例して変化する。
【００１３】
オシレータ２３は一般に図２に図示したような電流制御オシレータ１６を含む。ＩＣＯは奇数個の遅延セルを有する。各々の遅延セル２４は基本的に電流制御コンバータである。遅延セルが奇数個あるので、遅延セルはそれぞれのセルの伝播遅延により決定される速度で状態が常に変化する。遅延セルへの電流を変化させることでそれぞれのセルの伝播遅延が変化し、ＩＣＯの周波数が変化する。
【００１４】
図２の遅延セルの１つの詳細図を図３に図示する。遅延セルは電流スターブ差動インバータ２４である。スターブインバータ電流は２６と２８でＶ−Ｉコンバータ（図示していない）によりバイアスされ、Ｖ−Ｉコンバータの出力は入力Ｃ１とＣ２にミラーリングされる。Ｖ−Ｉコンバータの入力電圧が増加すると遅延セル内のミラーリングされたインバータ電流が増加し、オシレータの動作速度を増加させる。
【００１５】
より特定すれば、信号ＩＮ１とＩＮ２は差動インバータ２４の２個のインバータの入力、また信号ＯＵＴ１とＯＵＴ２は２つのインバータの出力信号である。Ｎ−ＦＥＴとＰ−ＦＥＴトランジスタ３０、３２は入力ＩＮ１から出力ＯＵＴ１への反転信号を提供する。同様に、Ｎ−ＦＥＴとＰ−ＦＥＴトランジスタ３４、３６は入力ＩＮ２から出力ＯＵＴ２への反転信号を提供する。入力ＩＮ１とＩＮ２は各々に対して位相が１８０°反転している。同様に、出力ＯＵＴ１とＯＵＴ２は各々に対して位相が１８０°ずれている。制御入力Ｃ１とＣ２はインバータを通る電流を変化させるので、遅延セルの伝播遅延が変化する。これによりオシレータの周波数が変化する。特定すれば、Ｐ−ＦＥＴ２６が電流供給源として動作し、入力Ｃ１で調節される。同様にＮ−ＦＥＴ２８は電流供給源として動作し、入力Ｃ２で調節される。遅延セル内のバイアス電流の増加によりインバータの動作が高速化し、そのためＶＣＯは高い周波数で作動するようになる。
【００１６】
ブースターインバータを主電流スターブインバータに組み込むことにより、更に強力な遅延セルが実現される。この改良型遅延セルは図４において参照番号３８で図示してある。ブースターインバータは４個のＦＥＴトランジスタ４０、４２、４４、４６からなる。ブースターインバータのトランジスタはオシレータの周波数を増加させる。主スターブインバータの強さとブースターインバータの間で均衡点を見つける必要がある。ブースターインバータの強さが増加するとＶＣＯの周波数範囲が高い周波数寄りにシフトする。ブースターのつよさが減少するとＶＣＯの周波数範囲は低い周波数へとシフトする。装置を適正に設定することで周波数と直線性の均衡が実現できる。しかしもっと広い周波数範囲が必要とされる場合には、この構成では不十分である。ブースターインバータの追加でオシレータの速度は向上するが、周波数範囲が制限されるためである。
【００１７】
［範囲拡張自在なＶＣＯ］
さらに広い動作周波数範囲を実現するには、図５に図示したように、複数の電圧制御電流供給源を実装してブースターインバータへの電流を制限する。この実装で３つの望ましい高価が実現できる。その第１は、電流供給源５０、５２、５４、５６がブースターインバータを通る電流を制限して電力消費を減少させる。第２には、減少した電流が処理変動の影響を最小限にとどめる一助となることである。つまりＶｄｄとＶｓｓへ直結した最善の場合のインバータは最悪の場合のインバータより多くの電流を流すことが出来、伝播遅延に影響を与えることになる。電流供給源を使用することで電流は一定に保たれる。ブースターインバータの定電流は処理の変動に対する遅延セルの感度を減少させる。定電流のため、伝播遅延はそれほど変化せず、処理変動に対する感度が減少する。
【００１８】
第３に、ＶＣＯは低い周波数で制御できる。例えば、伝播遅延が最短になるようにインバータ装置を設定した場合、ブースター回路の電流制御機能により主スターブインバータとブースターインバータ両方の遅延セル電流を枯渇させることが出来る。つまり低い周波数が実現可能である。また短い伝播遅延が高周波動作においても存在する。これによりＶＣＯは広い範囲又は拡張された範囲で動作するようになる。
【００１９】
電圧制御電流供給源５０、５２、５４、５６のためと電圧制御電流供給源２６、２８のための装置を含む図５の遅延セル５８電流の実施を図６に図示してある。電流供給源２６は入力Ｃ１でバイアス視、電流供給源２８は入力Ｃ２でバイアスする。電流供給源５０、５４は入力Ｃ３でバイアス視、電流供給源５２、５６は入力Ｃ４でバイアスする。
【００２０】
電流制御オシレータ６０の改良の略図を図７に図示する。２つのバイアス回路６２、６４は図７でＣ１、Ｃ２、Ｃ３、Ｃ４と表記した入力を駆動するために必要である。これら電流ミラーバイアス回路６２、６４の制御については後述する。
【００２１】
次に、遅延セル５８のブースターインバータ電流供給源５０、５２、５４、５６をどのようにバイアスするかを決定する。これらが主スターブインバータと同様にバイアスされると非直線性応答が得られる。これらが一定に維持されると周波数範囲の減少が得られる。これらの欠点を克服するためには、一体型線型バイアス方式を適用する。例えば、ブースターインバータの電流を低い周波数で一定に保持して下端での非直線性応答を減少させる。応答が通常形成されるもっと高い周波数では、ブースターインバータは直線的に増加するので範囲を増大させ回路の直線性が向上する。
【００２２】
電流制御オシレータの電圧制御を実現するには、２つのＶ−Ｉコンバータを使用し、１つは主スターブインバータ２４へ、もう１つはブースターインバータ電流供給源５０、５２、５４、５６に使用する。２つのＶ−Ｉコンバータの出力を各々図７に図示した電流ミラー回路６２、６４へ接続する。電流ミラー回路６２は入力ＢＨ２とＢＬ２で制御される。一組のＢＨとＢＬ電流ミラー入力を提供するための好適なＶ−Ｉコンバータを図８に図示する。図示した実施例では、電流ミラー回路６２の入力ＢＨ１とＢＬ１のための出力ＢＨとＢＬが生成される。対になったＶ−Ｉコンバータ回路（以下ではブースターＶ−Ｉコンバータと称する）は電流ミラー回路６４のための電流ミラー入力ＢＨ２とＢＬ２を生成するために使用する。
【００２３】
図８に図示した回路の電流バイアスは従来技術で一般に周知の典型的なバンドギャップ電圧基準から取り出し、入力ＶＢＩＡＳ１とＶＢＩＡＳ２へミラーリングする。入力ＶＲＥＦは一定の直流電圧に設定し、主Ｖ−Ｉコンバータ用には２．５Ｖ、ブースターＶ−Ｉコンバータ用には２．９Ｖが望ましい。入力ＶＦＩＬＴＥＲは図１の参照番号２２で図示したようにループフィルタ出力電圧である。主スターブインバータとブースターインバータ双方の電流制御応答のプロットを図９に図示する。実線の曲線６６は主スターブＶ−Ｉインバータの曲線である。参照番号６８で図示したように、ブースターインバータ電流供給源は低い周波数では一定に維持される。ブースターＶ−Ｉコンバータは従来技術で一般に周知の技術を用いてブースターインバータが約２．６Ｖで直線的にオンになり主スターブインバータがロールオフする直前に（即ち電流の増加による周波数増加が最小になる点で）応答を拡張し直線化するように適切な装置の大きさを選択して設計する。
【００２４】
Ｖ−Ｉコンバータと拡張遅延セルを有する電流制御オシレータを含むＶＣＯ全体の応答を図１０に図示する。オシレータの範囲は約２８５ＭＨｚ（３７０ＭＨｚ〜６５５ＭＨｚ）である。同じ技術を使用して設計した同様な２００ＭＨｚのリングオシレータと比較して、近似的に約３０％の範囲増加が認められる。要約すると、この応答はブースターインバータに電流供給源を追加し、広い周波数範囲にわたって得られる応答を直線化するような方法で制御することにより実現されるものである。
【００２５】
［多重範囲ＶＣＯ］
ブースターインバータ電流供給源５０、５２、５４、５６の電流を増減することで更なる動作範囲を実現できる。つまり、ブースターインバータ内の電流を増減することで周波数範囲を大幅に変更し、多重範囲動作を実現することが出来る。図１１にはこの多重範囲ＶＣＯの実際の遅延セル回路を図示する。図６の前述の遅延セルに４つの付加回路を追加している。付加回路８０、８２、８４、８６はブースターインバータ・バイアスを変更／増減するために必要な４つの電流供給源である。好適実施例においては、入力Ｃ３とＣ４を有効にするか、又は入力Ｃ５とＣ６を有効にするかのいずれかで、一度に一対の電流供給源だけがオンになる。しかし電流供給源は全て同時にオン又はオフにして、遅延セル／ＶＣＯの動作周波数範囲を更に変更することも出来る。多重範囲能力を備えた電流制御リングオシレータ全体を図１２に図示する。
【００２６】
図１２に図示した回路を正しく機能させるには、更に電流ミラー回路６６が必要である。追加の電流ミラー回路はブースターＶ−Ｉコンバータからの別の出力を必要とする。このような追加の電流ミラー回路を備えたブースターＶ−Ｉコンバータの好適実施例を図１３に図示する。この回路は図８に図示した回路と同様に動作するが、ＭＯＤＥ入力で適当な電流ミラー回路を選択するための選択が行えるようになっている点で異なっている。ブースターＶ−ＩコンバータのＭＯＤＥ入力は一度に１つだけの電流ミラー回路がオンになるように保障する。ＭＯＤＥ入力は利用者が制御自在なデジタル入力である。デジタル出力信号を生成可能などのような装置でも、例えばカスタム制御回路、マイクロコントローラ、又はその他の出力信号を有するプログラム可能な装置でＭＯＤＥ入力信号を駆動できる。
【００２７】
図１４のプロットはブースターインバータ内の電流が入力電圧でどのように変調されるかを示す。（破線で図示したような）大きい電流ほど応答が速くなる。主スターブインバータを通る電流は図９の出力電流６６を参照して前述したように線形掃引される。広い周波数範囲が要求されない場合には、鼻内の電流を全範囲にわたって一定に維持しておき、別の動作範囲で増減させることが可能である。
【００２８】
図１５は本明細書で説明した遅延セルの改良を使用した多重範囲リングオシレータの転送特性図である。出力周波数に対する入力電圧がプロットしてある。別の電流ミラー回路を選択することでどのように２つの異なった動作範囲を実現できるかを示す。ブースターインバータを経由する電流が別の値に増減した場合に転送特性における大幅な周波数シフト（即ち破線と実線の差）が起こることが分る。中間領域での周波数シフトは約１００ＭＨｚである。各々のプロットの利得はほぼ同一である。ＶＣＯ利得が大幅に変化した場合にループの安定性が犠牲にされることがあるので、これは重要な点である。
【００２９】
本発明の好適実施例を図示し説明してきたが、これは本明細書で開示した正確な構造に制限することを意図するものではなく、添付の請求項に定めるとおりに本発明の範囲内に入る全ての変化及び変更について権利を留保するものであることは理解されるべきことである。
【００３０】
【発明の効果】
リングオシレータの遅延セルを変更することにより、１つ以上の動作速度を有するＶＣＯが実現できる。また、ブースタインバータへの電流供給源を追加し選択的に電流を増減することにより、遅延セルの周波数範囲を大幅に変化させることが出来るようになり、多重範囲ＶＣＯが実現できる。さらに、ＶＣＯの周波数範囲を拡張することが可能になり、回路を追加して応答の直線性を改善できる他、処理の変動に対するＶＣＯの応答を減少できる。
【図面の簡単な説明】
【図１】 従来技術のフェーズロックドループ回路である。
【図２】 遅延セルを使用して構成したリングオシレータである。
【図３】 作動電流スターブインバータである。
【図４】 主電流スターブインバータとブースタインバータを含む遅延セルである。
【図５】 主電流スターブインバータと電流制御ブースタインバータを含む遅延セルである。
【図６】 図５の遅延セルで実現した回路の略図である。
【図７】 ＩＣＯの改良である。
【図８】 電圧−電流コンバータ回路である。
【図９】 ２つの電圧−電流コンバータ回路の応答特性のプロットである。
【図１０】 ＶＣＯの改良の周波数応答曲線である。
【図１１】 ブースタインバータ電流供給源が電流バイアスを増減させるように成した多重範囲ＶＣＯ用の遅延セルである。
【図１２】 図１１に図示した複数の遅延セルを使用する多重範囲ＩＣＯである。
【図１３】 電流を増減できる電圧−電流コンバータである。
【図１４】 電流を増減できる電圧−電流コンバータの応答特性のプロットである。
【図１５】 多重範囲ＶＣＯのシミュレーション結果である。
【符号の説明】
１０ フェーズロックドループ回路
１２ 入力基準位相
１４ ＶＣＯ出力
１６ ＩＣＯ（電流制御オシレータ）
１９ 荷電ポンプ
２０ ループフィルタ
２２ ループフィルタ出力
２３ ＶＣＯ（電圧制御オシレータ）
２４ 遅延セル
３０ Ｎ−ＦＥＴ
３２ Ｐ−ＦＥＴ
３４ Ｎ−ＦＥＴ
３６ Ｐ−ＦＥＴ
３８ 改良型遅延セル
４０ ＦＥＴ
４２ ＦＥＴ
４４ ＦＥＴ
４６ ＦＥＴ
５０ 電流供給源
５２ 電流供給源
５４ 電流供給源
５６ 電流供給源
６０ 電流制御オシレータ
６２ バイアス回路
６４ バイアス回路
６６ 電流ミラー回路
Claims (6)
- ブースターインバータを有する複数の遅延セルと、
前記ブースターインバータの少なくとも１つの電流を制限する電流供給源と、
前記電流供給源を低周波領域において一定にそして高周波数領域において線形にバイアスするバイアス回路と、
前記複数の遅延セルの一つと前記ブースターインバータに動作的に接続された複数の電圧−電流制御コンバータと、
を備えることにより動作範囲を拡張したことを特徴とする電圧制御オシレータ。 - 前記複数の遅延セルの少なくとも１つには、第１の電圧−電流制御コンバータが動作的に結合されることを特徴とする請求項１に記載のオシレータ。
- 前記ブースターインバータの少なくとも１つには、第２の電圧−電流制御コンバータが動作的に結合されることを特徴とする請求項１に記載のオシレータ。
- 位相検出器と、
前記位相検出器と動作的に結合された荷電ポンプと、
前記荷電ポンプと動作的に結合されたフィルタと、
前記フィルタと動作的に結合されたオシレータと、を含み、
前記オシレータは、
（ａ）ブースターインバータを有する複数の遅延セルと、
（ｂ）前記ブースターインバータの少なくとも１つの電流を制限する電流供給源と、
（ｃ）前記電流供給源を低周波領域において一定にそして高周波数領域において線形にバイアスするバイアス回路と、
（ｄ）前記複数の遅延セルの一つと前記ブースターインバータに動作的に接続された複数の電圧−電流制御コンバータと、
を備えたことを特徴とするＰＬＬ回路。 - 前記複数の遅延セルの少なくとも１つには、第１の電圧−電流制御コンバータが動作的に結合されることを特徴とする請求項４に記載のＰＬＬ回路。
- 前記ブースターインバータの少なくとも１つには、第２の電圧−電流制御コンバータが動作的に結合されることを特徴とする請求項４に記載のＰＬＬ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/264,863 US5477198A (en) | 1994-06-23 | 1994-06-23 | Extendible-range voltage controlled oscillator |
| US08/264,863 | 1994-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818445A JPH0818445A (ja) | 1996-01-19 |
| JP3835561B2 true JP3835561B2 (ja) | 2006-10-18 |
Family
ID=23007926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15440795A Expired - Lifetime JP3835561B2 (ja) | 1994-06-23 | 1995-06-21 | 電圧制御オシレータ及びｐｌｌ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5477198A (ja) |
| EP (1) | EP0689288B1 (ja) |
| JP (1) | JP3835561B2 (ja) |
| DE (1) | DE69512142T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648994A (en) * | 1995-09-14 | 1997-07-15 | Lite-On Communications Corp. | Digital phase-locked loop |
| US5748050A (en) | 1996-03-29 | 1998-05-05 | Symbios Logic Inc. | Linearization method and apparatus for voltage controlled oscillator |
| US5847617A (en) * | 1996-08-12 | 1998-12-08 | Altera Corporation | Variable-path-length voltage-controlled oscillator circuit |
| US6028462A (en) * | 1997-08-22 | 2000-02-22 | Lsi Logic Corporation | Tunable delay for very high speed |
| US6008680A (en) * | 1997-08-27 | 1999-12-28 | Lsi Logic Corporation | Continuously adjustable delay-locked loop |
| US5952892A (en) * | 1997-09-29 | 1999-09-14 | Lsi Logic Corporation | Low-gain, low-jitter voltage controlled oscillator circuit |
| US5903195A (en) * | 1998-01-30 | 1999-05-11 | International Business Machines Corporation | Automatically ranging phase locked loop circuit for microprocessor clock generation |
| US6871051B1 (en) * | 2000-06-26 | 2005-03-22 | Keith Barr | Serial data transmission system using minimal interface |
| WO2002027914A2 (en) | 2000-09-29 | 2002-04-04 | Broadcom Corporation | Multi-frequency band controlled oscillator |
| US6504441B1 (en) | 2000-11-08 | 2003-01-07 | Applied Micro Circuits Corporation | Voltage controlled oscillator with selectable frequency range |
| US6469584B1 (en) | 2000-11-08 | 2002-10-22 | Applied Micro Circuits Corporation | Phase-locked loop system and method using an auto-ranging, frequency sweep window voltage controlled oscillator |
| KR100360626B1 (ko) * | 2000-12-19 | 2002-11-13 | (주)메이드 테크놀러지 | 딜레이 셀 및 이를 이용한 전압 제어 발진기 |
| JP2003046377A (ja) | 2001-05-22 | 2003-02-14 | Seiko Epson Corp | リング発振回路および遅延回路 |
| US6900703B2 (en) * | 2003-08-20 | 2005-05-31 | International Business Machines Corporation | Method and system for adjusting a frequency range of a delay cell of a VCO |
| DE102004025386A1 (de) * | 2004-05-17 | 2005-12-08 | Atmel Germany Gmbh | Schaltung mit wenigstens einer Verzögerungszelle |
| US7400167B2 (en) * | 2005-08-16 | 2008-07-15 | Altera Corporation | Apparatus and methods for optimizing the performance of programmable logic devices |
| JPWO2007072549A1 (ja) * | 2005-12-20 | 2009-05-28 | 富士通株式会社 | 発振器 |
| DE102006019888B4 (de) * | 2006-04-28 | 2012-10-04 | Infineon Technologies Ag | Verstärker mit ESD-Schutz |
| US7629856B2 (en) * | 2006-10-27 | 2009-12-08 | Infineon Technologies Ag | Delay stage, ring oscillator, PLL-circuit and method |
| US7956695B1 (en) | 2007-06-12 | 2011-06-07 | Altera Corporation | High-frequency low-gain ring VCO for clock-data recovery in high-speed serial interface of a programmable logic device |
| ATE539488T1 (de) * | 2009-10-12 | 2012-01-15 | Fraunhofer Ges Forschung | Oszillator und verfahren zum erzeugen elektrischer schwingungen |
| US8604885B2 (en) * | 2011-07-12 | 2013-12-10 | Kunihiko Kouyama | Differential ring oscillator-type voltage control oscillator |
| US8581667B2 (en) | 2011-11-11 | 2013-11-12 | Qualcomm Incorporated | Tuning voltage range extension circuit and method |
| US9742415B1 (en) | 2016-09-30 | 2017-08-22 | Quantenna Communications, Inc. | Apparatus for linearizing a differential charge pump |
| US11943553B1 (en) * | 2022-12-07 | 2024-03-26 | Semiconductor Components Industries, Llc | Imaging systems with distributed and delay-locked control |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3546617A (en) * | 1968-11-26 | 1970-12-08 | Rca Corp | Digital frequency synthesizer |
| GB2065395B (en) * | 1979-11-29 | 1983-07-06 | Sony Corp | Frequency controlled signal generating circuit arrangements |
| US4568888A (en) * | 1983-11-08 | 1986-02-04 | Trw Inc. | PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction |
| JPS6324712A (ja) * | 1986-07-17 | 1988-02-02 | Toshiba Corp | Ｍｏｓ型半導体回路 |
| EP0316607B1 (de) * | 1987-11-19 | 1992-12-30 | Siemens Aktiengesellschaft | Monolithisch integrierbarer Phasenschieber-VCO |
| IT1223524B (it) * | 1987-12-18 | 1990-09-19 | Honeywell Bull Spa | Circuito ad aggancio di fase autotarante |
| US4890072A (en) * | 1988-02-03 | 1989-12-26 | Motorola, Inc. | Phase locked loop having a fast lock current reduction and clamping circuit |
| US4975662A (en) * | 1988-10-13 | 1990-12-04 | Seiko Epson Corporation | Voltage controlled oscillator (VCO) circuit with enhanced frequency selection range |
| CA2010265C (en) * | 1989-02-17 | 1994-03-08 | Hiroshi Horie | Phase-locked loop apparatus |
| US4935706A (en) * | 1989-06-29 | 1990-06-19 | Itt Corporation | Tuning apparatus for high speed phase locked loops |
| FR2649505B1 (fr) * | 1989-07-07 | 1991-10-25 | Sgs Thomson Microelectronics | Circuit integre avec oscillateur reglable a frequence independante de la tension d'alimentation |
| US5028888A (en) * | 1989-11-15 | 1991-07-02 | Level One Communication, Inc. | Multistage current-controlled oscillator |
| JPH03167915A (ja) * | 1989-11-27 | 1991-07-19 | Seiko Instr Inc | 信号処理装置 |
| JPH03235512A (ja) * | 1990-02-13 | 1991-10-21 | Oki Electric Ind Co Ltd | 電圧制御発振回路 |
| US5136260A (en) * | 1991-03-08 | 1992-08-04 | Western Digital Corporation | PLL clock synthesizer using current controlled ring oscillator |
| US5081429A (en) * | 1991-03-29 | 1992-01-14 | Codex Corp. | Voltage controlled oscillator with controlled load |
| US5121086A (en) * | 1991-04-09 | 1992-06-09 | Zenith Electronics Corporation | PLL including static phase error responsive oscillator control |
| DE59107631D1 (de) * | 1991-04-19 | 1996-05-02 | Siemens Ag | Oszillatorschaltung |
| US5208557A (en) * | 1992-02-18 | 1993-05-04 | Texas Instruments Incorporated | Multiple frequency ring oscillator |
| US5250913A (en) * | 1992-02-21 | 1993-10-05 | Advanced Micro Devices, Inc. | Variable pulse width phase detector |
| US5285173A (en) * | 1992-07-13 | 1994-02-08 | Analog Devices, Inc. | Signal-controlled ring oscillator with delay cells having constant gain with change in frequency |
| US5300898A (en) * | 1992-07-29 | 1994-04-05 | Ncr Corporation | High speed current/voltage controlled ring oscillator circuit |
| US5302920A (en) * | 1992-10-13 | 1994-04-12 | Ncr Corporation | Controllable multi-phase ring oscillators with variable current sources and capacitances |
| US5304955A (en) * | 1992-11-19 | 1994-04-19 | Motorola, Inc. | Voltage controlled oscillator operating with digital controlled loads in a phase lock loop |
| US5331295A (en) * | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
-
1994
- 1994-06-23 US US08/264,863 patent/US5477198A/en not_active Expired - Lifetime
-
1995
- 1995-06-21 JP JP15440795A patent/JP3835561B2/ja not_active Expired - Lifetime
- 1995-06-22 EP EP95304397A patent/EP0689288B1/en not_active Expired - Lifetime
- 1995-06-22 DE DE69512142T patent/DE69512142T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0689288B1 (en) | 1999-09-15 |
| DE69512142D1 (de) | 1999-10-21 |
| EP0689288A3 (en) | 1996-06-05 |
| JPH0818445A (ja) | 1996-01-19 |
| DE69512142T2 (de) | 2000-04-27 |
| EP0689288A2 (en) | 1995-12-27 |
| US5477198A (en) | 1995-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3835561B2 (ja) | 電圧制御オシレータ及びｐｌｌ回路 | |
| JP3114157B2 (ja) | 多重動作範囲電圧制御オシレータ | |
| JP4172570B2 (ja) | ディジタル制御アナログ遅延ロック閉回路 | |
| KR100367110B1 (ko) | 자기 바이어스 로드를 갖는 가변 지연 셀 | |
| US6385265B1 (en) | Differential charge pump | |
| US5012142A (en) | Differential controlled delay elements and skew correcting detector for delay-locked loops and the like | |
| US5576647A (en) | Charge pump for phase lock loop | |
| TWI381649B (zh) | 於寬頻範圍具有穩定增益之電壓控制型振盪器 | |
| US20060114044A1 (en) | Differential delay cell having controllable amplitude output | |
| US6075419A (en) | High speed wide tuning range multi-phase output ring oscillator | |
| US5818270A (en) | Temperature independent, wide range frequency clock multiplier | |
| EP0832516B1 (en) | Voltage controlled oscillator which is insensitive to power supply voltage noise, with cmos differential delay stages | |
| US6975175B2 (en) | Charge pump | |
| US20070164799A1 (en) | Phase-locked loop systems and methods | |
| US6504439B1 (en) | Voltage controlled oscillation circuit having oscillation frequency variable control units inserted between inversion circuit elements | |
| JPH10163757A (ja) | 電圧制御発振器 | |
| EP1570569B1 (en) | Current-controlled oscillator | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| US6058033A (en) | Voltage to current converter with minimal noise sensitivity | |
| US6163226A (en) | Current-controlled p-channel transistor-based ring oscillator | |
| JP2000188527A (ja) | 電圧制御発振器 | |
| US6472944B2 (en) | Voltage controlled oscillator with delay circuits | |
| US20060140325A1 (en) | Integrated CMOS clock generator with a self-biased phase locked loop circuit | |
| CA2260626C (en) | High speed wide tuning range multi-phase output ring oscillator | |
| KR0154849B1 (ko) | 전압제어발진기의 이득조절회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050622 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050829 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050921 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060621 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |