JPH0818445A - 動作範囲の拡張自在な電圧制御オシレータ - Google Patents

動作範囲の拡張自在な電圧制御オシレータ

Info

Publication number
JPH0818445A
JPH0818445A JP7154407A JP15440795A JPH0818445A JP H0818445 A JPH0818445 A JP H0818445A JP 7154407 A JP7154407 A JP 7154407A JP 15440795 A JP15440795 A JP 15440795A JP H0818445 A JPH0818445 A JP H0818445A
Authority
JP
Japan
Prior art keywords
current
booster
inverter
oscillator
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7154407A
Other languages
English (en)
Other versions
JP3835561B2 (ja
Inventor
Michael B Anderson
ビー．アンダーソン マイケル
Frank Gasparik
ガスパリック フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Logic FSI Corp
Original Assignee
Symbios Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symbios Logic Inc filed Critical Symbios Logic Inc
Publication of JPH0818445A publication Critical patent/JPH0818445A/ja
Application granted granted Critical
Publication of JP3835561B2 publication Critical patent/JP3835561B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells

Abstract

(57)【要約】 【目的】 高速電圧制御オシレータ（ＶＣＯ）の動作範
囲を拡張し転送特性を直線化する回路設計と多重範囲Ｖ
ＣＯとを提供する。 【構成】 動作範囲拡張は電流制御リングオシレータの
遅延セルを変更することにより実現する。ＶＣＯ転送特
性は遅延セルに追加した素子全体の線型電流制御により
直線化する。更に、多重範囲動作が可能なＶＣＯを提供
する。ブースターインバータ電流を制御する複数の電流
供給源を追加し、追加した電流供給源を選択的に有効に
することで複数の周波数範囲を有するＶＣＯが実現でき
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高速回路動作に関し、よ
り特定すれば、フェーズロックドループ集積回路の動作
特性を改善する方法に関する。
【０００２】
【従来技術】高速シリアル回線通信が次第に一般化し大
型のパラレルコネクタの代わりに使われるようになって
きている。高速シリアル回線の速度は各々の業界標準に
よって一定していない。シリアルインタフェースチップ
は一般にデータ転送用クロックを発生するためのフェー
ズロックドループ（ＰＬＬ）とデータ受信用の別のＰＬ
Ｌを必要とする。
【０００３】高速ＰＬＬ回路では高速電圧制御オシレー
タ（ＶＣＯ）を使用する。ＶＣＯの動作速度がシリアル
インタフェースチップが動作する周波数を決定する。周
波数の分周と逓倍を行うことにより異なる動作速度を実
現している。しかし動作速度が周波数の分周と逓倍で実
現できない場合には、追加のＶＣＯを設計に組み込む必
要が出てくる。適当なオシレータを選択することで異な
る動作速度で動作するようにチップをプログラムできる
ようになる。
【０００４】実際には、分周と逓倍を用いて２種類の動
作速度が実現されるのみである。ＶＣＯの範囲は非常に
広く、別のＶＣＯを追加すると設計が複雑になり更にシ
リコン表面積を浪費する。もっと簡単な解決方法は別の
周波数範囲で動作できるような単一のＶＣＯを使用する
ことである。１つの集積回路チップで幾つかの動作速度
を実現できる能力を有することもまた有用であろう。
【０００５】ＶＣＯの動作範囲（即ち特定範囲の入力電
圧に対して考えられる出力周波数の範囲）もまた高速Ｐ
ＬＬ回路設計において考慮すべき重要な態様である。Ｖ
ＣＯを実施する１つの方法としては、リングオシレータ
を使用することがある。リングオシレータはカスケード
接続遅延セルから構成される。遅延セルの個数と、各々
の遅延セルの遅延時間で動作周波数が決まる。遅延セル
の遅延時間は温度、供給電圧と処理によって変化するこ
とがあり、所望の動作点から遠く離れた動作範囲に押し
やられることも有り得る。
【０００６】フェーズロックドループの応用において、
ＣＭＯＳ集積回路設計時にスターブインバータ遅延セル
付き電圧制御リングオシレータを使用することがある。
スターブインバータ遅延セルと並列にブースターインバ
ータをもちいると更に動作周波数を高速化できる。しか
し、ブースターインバータのため周波数範囲は周波数範
囲の下端で制限される。ブースターインバータがどの程
度大きいかと周波数範囲がどの程度高いか、またブース
ターインバータがどの位小さく周波数範囲がどの位低い
かで妥協が生まれる。要するに、ブースターインバータ
の追加でオシレータの速度は向上するが、オシレータの
周波数が制限される。 高周波ＶＣＯを設計する場合、
処理の変化に起因する（所望の動作点からの）周波数ド
リフトが低い歩留まりの原因となり得る。処理の変動の
間で重複するように周波数範囲を拡張できれば、高い歩
留まりが得られることになる。
【０００７】
【発明が解決しようとする課題】本発明の目的はＶＣＯ
の改良を提供することである。
【０００８】本発明の更なる目的は多重動作範囲ＶＣＯ
を提供することである。
【０００９】本発明の更に別の目的は範囲拡張自在なＶ
ＣＯを提供することである。
【００１０】
【課題を解決するための手段】本発明は複数の動作範囲
を有するＶＣＯの改良である。多重範囲ＶＣＯ設計は２
つ又はそれ以上の動作範囲で作動する能力を有してお
り、幾つかの速度で動作する高速シリアル回線を製造す
る能力を拡張できる。リングオシレータの遅延セルを変
更することにより、１つ以上の動作速度が実現可能であ
る。ブースタインバータへの電流供給源を追加し選択的
に電流を増減することにより、遅延セルの周波数範囲を
大幅に変化させることが出来るようになり、多重範囲Ｖ
ＣＯが実現できる。
【００１１】直線性の高い広範囲ＶＣＯも本発明で提供
される。このような設計によりＶＣＯの周波数範囲を拡
張することが可能になり、また回路を追加して応答の直
線性を改善できる。更に、処理の変動に対するＶＣＯの
応答を減少できる。
【００１２】
【実施例】典型的なフェーズロックドループのブロック
図を図１の参照番号１０で図示してある。入力の基準位
相１２を１８でＶＣＯ２３の出力１４と比較する。荷電
ポンプ１９がループフィルタ２０の荷電量を調整する。
ループフィルタ２０の出力２２はオシレータ２３の周波
数を制御する電圧である。ＶＣＯ２３は一般に電圧−電
流（Ｖ−Ｉ）コンバータと電流制御オシレータ（ＩＣ
Ｏ）の２段階構成である。ＶＣＯ出力周波数はＶ−Ｉコ
ンバータへの入力電圧に比例して変化する。
【００１３】オシレータ２３は一般に図２に図示したよ
うな電流制御オシレータ１６を含む。ＩＣＯは奇数個の
遅延セルを有する。各々の遅延セル２４は基本的に電流
制御コンバータである。遅延セルが奇数個あるので、遅
延セルはそれぞれのセルの伝播遅延により決定される速
度で状態が常に変化する。遅延セルへの電流を変化させ
ることでそれぞれのセルの伝播遅延が変化し、ＩＣＯの
周波数が変化する。
【００１４】図２の遅延セルの１つの詳細図を図３に図
示する。遅延セルは電流スターブ差動インバータ２４で
ある。スターブインバータ電流は２６と２８でＶ−Ｉコ
ンバータ（図示していない）によりバイアスされ、Ｖ−
Ｉコンバータの出力は入力Ｃ１とＣ２にミラーリングさ
れる。Ｖ−Ｉコンバータの入力電圧が増加すると遅延セ
ル内のミラーリングされたインバータ電流が増加し、オ
シレータの動作速度を増加させる。
【００１５】より特定すれば、信号ＩＮ１とＩＮ２は差
動インバータ２４の２個のインバータの入力、また信号
ＯＵＴ１とＯＵＴ２は２つのインバータの出力信号であ
る。Ｎ−ＦＥＴとＰ−ＦＥＴトランジスタ３０、３２は
入力ＩＮ１から出力ＯＵＴ１への反転信号を提供する。
同様に、Ｎ−ＦＥＴとＰ−ＦＥＴトランジスタ３４、３
６は入力ＩＮ２から出力ＯＵＴ２への反転信号を提供す
る。入力ＩＮ１とＩＮ２は各々に対して位相が１８０°
反転している。同様に、出力ＯＵＴ１とＯＵＴ２は各々
に対して位相が１８０°ずれている。制御入力Ｃ１とＣ
２はインバータを通る電流を変化させるので、遅延セル
の伝播遅延が変化する。これによりオシレータの周波数
が変化する。特定すれば、Ｐ−ＦＥＴ２６が電流供給源
として動作し、入力Ｃ１で調節される。同様にＮ−ＦＥ
Ｔ２８は電流供給源として動作し、入力Ｃ２で調節され
る。遅延セル内のバイアス電流の増加によりインバータ
の動作が高速化し、そのためＶＣＯは高い周波数で作動
するようになる。
【００１６】ブースターインバータを主電流スターブイ
ンバータに組み込むことにより、更に強力な遅延セルが
実現される。この改良型遅延セルは図４において参照番
号３８で図示してある。ブースターインバータは４個の
ＦＥＴトランジスタ４０、４２、４４、４６からなる。
ブースターインバータのトランジスタはオシレータの周
波数を増加させる。主スターブインバータの強さとブー
スターインバータの間で均衡点を見つける必要がある。
ブースターインバータの強さが増加するとＶＣＯの周波
数範囲が高い周波数寄りにシフトする。ブースターのつ
よさが減少するとＶＣＯの周波数範囲は低い周波数へと
シフトする。装置を適正に設定することで周波数と直線
性の均衡が実現できる。しかしもっと広い周波数範囲が
必要とされる場合には、この構成では不十分である。ブ
ースターインバータの追加でオシレータの速度は向上す
るが、周波数範囲が制限されるためである。
【００１７】［範囲拡張自在なＶＣＯ］さらに広い動作
周波数範囲を実現するには、図５に図示したように、複
数の電圧制御電流供給源を実装してブースターインバー
タへの電流を制限する。この実装で３つの望ましい高価
が実現できる。その第１は、電流供給源５０、５２、５
４、５６がブースターインバータを通る電流を制限して
電力消費を減少させる。第２には、減少した電流が処理
変動の影響を最小限にとどめる一助となることである。
つまりＶｄｄとＶｓｓへ直結した最善の場合のインバー
タは最悪の場合のインバータより多くの電流を流すこと
が出来、伝播遅延に影響を与えることになる。電流供給
源を使用することで電流は一定に保たれる。ブースター
インバータの定電流は処理の変動に対する遅延セルの感
度を減少させる。定電流のため、伝播遅延はそれほど変
化せず、処理変動に対する感度が減少する。
【００１８】第３に、ＶＣＯは低い周波数で制御でき
る。例えば、伝播遅延が最短になるようにインバータ装
置を設定した場合、ブースター回路の電流制御機能によ
り主スターブインバータとブースターインバータ両方の
遅延セル電流を枯渇させることが出来る。つまり低い周
波数が実現可能である。また短い伝播遅延が高周波動作
においても存在する。これによりＶＣＯは広い範囲又は
拡張された範囲で動作するようになる。
【００１９】電圧制御電流供給源５０、５２、５４、５
６のためと電圧制御電流供給源２６、２８のための装置
を含む図５の遅延セル５８電流の実施を図６に図示して
ある。電流供給源２６は入力Ｃ１でバイアス視、電流供
給源２８は入力Ｃ２でバイアスする。電流供給源５０、
５４は入力Ｃ３でバイアス視、電流供給源５２、５６は
入力Ｃ４でバイアスする。
【００２０】電流制御オシレータ６０の改良の略図を図
７に図示する。２つのバイアス回路６２、６４は図７で
Ｃ１、Ｃ２、Ｃ３、Ｃ４と表記した入力を駆動するため
に必要である。これら電流ミラーバイアス回路６２、６
４の制御については後述する。
【００２１】次に、遅延セル５８のブースターインバー
タ電流供給源５０、５２、５４、５６をどのようにバイ
アスするかを決定する。これらが主スターブインバータ
と同様にバイアスされると非直線性応答が得られる。こ
れらが一定に維持されると周波数範囲の減少が得られ
る。これらの欠点を克服するためには、一体型線型バイ
アス方式を適用する。例えば、ブースターインバータの
電流を低い周波数で一定に保持して下端での非直線性応
答を減少させる。応答が通常形成されるもっと高い周波
数では、ブースターインバータは直線的に増加するので
範囲を増大させ回路の直線性が向上する。
【００２２】電流制御オシレータの電圧制御を実現する
には、２つのＶ−Ｉコンバータを使用し、１つは主スタ
ーブインバータ２４へ、もう１つはブースターインバー
タ電流供給源５０、５２、５４、５６に使用する。２つ
のＶ−Ｉコンバータの出力を各々図７に図示した電流ミ
ラー回路６２、６４へ接続する。電流ミラー回路６２は
入力ＢＨ２とＢＬ２で制御される。一組のＢＨとＢＬ電
流ミラー入力を提供するための好適なＶ−Ｉコンバータ
を図８に図示する。図示した実施例では、電流ミラー回
路６２の入力ＢＨ１とＢＬ１のための出力ＢＨとＢＬが
生成される。対になったＶ−Ｉコンバータ回路（以下で
はブースターＶ−Ｉコンバータと称する）は電流ミラー
回路６４のための電流ミラー入力ＢＨ２とＢＬ２を生成
するために使用する。
【００２３】図８に図示した回路の電流バイアスは従来
技術で一般に周知の典型的なバンドギャップ電圧基準か
ら取り出し、入力ＶＢＩＡＳ１とＶＢＩＡＳ２へミラー
リングする。入力ＶＲＥＦは一定の直流電圧に設定し、
主Ｖ−Ｉコンバータ用には２．５Ｖ、ブースターＶ−Ｉ
コンバータ用には２．９Ｖが望ましい。入力ＶＦＩＬＴ
ＥＲは図１の参照番号２２で図示したようにループフィ
ルタ出力電圧である。主スターブインバータとブースタ
ーインバータ双方の電流制御応答のプロットを図９に図
示する。実線の曲線６６は主スターブＶ−Ｉインバータ
の曲線である。参照番号６８で図示したように、ブース
ターインバータ電流供給源は低い周波数では一定に維持
される。ブースターＶ−Ｉコンバータは従来技術で一般
に周知の技術を用いてブースターインバータが約２．６
Ｖで直線的にオンになり主スターブインバータがロール
オフする直前に（即ち電流の増加による周波数増加が最
小になる点で）応答を拡張し直線化するように適切な装
置の大きさを選択して設計する。
【００２４】Ｖ−Ｉコンバータと拡張遅延セルを有する
電流制御オシレータを含むＶＣＯ全体の応答を図１０に
図示する。オシレータの範囲は約２８５ＭＨｚ（３７０
ＭＨｚ〜６５５ＭＨｚ）である。同じ技術を使用して設
計した同様な２００ＭＨｚのリングオシレータと比較し
て、近似的に約３０％の範囲増加が認められる。要約す
ると、この応答はブースターインバータに電流供給源を
追加し、広い周波数範囲にわたって得られる応答を直線
化するような方法で制御することにより実現されるもの
である。
【００２５】［多重範囲ＶＣＯ］ブースターインバータ
電流供給源５０、５２、５４、５６の電流を増減するこ
とで更なる動作範囲を実現できる。つまり、ブースター
インバータ内の電流を増減することで周波数範囲を大幅
に変更し、多重範囲動作を実現することが出来る。図１
１にはこの多重範囲ＶＣＯの実際の遅延セル回路を図示
する。図６の前述の遅延セルに４つの付加回路を追加し
ている。付加回路８０、８２、８４、８６はブースター
インバータ・バイアスを変更／増減するために必要な４
つの電流供給源である。好適実施例においては、入力Ｃ
３とＣ４を有効にするか、又は入力Ｃ５とＣ６を有効に
するかのいずれかで、一度に一対の電流供給源だけがオ
ンになる。しかし電流供給源は全て同時にオン又はオフ
にして、遅延セル／ＶＣＯの動作周波数範囲を更に変更
することも出来る。多重範囲能力を備えた電流制御リン
グオシレータ全体を図１２に図示する。
【００２６】図１２に図示した回路を正しく機能させる
には、更に電流ミラー回路６６が必要である。追加の電
流ミラー回路はブースターＶ−Ｉコンバータからの別の
出力を必要とする。このような追加の電流ミラー回路を
備えたブースターＶ−Ｉコンバータの好適実施例を図１
３に図示する。この回路は図８に図示した回路と同様に
動作するが、ＭＯＤＥ入力で適当な電流ミラー回路を選
択するための選択が行えるようになっている点で異なっ
ている。ブースターＶ−ＩコンバータのＭＯＤＥ入力は
一度に１つだけの電流ミラー回路がオンになるように保
障する。ＭＯＤＥ入力は利用者が制御自在なデジタル入
力である。デジタル出力信号を生成可能などのような装
置でも、例えばカスタム制御回路、マイクロコントロー
ラ、又はその他の出力信号を有するプログラム可能な装
置でＭＯＤＥ入力信号を駆動できる。
【００２７】図１４のプロットはブースターインバータ
内の電流が入力電圧でどのように変調されるかを示す。
（破線で図示したような）大きい電流ほど応答が速くな
る。主スターブインバータを通る電流は図９の出力電流
６６を参照して前述したように線形掃引される。広い周
波数範囲が要求されない場合には、鼻内の電流を全範囲
にわたって一定に維持しておき、別の動作範囲で増減さ
せることが可能である。
【００２８】図１５は本明細書で説明した遅延セルの改
良を使用した多重範囲リングオシレータの転送特性図で
ある。出力周波数に対する入力電圧がプロットしてあ
る。別の電流ミラー回路を選択することでどのように２
つの異なった動作範囲を実現できるかを示す。ブースタ
ーインバータを経由する電流が別の値に増減した場合に
転送特性における大幅な周波数シフト（即ち破線と実線
の差）が起こることが分る。中間領域での周波数シフト
は約１００ＭＨｚである。各々のプロットの利得はほぼ
同一である。ＶＣＯ利得が大幅に変化した場合にループ
の安定性が犠牲にされることがあるので、これは重要な
点である。
【００２９】本発明の好適実施例を図示し説明してきた
が、これは本明細書で開示した正確な構造に制限するこ
とを意図するものではなく、添付の請求項に定めるとお
りに本発明の範囲内に入る全ての変化及び変更について
権利を留保するものであることは理解されるべきことで
ある。
【００３０】
【発明の効果】リングオシレータの遅延セルを変更する
ことにより、１つ以上の動作速度を有するＶＣＯが実現
できる。また、ブースタインバータへの電流供給源を追
加し選択的に電流を増減することにより、遅延セルの周
波数範囲を大幅に変化させることが出来るようになり、
多重範囲ＶＣＯが実現できる。さらに、ＶＣＯの周波数
範囲を拡張することが可能になり、回路を追加して応答
の直線性を改善できる他、処理の変動に対するＶＣＯの
応答を減少できる。
【図面の簡単な説明】
【図１】 従来技術のフェーズロックドループ回路であ
る。
【図２】 遅延セルを使用して構成したリングオシレー
タである。
【図３】 作動電流スターブインバータである。
【図４】 主電流スターブインバータとブースタインバ
ータを含む遅延セルである。
【図５】 主電流スターブインバータと電流制御ブース
タインバータを含む遅延セルである。
【図６】 図５の遅延セルで実現した回路の略図であ
る。
【図７】 ＩＣＯの改良である。
【図８】 電圧−電流コンバータ回路である。
【図９】 ２つの電圧−電流コンバータ回路の応答特性
のプロットである。
【図１０】 ＶＣＯの改良の周波数応答曲線である。
【図１１】 ブースタインバータ電流供給源が電流バイ
アスを増減させるように成した多重範囲ＶＣＯ用の遅延
セルである。
【図１２】 図１１に図示した複数の遅延セルを使用す
る多重範囲ＩＣＯである。
【図１３】 電流を増減できる電圧−電流コンバータで
ある。
【図１４】 電流を増減できる電圧−電流コンバータの
応答特性のプロットである。
【図１５】 多重範囲ＶＣＯのシミュレーション結果で
ある。
【符号の説明】
１０ フェーズロックドループ回路 １２ 入力基準位相 １４ ＶＣＯ出力 １６ ＩＣＯ（電流制御オシレータ） １９ 荷電ポンプ ２０ ループフィルタ ２２ ループフィルタ出力 ２３ ＶＣＯ（電圧制御オシレータ） ２４ 遅延セル ３０ Ｎ−ＦＥＴ ３２ Ｐ−ＦＥＴ ３４ Ｎ−ＦＥＴ ３６ Ｐ−ＦＥＴ ３８ 改良型遅延セル ４０ ＦＥＴ ４２ ＦＥＴ ４４ ＦＥＴ ４６ ＦＥＴ ５０ 電流供給源 ５２ 電流供給源 ５４ 電流供給源 ５６ 電流供給源 ６０ 電流制御オシレータ ６２ バイアス回路 ６４ バイアス回路 ６６ 電流ミラー回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク ガスパリック アメリカ合衆国 コロラド州 80132 モ ニュメント フェアプレイ ドライブ 17235

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 ブースターインバータを有する複数の遅
    延セルと、 前記ブースターインバータの少なくとも１つの電流を制
    限し得る制御自在な電流供給源とを含むことを特徴とす
    る動作範囲拡張電圧制御オシレータ。
  2. 【請求項２】 複数の電圧−電流制御コンバータを更に
    含むことを特徴とする請求項１に記載のオシレータ。
  3. 【請求項３】 第１の電圧−電流制御コンバータが前記
    複数の遅延セルの少なくとも１つと動作的に結合される
    ことを特徴とする請求項２に記載のオシレータ。
  4. 【請求項４】 第２の電圧−電流制御コンバータが前記
    ブースターインバータの少なくとも１つと動作的に結合
    されることを特徴とする請求項２に記載のオシレータ。
  5. 【請求項５】 ブースターインバータを有する複数の遅
    延セルと、 前記ブースターインバータの少なくとも１つの電流を制
    御するための手段とを含むことを特徴とする動作範囲拡
    張電圧制御オシレータ。
  6. 【請求項６】 前記電流制御手段は少なくとも１つのブ
    ースターインバータの電流を制限するように動作自在に
    成してあることを特徴とする請求項５に記載のオシレー
    タ。
  7. 【請求項７】 前記電流制御手段は少なくとも１つのブ
    ースターインバータの電流を実質的に一定に維持するよ
    うに動作自在に成してあることを特徴とする請求項５に
    記載のオシレータ。
  8. 【請求項８】 複数の電圧−電流制御コンバータを更に
    含むことを特徴とする請求項５に記載のオシレータ。
  9. 【請求項９】 第１の電圧−電流制御コンバータが前記
    複数の遅延セルの少なくとも１つに動作的に結合される
    ことを特徴とする請求項８に記載のオシレータ。
  10. 【請求項１０】 第２の電圧−電流制御コンバータが前
    記ブースターインバータの少なくとも１つに動作的に結
    合されることを特徴とする請求項８に記載のオシレー
    タ。
  11. 【請求項１１】 位相検出器と、 前記位相検出器と動作的に結合された荷電ポンプと、 前記荷電ポンプと動作的に結合されたフィルタと、 前記フィルタと動作的に結合されたオシレータを含み、 前記オシレータは（ｉ）ブースターインバータを有する
    複数の遅延セルと、（ｉｉ）前記ブースターインバータ
    の少なくとも１つの電流を制限する制御自在な電流供給
    源とを含むことを特徴とするフェーズロックドループ回
    路の改良。
  12. 【請求項１２】 複数の電圧−電流制御コンバータを更
    に含むことを特徴とする請求項１１に記載のオシレー
    タ。
  13. 【請求項１３】 第１の電圧−電流制御コンバータが前
    記複数の遅延セルの少なくとも１つと動作的に結合され
    ることを特徴とする請求項１２に記載のオシレータ。
  14. 【請求項１４】 第２の電圧−電流制御コンバータが前
    記ブースターインバータの少なくとも１つと動作的に結
    合されることを特徴とする請求項１２に記載のオシレー
    タ。
  15. 【請求項１５】 複数の遅延セルを含むフェーズロック
    ドループの動作範囲を拡張するための方法であって、前
    記遅延セルの少なくとも１つのブースターインバータの
    電流を制御する段階を含むことを特徴とする方法。
  16. 【請求項１６】 前記ブースターインバータの電流が制
    限されることを特徴とする請求項１５に記載の方法。
  17. 【請求項１７】 前記ブースターインバータを素子全体
    で線型バイアスする段階を更に含むことを特徴とする請
    求項１５に記載の方法。
JP15440795A 1994-06-23 1995-06-21 電圧制御オシレータ及びｐｌｌ回路 Expired - Lifetime JP3835561B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/264,863 US5477198A (en) 1994-06-23 1994-06-23 Extendible-range voltage controlled oscillator
US08/264,863 1994-06-23

Publications (2)

Publication Number Publication Date
JPH0818445A true JPH0818445A (ja) 1996-01-19
JP3835561B2 JP3835561B2 (ja) 2006-10-18

Family

ID=23007926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15440795A Expired - Lifetime JP3835561B2 (ja) 1994-06-23 1995-06-21 電圧制御オシレータ及びｐｌｌ回路

Country Status (4)

Country Link
US (1) US5477198A (ja)
EP (1) EP0689288B1 (ja)
JP (1) JP3835561B2 (ja)
DE (1) DE69512142T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360626B1 (ko) * 2000-12-19 2002-11-13 (주)메이드 테크놀러지 딜레이 셀 및 이를 이용한 전압 제어 발진기

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648994A (en) * 1995-09-14 1997-07-15 Lite-On Communications Corp. Digital phase-locked loop
US5748050A (en) 1996-03-29 1998-05-05 Symbios Logic Inc. Linearization method and apparatus for voltage controlled oscillator
US5847617A (en) * 1996-08-12 1998-12-08 Altera Corporation Variable-path-length voltage-controlled oscillator circuit
US6028462A (en) * 1997-08-22 2000-02-22 Lsi Logic Corporation Tunable delay for very high speed
US6008680A (en) * 1997-08-27 1999-12-28 Lsi Logic Corporation Continuously adjustable delay-locked loop
US5952892A (en) * 1997-09-29 1999-09-14 Lsi Logic Corporation Low-gain, low-jitter voltage controlled oscillator circuit
US5903195A (en) * 1998-01-30 1999-05-11 International Business Machines Corporation Automatically ranging phase locked loop circuit for microprocessor clock generation
US6871051B1 (en) * 2000-06-26 2005-03-22 Keith Barr Serial data transmission system using minimal interface
WO2002027914A2 (en) 2000-09-29 2002-04-04 Broadcom Corporation Multi-frequency band controlled oscillator
US6469584B1 (en) 2000-11-08 2002-10-22 Applied Micro Circuits Corporation Phase-locked loop system and method using an auto-ranging, frequency sweep window voltage controlled oscillator
US6504441B1 (en) 2000-11-08 2003-01-07 Applied Micro Circuits Corporation Voltage controlled oscillator with selectable frequency range
JP2003046377A (ja) 2001-05-22 2003-02-14 Seiko Epson Corp リング発振回路および遅延回路
US6900703B2 (en) * 2003-08-20 2005-05-31 International Business Machines Corporation Method and system for adjusting a frequency range of a delay cell of a VCO
DE102004025386A1 (de) * 2004-05-17 2005-12-08 Atmel Germany Gmbh Schaltung mit wenigstens einer Verzögerungszelle
US7400167B2 (en) * 2005-08-16 2008-07-15 Altera Corporation Apparatus and methods for optimizing the performance of programmable logic devices
JPWO2007072549A1 (ja) * 2005-12-20 2009-05-28 富士通株式会社 発振器
DE102006019888B4 (de) * 2006-04-28 2012-10-04 Infineon Technologies Ag Verstärker mit ESD-Schutz
US7629856B2 (en) * 2006-10-27 2009-12-08 Infineon Technologies Ag Delay stage, ring oscillator, PLL-circuit and method
US7956695B1 (en) 2007-06-12 2011-06-07 Altera Corporation High-frequency low-gain ring VCO for clock-data recovery in high-speed serial interface of a programmable logic device
EP2312755B1 (de) * 2009-10-12 2011-12-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Oszillator und Verfahren zum Erzeugen elektrischer Schwingungen
US8604885B2 (en) * 2011-07-12 2013-12-10 Kunihiko Kouyama Differential ring oscillator-type voltage control oscillator
US8581667B2 (en) 2011-11-11 2013-11-12 Qualcomm Incorporated Tuning voltage range extension circuit and method
US9742415B1 (en) 2016-09-30 2017-08-22 Quantenna Communications, Inc. Apparatus for linearizing a differential charge pump
US11943553B1 (en) * 2022-12-07 2024-03-26 Semiconductor Components Industries, Llc Imaging systems with distributed and delay-locked control

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546617A (en) * 1968-11-26 1970-12-08 Rca Corp Digital frequency synthesizer
GB2065395B (en) * 1979-11-29 1983-07-06 Sony Corp Frequency controlled signal generating circuit arrangements
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction
JPS6324712A (ja) * 1986-07-17 1988-02-02 Toshiba Corp Ｍｏｓ型半導体回路
EP0316607B1 (de) * 1987-11-19 1992-12-30 Siemens Aktiengesellschaft Monolithisch integrierbarer Phasenschieber-VCO
IT1223524B (it) * 1987-12-18 1990-09-19 Honeywell Bull Spa Circuito ad aggancio di fase autotarante
US4890072A (en) * 1988-02-03 1989-12-26 Motorola, Inc. Phase locked loop having a fast lock current reduction and clamping circuit
US4975662A (en) * 1988-10-13 1990-12-04 Seiko Epson Corporation Voltage controlled oscillator (VCO) circuit with enhanced frequency selection range
CA2010265C (en) * 1989-02-17 1994-03-08 Hiroshi Horie Phase-locked loop apparatus
US4935706A (en) * 1989-06-29 1990-06-19 Itt Corporation Tuning apparatus for high speed phase locked loops
FR2649505B1 (fr) * 1989-07-07 1991-10-25 Sgs Thomson Microelectronics Circuit integre avec oscillateur reglable a frequence independante de la tension d'alimentation
US5028888A (en) * 1989-11-15 1991-07-02 Level One Communication, Inc. Multistage current-controlled oscillator
JPH03167915A (ja) * 1989-11-27 1991-07-19 Seiko Instr Inc 信号処理装置
JPH03235512A (ja) * 1990-02-13 1991-10-21 Oki Electric Ind Co Ltd 電圧制御発振回路
US5136260A (en) * 1991-03-08 1992-08-04 Western Digital Corporation PLL clock synthesizer using current controlled ring oscillator
US5081429A (en) * 1991-03-29 1992-01-14 Codex Corp. Voltage controlled oscillator with controlled load
US5121086A (en) * 1991-04-09 1992-06-09 Zenith Electronics Corporation PLL including static phase error responsive oscillator control
DE59107631D1 (de) * 1991-04-19 1996-05-02 Siemens Ag Oszillatorschaltung
US5208557A (en) * 1992-02-18 1993-05-04 Texas Instruments Incorporated Multiple frequency ring oscillator
US5250913A (en) * 1992-02-21 1993-10-05 Advanced Micro Devices, Inc. Variable pulse width phase detector
US5285173A (en) * 1992-07-13 1994-02-08 Analog Devices, Inc. Signal-controlled ring oscillator with delay cells having constant gain with change in frequency
US5300898A (en) * 1992-07-29 1994-04-05 Ncr Corporation High speed current/voltage controlled ring oscillator circuit
US5302920A (en) * 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
US5278522A (en) * 1992-11-19 1994-01-11 Codex, Corp. High frequency voltage controlled oscillator
US5331295A (en) * 1993-02-03 1994-07-19 National Semiconductor Corporation Voltage controlled oscillator with efficient process compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360626B1 (ko) * 2000-12-19 2002-11-13 (주)메이드 테크놀러지 딜레이 셀 및 이를 이용한 전압 제어 발진기

Also Published As

Publication number Publication date
DE69512142T2 (de) 2000-04-27
US5477198A (en) 1995-12-19
EP0689288B1 (en) 1999-09-15
JP3835561B2 (ja) 2006-10-18
DE69512142D1 (de) 1999-10-21
EP0689288A2 (en) 1995-12-27
EP0689288A3 (en) 1996-06-05

Similar Documents

Publication Publication Date Title
JP3114157B2 (ja) 多重動作範囲電圧制御オシレータ
JP3835561B2 (ja) 電圧制御オシレータ及びｐｌｌ回路
EP1282229B1 (en) Digitally controlled analog delay locked loop (DLL)
US5012142A (en) Differential controlled delay elements and skew correcting detector for delay-locked loops and the like
KR100507873B1 (ko) 듀티 보정 회로를 구비한 아날로그 지연고정루프
US6385265B1 (en) Differential charge pump
US7126431B2 (en) Differential delay cell having controllable amplitude output
US7521977B2 (en) Voltage-controlled oscillator generating output signal finely tunable in wide frequency range and variable delay circuits included therein
TWI381649B (zh) 於寬頻範圍具有穩定增益之電壓控制型振盪器
KR20010034112A (ko) 자기 바이어스 로드를 갖는 가변 지연 셀
WO1997001216A1 (en) Differential transconductor voltage controlled oscillator
US6750689B2 (en) Method and apparatus for correcting a clock duty cycle in a clock distribution network
US8054139B2 (en) Voltage-controlled oscillator topology
JP2006311561A (ja) 回路、発振器、リング発振器および複数の発振信号を生成する方法
US6559727B2 (en) High-frequency low-voltage multiphase voltage-controlled oscillator
US7386085B2 (en) Method and apparatus for high speed signal recovery
EP0832516B1 (en) Voltage controlled oscillator which is insensitive to power supply voltage noise, with cmos differential delay stages
US6353369B1 (en) Multiphase voltage controlled oscillator with variable gain and range
WO2007084877A2 (en) Phase-locked loop systems and methods
JPH10163757A (ja) 電圧制御発振器
US6163226A (en) Current-controlled p-channel transistor-based ring oscillator
JP2000188527A (ja) 電圧制御発振器
US6472944B2 (en) Voltage controlled oscillator with delay circuits
KR100424174B1 (ko) 페이스 락 루프 회로
US20060140325A1 (en) Integrated CMOS clock generator with a self-biased phase locked loop circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050622

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060719

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term