TWI429199B - 產生參考時脈訊號的方法及資料收發系統 - Google Patents

產生參考時脈訊號的方法及資料收發系統 Download PDF

Info

Publication number
TWI429199B
TWI429199B TW099120274A TW99120274A TWI429199B TW I429199 B TWI429199 B TW I429199B TW 099120274 A TW099120274 A TW 099120274A TW 99120274 A TW99120274 A TW 99120274A TW I429199 B TWI429199 B TW I429199B
Authority
TW
Taiwan
Prior art keywords
frequency
signal
clock signal
phase
clock
Prior art date
Application number
TW099120274A
Other languages
English (en)
Other versions
TW201201516A (en
Inventor
An Chung Chen
Wen Lung Cheng
Wei Yung Chen
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW099120274A priority Critical patent/TWI429199B/zh
Priority to US12/857,754 priority patent/US8571158B2/en
Publication of TW201201516A publication Critical patent/TW201201516A/zh
Application granted granted Critical
Publication of TWI429199B publication Critical patent/TWI429199B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

產生參考時脈訊號的方法及資料收發系統
本發明是有關於一種資料收發系統，且特別是有關於一種產生參考時脈訊號的方法及資料收發系統。
圖1繪示習知積體晶片(integrated chip)之資料收發器(transceiver)架構。其中，資料收發器100包括鎖相迴路單元(Phase Lock Loop，PLL)110、資料發送器(Transmitter，TX)120、具有時脈資料回復(Clock Data Recovery，CDR)功能的資料接收器(Receiver，RX)130等前端電路區塊。此積體晶片還利用一個的石英(crystal)裝置140來產生頻率精確(與目標頻率相差數十ppm)的時脈訊號，用以作為其收發資料時的參考時脈。詳言之，鎖相迴路單元110會使用此參考時脈作為輸入，而產生頻率為參考時脈頻率之倍數的PLL時脈輸出。此PLL時脈即被作為時脈資料回復的參考時脈，而用以產生重新計時(retimed)的資料串流。上述時脈資料回復時所產生的時脈輸出係基於所接收輸入資料串流的基本頻率而產生。此外，上述的PLL時脈也可作為時脈訊號源，而用以發送資料串流(原本沒有伴隨時脈訊號)。
上述PLL時脈之參考頻率的準確性(accuracy)在序列資料傳輸(serial data transmission)中是相當重要的，且僅能容許相當小的頻率誤差。詳言之，此頻率誤差必需滿足給定標準的規格，一般為可允許之最大位元錯誤率(Bit Error Rate，BER)。例如，在通用序列匯流排(Universal Serial Bus，USB)2.0的高速模式(High-Speed Mode，HS Mode)中，所需之PLL時脈頻率的精確度為接收(RX)資料串流之基本頻率的正負500ppm。雖然商用的石英裝置可產生頻率誤差低於正負100ppm的時脈訊號，而可作為理想的時脈訊號源，但這種石英裝置的價格昂貴，且會占據較大的電路板空間。
本發明提供一種產生參考時脈訊號的方法及資料收發系統，可產生頻率精準的參考時脈訊號，而用以收發資料。
本發明提出一種產生參考時脈訊號的資料收發系統，其包括壓控振盪器、鎖相迴路單元及資料接收器。其中，壓控振盪器係用以產生參考時脈訊號。鎖相迴路單元係耦接壓控振盪器，而用以增加參考時脈訊號的時脈頻率，以產生鎖相迴路時脈訊號。資料接收器係耦接鎖相迴路單元及壓控振盪器，用以接收輸入資料串流與鎖相迴路時脈訊號，並將鎖相迴路時脈訊號與此輸入資料串流的時脈訊號比較，據以輸出電壓調整訊號至壓控振盪器，其中壓控振盪器係根據電壓調整訊號調整所產生之參考時脈訊號的時脈頻率，以將鎖相迴路單元產生之鎖相迴路時脈訊號的時脈頻率鎖定至輸入資料串流之時脈訊號的基本頻率。
在本發明之一實施例中，上述之資料接收器包括頻率檢測器及鎖頻控制器。其中，頻率檢測器係用以接收輸入資料串流，並將鎖相迴路時脈訊號的時脈頻率與輸入資料串流之時脈訊號的基本頻率比較，據以產生頻率調整訊號。鎖頻控制器係用以接收頻率調整訊號及鎖相迴路時脈訊號，據以產生電壓調整訊號。
在本發明之一實施例中，上述之頻率比較器係在輸入資料串流之時脈訊號的基本頻率大於鎖相迴路時脈訊號的時脈頻率時，輸出邏輯高的頻率調整訊號；而在輸入資料串流之時脈訊號的基本頻率小於鎖相迴路時脈訊號的時脈頻率時，輸出邏輯低的頻率調整訊號。
在本發明之一實施例中，上述之鎖頻控制器係在接收到邏輯高的頻率調整訊號時，調高電壓調整訊號的數值，以控制壓控振盪器提高參考時脈訊號的時脈頻率；而在接收到邏輯低的頻率調整訊號時，調低電壓調整訊號的數值，以控制壓控振盪器降低參考時脈訊號的時脈頻率。
在本發明之一實施例中，上述之資料接收器包括時脈資料回復電路、框架起點解碼器及鎖頻控制器。其中，時脈資料回復電路係用以接收輸入資料串流及鎖相迴路時脈訊號，並使用此鎖相迴路時脈訊號作為參考時脈，以將所接收的輸入資料串流為重新計時資料串流。框架起點解碼器係用以找出重新計時資料串流之多個框架中每一個框架的框架起點，以產生一個框架起點訊號。鎖頻控制器係用以接收框架起點解碼器所產生之些框架起點訊號及鎖相迴路時脈訊號，並利用鎖相迴路時脈訊號對這些框架起點訊號進行計數，據以產生電壓調整訊號。
在本發明之一實施例中，上述之鎖頻控制器包括將所計數之框架起點訊號的數目與標準值比較，而在此數目小於標準值時，調高電壓調整訊號的數值，以控制壓控振盪器提高參考時脈訊號的時脈頻率；反之，在此數目大於標準值時，調低電壓調整訊號的數值，以控制壓控振盪器降低參考時脈訊號的時脈頻率。
在本發明之一實施例中，上述之壓控振盪器係根據電壓調整訊號，將所產生之參考時脈訊號的時脈頻率提高或降低一個頻率階級。其中，所述的頻率階級為壓控振盪器之頻率增益與電壓變化量的乘積。
在本發明之一實施例中，上述之資料收發系統更包括數位類比轉換器，其係配置於壓控振盪器及資料接收器之間，而用以將資料接收器輸出之電壓調整訊號轉換為電壓變化量，以調整壓控振盪器所產生之參考時脈訊號的時脈訊號。
在本發明之一實施例中，上述之資料收發系統更包括資料發送器，其係耦接鎖相迴路單元，而用以接收輸出資料串流與鎖相迴路時脈訊號，並依據此鎖相迴路時脈訊號發送輸出資料串流。
本發明提出一種產生參考時脈訊號的方法，其係利用壓控振盪器產生參考時脈訊號，並增加此參考時脈訊號的時脈頻率，以產生鎖相迴路時脈訊號。然後，將鎖相迴路時脈訊號與輸入資料串流的時脈訊號比較，據以輸出電壓調整訊號，最後則根據此電壓調整訊號調整壓控振盪器所產生之參考時脈訊號的時脈頻率，以將所產生之鎖相迴路時脈訊號的時脈頻率鎖定至輸入資料串流之時脈訊號的基本頻率。
基於上述，本發明之產生參考時脈訊號的方法及資料收發系統係藉由在積體晶片中配置獨立的壓控振盪器以產生參考時脈訊號，並使用所接收輸入資料串流的時脈訊號校對此參考時脈訊號的頻率。此校對的結果將回饋至壓控振盪器，以調整壓控振盪器所產生之參考時脈訊號的時脈頻率，使得鎖相迴路單元所產生之鎖相迴路時脈訊號的時脈頻率可鎖定至輸入資料串流之時脈訊號的時脈頻率。藉此，本發明可在不使用石英裝置的情況下，獲得頻率精準的鎖相迴路時脈訊號。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明係以一個配置在積體晶片內部的壓控振盪器取代傳統的石英裝置，而用以產生發送資料串流所需的參考時脈訊號。其中，由於半導體製程、偏壓及溫度(Process-Voltage-Temperature，PVT)上的變異都會增加振盪器所產生訊號的頻率誤差，使得振盪器無法使用在序列資料收發器上。為了補償這些因素對於振盪器的影響而讓該振盪器得以應用在積體晶片內，本發明採用一套回饋系統，藉由將所接收資料串流的基本頻率與鎖相迴路單元(Phase Lock Loop，PLL)時脈頻率比較，據以發出頻率調整訊號，以調整振盪器所產生之參考時脈訊號的時脈頻率，進而獲得頻率較為精準的鎖相迴路時脈訊號。以下則舉實施例說明本發明產生參考時脈訊號之資料收發系統的運作方式。
第一實施例
圖2是依照本發明第一實施例所繪示之產生參考時脈訊號之資料收發系統的方塊圖。請參照圖2，本實施例的資料收發系統200包括壓控振盪器210、鎖相迴路單元220及資料接收器230，其功能分述如下：壓控振盪器210係用以產生參考時脈訊號，其例如是一個電阻/電容(RC)振盪器、環型(Ring)振盪器或是電感/電容(LC)振盪器，可產生參考時脈訊號。
鎖相迴路單元220係耦接至壓控振盪器210，而用以利用壓控振盪器210輸出之參考時脈訊號，輸出一預定頻率及相位的鎖相迴路時脈訊號。
在本範例實施例中，鎖相迴路單元220可以數位式之方式實施。舉例來說，圖3是依照本發明第一實施例所繪示之鎖相迴路單元的範例。請參照圖3，鎖相迴路單元300可包含頻率比較器(frequency comparator)302、相位偵測器(phase detector)304、頻率增益暫存器(frequency gain register)306、相位增益暫存器(phase gain register)308、加法多工器(adder MUX)310、減法多工器(substrate MUX)312、加法器314、減法器316、錨暫存器(anchor register)318、數位控制振盪器(Digital Control Oscillator，DCO)320、數位控制暫存器322及控制器324。
另一範例實施例中，鎖相迴路單元220亦可以類比式或數位類比混合之方式實施。舉例來說，圖4是依照本發明第一實施例所繪示之鎖相迴路單元的範例。請參照圖4，鎖相迴路單元400包括相位頻率偵測器(phase frequency detector，PFD)402、電壓充電泵(charge pump，CP)404、迴路濾波器(loop filter，LP)406，以及電壓控制振盪器(voltage controlled oscillator，VCO)408。在本文中，由於鎖相迴路為一本領域人員所熟悉的技術，故在此不再多加贅述。
資料接收器230係耦接鎖相迴路單元220及壓控振盪器210，用以接收由外部傳送而來的輸入資料串流以及由鎖相迴路單元220輸出的鎖相迴路時脈訊號，並將鎖相迴路時脈訊號與此輸入資料串流之時脈訊號比較，據以輸出一個電壓調整訊號至壓控振盪器210，以控制壓控振盪器調整其所產生之參考時脈訊號的時脈頻率。
詳言之，壓控振盪器210例如是根據電壓調整訊號調整其所產生之參考時脈訊號的時脈頻率，而藉由重複上述鎖相迴路單元220產生鎖相迴路時脈訊號、資料接收器130比較時脈訊號，以及壓控振盪器210調整時脈頻率的步驟，最終即可將鎖相迴路單元220所產生之鎖相迴路時脈訊號的時脈頻率鎖定至輸入資料串流之時脈訊號的基本頻率。
需說明的是，對於上述鎖相迴路時脈訊號與輸入資料串流之時脈訊號的比較，本發明提供兩種範例實施例：一種是將鎖相迴路時脈訊號的時脈頻率直接與輸入資料串流之時脈訊號的基本頻率進行比較，以決定是否增減壓控振盪器所產生之參考時脈訊號的時脈頻率；另一種則是計算單位時間內資料串流中多個框架之框架起點的個數，以決定是否增減壓控振盪器所產生之參考時脈訊號的時脈頻率。以下即針對上述兩種方式各舉一個實施例詳細說明。
第二實施例
圖5是依照本發明第二實施例所繪示之產生參考時脈訊號之資料收發系統的方塊圖。圖6是依照本發明第二實施例所繪示之產生參考時脈訊號的方法流程圖。請同時參照圖5及圖6，本實施例的資料收發系統500包括壓控振盪器510、鎖相迴路單元520、資料接收器530、數位類比轉換器540及資料發送器550，其中資料接收器530還包括頻率檢測器532及鎖頻控制器534。以下即使用上述各個元件說明本發明參考時脈訊號產生方法的詳細步驟：首先，利用壓控振盪器510產生參考時脈訊號(步驟S602)。此壓控振盪器510例如是一個電阻/電容(RC)振盪器、環型(Ring)振盪器或是電感/電容(LC)振盪器，可產生參考時脈訊號。而此時壓控振盪器510所產生的參考時脈訊號例如為一預定值，而由後方的電路漸次校正。
接著，利用鎖相迴路單元520增加由壓控振盪器510輸出之參考時脈訊號的時脈頻率f(ref_n)，而產生鎖相迴路時脈訊號f(pll)(步驟S604)，其中f(pll)=M*f(ref_n)，M為一大於1之數值。
然後，由資料接收器530利用頻率檢測器532接收由外部傳送而來的輸入資料串流以及由鎖相迴路單元520傳送而來的鎖相迴路時脈訊號，並將鎖相迴路時脈訊號的時脈頻率與此輸入資料串流之時脈訊號的基本頻率比較，據以產生頻率調整訊號(步驟S606)。詳言之，資料接收器530係利用頻率檢測器532比較鎖相迴路時脈訊號的時脈頻率與此輸入資料串流之時脈訊號後產生頻率調整訊號，藉此使得鎖相迴路時脈訊號的時脈頻率接近輸入資料串流之時脈訊號。其中，此頻率檢測器532可為一旋轉頻率檢測器(Rotational Frequency Detector)、寬頻檢測器(Wide Range Frequency Detector)、差分頻率檢測器(Differential Frequency Detector)或數位二次曲面頻率檢測器(Digital Quadricorrelator Frequency Detector)。
此外，在一實施例中，頻率檢測器532例如是在鎖相迴路時脈訊號的時脈頻率小於輸入資料串流之時脈訊號的基本頻率時，輸出一個邏輯高的頻率調整訊號，以調高頻率；而在鎖相迴路時脈訊號的時脈頻率大於輸入資料串流之時脈訊號的基本頻率時，輸出一個邏輯低的頻率調整訊號，以調低頻率。此外，在另一實施例中，頻率檢測器532例如是藉由輸出一組頻率增加訊號及頻率減少訊號來調整頻率，其中在鎖相迴路時脈訊號的時脈頻率小於輸入資料串流之時脈訊號的基本頻率時，輸出一個邏輯高的頻率增加訊號以及一個邏輯低的頻率減少訊號，以調高頻率；在鎖相迴路時脈訊號的時脈頻率大於輸入資料串流之時脈訊號的基本頻率時，輸出一個邏輯低的頻率增加訊號以及一個邏輯高的頻率減少訊號，以調低頻率。惟，本發明不限於上述兩種方式。
上述的頻率調整訊號係輸出至鎖頻控制器534，而鎖頻控制器534除了接收此頻率調整訊號之外，還接收由鎖相迴路單元520產生的鎖相迴路時脈訊號，並根據此頻率調整訊號及鎖相迴路時脈訊號，產生電壓調整訊號(步驟S608)。
詳言之，鎖頻控制器534例如是在接收到由頻率比較器534輸出之邏輯高的頻率調整訊號時，調高電壓調整訊號的數值，以控制壓控振盪器510提高參考時脈訊號的時脈頻率；而在接收到由頻率比較器534輸出之邏輯低的頻率調整訊號時，調低電壓調整訊號的數值，以控制壓控振盪器510降低參考時脈訊號的時脈頻率。
舉例來說，如圖3所示，鎖頻控制器534例如會產生一個N位元的電壓調整訊號FREQ_D，並依據頻率比較器534輸出之頻率調整訊號增加或減少此電壓調整訊號FREQ_D的數值。
此N位元的電壓調整訊號FREQ_D接著會傳送至數位類比轉換器540，而由類比轉換器540轉換為類比的電壓變化量VA(步驟S610)，而可用以調整壓控振盪器510所產生之參考時脈訊號的時脈頻率。
詳言之，壓控振盪器510係根據數位類比轉換器540輸出的電壓變化量VA，將其所產生之參考時脈訊號的時脈頻率提高或降低一個頻率階級，並輸出調整後的參考時脈訊號(步驟S612)。上述之頻率階級例如是壓控振盪器510之頻率增益Kf與電壓變化量VA的乘積，而上述調整後之參考時脈訊號的時脈頻率f(ref_t_n)即為原時脈頻率f(ref_t_n-1)加上頻率增益Kf與電壓變化量VA的乘積，亦即f(ref_t_n)=f(ref_t_n-1)+Kf*VA。
上述調整後的參考時脈訊號則會輸入鎖相迴路單元520，而再由鎖相迴路單元520增加此調整後之參考時脈訊號的時脈頻率，以產生鎖相迴路時脈訊號(步驟S604)，而藉由重複上述鎖相迴路單元520產生鎖相迴路時脈訊號、資料接收器530比較時脈訊號、數位類比轉換器540轉換電壓調整訊號，以及壓控振盪器510調整時脈頻率的步驟，最終即可將鎖相迴路單元520所產生之鎖相迴路時脈訊號的時脈頻率鎖定至輸入資料串流之時脈訊號的基本頻率，使得此鎖相迴路時脈訊號可作為一個頻率較為精準的時脈訊號源，而提供給資料發送器550據以發送輸出資料串流。
詳言之，資料發送器550係耦接至鎖相迴路單元520，而可接收輸出資料串流以及由鎖相迴路單元520產生的鎖相迴路時脈訊號，而依據此鎖相迴路時脈訊號發送輸出資料串流。
藉由上述的回饋機制，本實施例之鎖相迴路單元520可將其所產生之鎖相迴路時脈訊號的時脈頻率鎖定至輸入資料串流之時脈訊號的基本頻率或其一預定倍數，因此能夠將鎖相迴路時脈訊號的頻率誤差縮減(如100ppm)，進而取代傳統的石英裝置，而作為積體晶片內部的參考訊號源。
第三實施例
另一方面，本發明亦可利用通用序列匯流排(Universal Serial Bus，USB)2.0規格中所定義的框架起點(Start-of-Frame，SOF)代碼(Token)，來比較鎖相迴路時脈訊號與輸入資料串流之時脈訊號，據以調整壓控振盪器所產生之參考時脈訊號的時脈頻率。
圖7是依照本發明第三實施例所繪示之產生參考時脈訊號之資料收發系統的方塊圖。圖8是依照本發明第三實施例所繪示之產生參考時脈訊號的方法流程圖。請同時參照圖7及圖8，本實施例的資料收發系統700包括壓控振盪器710、鎖相迴路單元720、資料接收器730、數位類比轉換器740及資料發送器750，其中資料接收器730還包括時脈資料回復電路732、框架起點解碼器734及鎖頻控制器736。上述各個元件的功能分述如下：首先，利用壓控振盪器710產生參考時脈訊號f(ref_tn)(步驟S802)，而鎖相迴路單元720係耦接至壓控振盪器710，而用以增加由壓控振盪器710輸出之參考時脈訊號的時脈頻率(步驟S804)。其中，壓控振盪器710與鎖相迴路單元720的功能係與第二實施例中的壓控振盪器510與鎖相迴路單元520相同，在此不再贅述。
與第二實施例不同的是，本實施例之資料收發系統700係利用時脈資料回復電路(clock and data recovery circuit)732接收由外部傳送而來的輸入資料串流以及由鎖相迴路單元720產生的鎖相迴路時脈訊號，而使用此鎖相迴路時脈訊號作為參考時脈，將所接收的輸入資料串流轉換為重新計時(Retimed)資料串流(步驟S806)。其中在本範例實施例中，時脈資料回復電路732可為超取樣資料回復電路(oversampling data recovery circuit)，但在另一範例實施例中，其亦可為突發式時脈與資料回復電路(burst-mode clock and data recovery circuit)或其他類型用以將接收資料之時脈及資料還原出來之電路。
接著，由框架起點解碼器734找出此重新計時資料串流之多個框架中每一個框架的框架起點，而產生框架起點訊號(步驟S808)。詳言之，外部USB裝置或USB集線器(Hub)在高速模式下產生或傳輸資料串流時，會在每一個框架的資料封包前頭加入一個框架起點代碼，以供資料接收器判讀各個框架的起點。
舉例來說，圖9是依照本發明第三實施例所繪示之框架起點代碼的波形圖。其中，圖9繪示輸入資料串流900中的框架N與框架N-1，而在這兩個框架之資料封包的前頭，即會分別加入框架起點代碼910、920，以供資料接收器判讀框架N與框架N-1。其中，在本範例實施例中，可依USB 2.0的規格，框架起點代碼510、520之間的間隔為125微秒(micro-second)，而誤差範圍為正負500ppm，但此間隔亦可為225微秒或依不同之規格而設定之，並不以此為限。
本實施例即由鎖頻控制器736接收由框架起點解碼器734所產生的框架起點訊號以及由鎖相迴路單元720產生的鎖相迴路時脈訊號，而利用此鎖相迴路時脈訊號來計數框架起點訊號，據以產生電壓調整訊號(步驟S810)。
詳言之，鎖頻控制器736例如是將其所計數之框架起點訊號的數目與一個標準值比較，而在此數目小於標準值時，即調高電壓調整訊號的數值，以控制壓控振盪器710提高參考時脈訊號的時脈頻率；反之，在此數目大於標準值時，則調低電壓調整訊號的數值，以控制壓控振盪器710降低參考時脈訊號的時脈頻率。
舉例來說，假設標準鎖相迴路時脈訊號的時脈頻率為480百萬赫茲(MHz)，而框架起點代碼之間的間隔為125微秒，則在一個鎖相迴路單元時脈周期內之框架起點代碼的計數應為60000。然而，在實際狀況下，若鎖相迴路時脈訊號的時脈頻率小於480MHz，則在一個鎖相迴路單元時脈周期內之框架起點代碼的計數將會小於60000，此時鎖頻控制器需藉由調高電壓調整訊號的數值，而控制壓控振盪器提高參考時脈訊號的時脈頻率；反之，若鎖相迴路時脈訊號的時脈頻率大於480MHz，則在一個鎖相迴路單元時脈周期內之框架起點代碼的計數將會大於60000，此時鎖頻控制器需藉由調低電壓調整訊號的數值，而控制壓控振盪器降低參考時脈訊號的時脈頻率。藉由上述調整方式，最終即可使得鎖相迴路時脈訊號的時脈頻率趨近於標準狀態下的480 MHz。
此外，如同第二實施例所述，本實施例之鎖頻控制器736例如會產生一個N位元的電壓調整訊號FREQ_D，並依據頻率比較器534輸出之頻率調整訊號增減此電壓調整訊號FREQ_D的數值。接著，由數位類比轉換器740將此電壓調整訊號FREQ_D轉換為類比的電壓變化量VA(步驟S812)，而用以控制壓控振盪器510調整其所產生之參考時脈訊號的時脈頻率(步驟S814)。詳細的調整方式請參照第二實施例，在此不再贅述。
上述調整後的參考時脈訊號則會輸入鎖相迴路單元720，而再由鎖相迴路單元720增加此調整後之參考時脈訊號的時脈頻率，以產生鎖相迴路時脈訊號(步驟S804)，而藉由重複上述鎖相迴路單元720產生鎖相迴路時脈訊號、資料接收器730比較時脈訊號、數位類比轉換器740轉換電壓調整訊號，以及壓控振盪器710調整時脈頻率的步驟，最終即可將鎖相迴路單元720所產生之鎖相迴路時脈訊號的時脈頻率鎖定至輸入資料串流之時脈訊號的基本頻率，使得此鎖相迴路時脈訊號可作為一個頻率精準的時脈訊號源，而提供給資料發送器750據以發送輸出資料串流。
需說明的是，上述第二實施例與第三實施例的架構亦可整合在同一個資料收發系統中，而可藉由偵測框架起點以決定採用何種方式進行調整。其中，當偵測出框架起點時，即採用時脈資料回復電路的路徑，計算單位時間內資料串流中多個框架之框架起點的個數，以決定是否增減壓控振盪器所產生之參考時脈訊號的時脈頻率；反之，則採用頻率檢測器的路徑，將鎖相迴路時脈訊號的時脈頻率直接與輸入資料串流之時脈訊號的基本頻率進行比較，以決定是否增減壓控振盪器所產生之參考時脈訊號的時脈頻率。
綜上所述，本發明之產生參考時脈訊號的方法及資料收發系統係藉由將鎖相迴路單元所產生的鎖相迴路時脈訊號與輸入資料串流之時脈訊號比較，以判斷鎖相迴路時脈訊號是否準確，並藉由回饋機制將判斷結果回授至產生參考時脈訊號的壓控振盪器，藉以調整所產生之參考時脈訊號的時脈頻率。經由多次的比較、回授及調整步驟，最終即可將鎖相迴路時脈訊號的時脈頻率鎖定至輸入資料串流之時脈訊號的基本頻率，並使得鎖相迴路時脈訊號的頻率誤差符合標準規格。據此，本發明即可以一個可配置在積體晶片中的壓控振盪器取代傳統的石英裝置，而降低積體晶片的製作成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．資料收發器
110、220、300、400、520、720．．．鎖相迴路單元
120、550、750．．．資料發送器
130、230、530、730．．．資料接收器
200、500、700．．．資料收發系統
210、510、710．．．壓控振盪器
302．．．頻率比較器
304．．．相位偵測器
306．．．頻率增益暫存器
308．．．相位增益暫存器
310．．．加法多工器
312．．．減法多工器
314．．．加法器
316．．．減法器
318．．．錨暫存器
320．．．數位控制振盪器
322．．．數位控制暫存器
324．．．控制器
402．．．相位頻率偵測器
404．．．電壓充電泵
406．．．迴路濾波器
408．．．電壓控制振盪器
532．．．頻率檢測器
534．．．頻率比較器
534、736．．．鎖頻控制器
540、740．．．數位類比轉換器
732．．．時脈資料回復電路
734．．．框架起點解碼器
900．．．輸入資料串流
910、920．．．框架起點代碼
S602~612．．．本發明第二實施例之產生參考時脈訊號方法的步驟
S802~814．．．本發明第三實施例之產生參考時脈訊號方法的步驟
圖1繪示習知積體晶片之資料收發器的架構。
圖2是依照本發明第一實施例所繪示之產生參考時脈訊號之資料收發系統的方塊圖。
圖3是依照本發明第一實施例所繪示之鎖相迴路單元的範例。
圖4是依照本發明第一實施例所繪示之鎖相迴路單元的範例。
圖5是依照本發明第二實施例所繪示之產生參考時脈訊號之資料收發系統的方塊圖。
圖6是依照本發明第二實施例所繪示之產生參考時脈訊號的方法流程圖。
圖7是依照本發明第三實施例所繪示之產生參考時脈訊號之資料收發系統的方塊圖。
圖8是依照本發明第三實施例所繪示之產生參考時脈訊號的方法流程圖。
圖9是依照本發明第三實施例所繪示之框架起點代碼的波形圖。
200．．．資料收發系統
210．．．壓控振盪器
220．．．鎖相迴路單元
230．．．資料接收器

Claims (16)

  1. 一種產生參考時脈訊號的資料收發系統，包括：一壓控振盪器，用以產生一參考時脈訊號；一鎖相迴路單元，耦接該壓控振盪器，用以增加該參考時脈訊號的一時脈頻率，以產生一鎖相迴路時脈訊號；以及一資料接收器，耦接該鎖相迴路單元及該壓控振盪器，用以接收一輸入資料串流與該鎖相迴路時脈訊號，並將該鎖相迴路時脈訊號與該輸入資料串流之一時脈訊號比較，據以輸出一電壓調整訊號至該壓控振盪器，其中該資料接收器包括：一頻率檢測器，用以接收該輸入資料串流，並比較該鎖相迴路時脈訊號的時脈頻率及該輸入資料串流之該時脈訊號的該基本頻率，據以產生一頻率調整訊號；一時脈資料回復電路，接收該輸入資料串流及該鎖相迴路時脈訊號，並使用該鎖相迴路時脈訊號作為參考時脈，以轉換所接收的該輸入資料串流為一重新計時資料串流；一框架起點解碼器，找出該重新計時資料串流之多個框架中每一框架的一框架起點，以產生一框架起點訊號；以及一鎖頻控制器，接收該框架起點解碼器所產生之該些框架起點訊號及該鎖相迴路時脈訊號，並利用該鎖相迴路時脈訊號計數該些框架起點訊號，據以產生該電壓調整訊 號，其中該壓控振盪器根據該電壓調整訊號調整所產生之該參考時脈訊號的時脈頻率，以將該鎖相迴路單元產生之該鎖相迴路時脈訊號的時脈頻率鎖定至該輸入資料串流之該時脈訊號的一基本頻率，其中當該框架起點訊號沒有被偵測到時，該鎖頻控制器接收該頻率調整訊號及該鎖相迴路時脈訊號，來產生該電壓調整訊號，以決定是否增加或減少該參考時脈訊號的時脈頻率，並且當該框架起點訊號被該框架起點解碼器偵測到時，該鎖頻控制器計數從該輸入資料串流所轉換的該重新計時資料串流中的多個框架的該框架起點的數量，以決定是否增加或減少該參考時脈訊號的時脈頻率。
  2. 如申請專利範圍第1項所述之資料收發系統，其中該頻率比較器包括：在該輸入資料串流之該時脈訊號的該基本頻率大於該鎖相迴路時脈訊號的時脈頻率時，輸出一邏輯高的該頻率調整訊號；以及在該輸入資料串流之該時脈訊號的該基本頻率小於該鎖相迴路時脈訊號的時脈頻率時，輸出一邏輯低的該頻率調整訊號。
  3. 如申請專利範圍第2項所述之資料收發系統，其中該鎖頻控制器包括：在接收到該邏輯高的該頻率調整訊號時，調高該電壓調整訊號的一數值，以控制該壓控振盪器提高該參考時脈 訊號的時脈頻率；以及在接收到該邏輯低的該頻率調整訊號時，調低該電壓調整訊號的該數值，以控制該壓控振盪器降低該參考時脈訊號的時脈頻率。
  4. 如申請專利範圍第1項所述之資料收發系統，其中該鎖頻控制器包括將所計數之該些框架起點訊號的一數目與一標準值比較，其中在該數目小於該標準值時，調高該電壓調整訊號的一數值，以控制該壓控振盪器提高該參考時脈訊號的時脈頻率；以及在該數目大於該標準值時，調低電壓調整訊號的該數值，以控制該壓控振盪器降低該參考時脈訊號的時脈頻率。
  5. 如申請專利範圍第1項所述之資料收發系統，其中該壓控振盪器包括根據該電壓調整訊號，將所產生之該參考時脈訊號的時脈頻率提高或降低一頻率階級。
  6. 如申請專利範圍第5項所述之資料收發系統，其中該頻率階級為該壓控振盪器之一頻率增益與一電壓變化量的乘積。
  7. 如申請專利範圍第6項所述之資料收發系統，更包括：一數位類比轉換器，配置於該壓控振盪器及該資料接收器之間，轉換該資料接收器輸出之該電壓調整訊號為該電壓變化量，以調整該壓控振盪器所產生之該參考時脈訊號的時脈頻率。
  8. 如申請專利範圍第1項所述之資料收發系統，更包括：一資料發送器，耦接該鎖相迴路單元，接收一輸出資料串流與該鎖相迴路時脈訊號，並依據該鎖相迴路時脈訊號發送該輸出資料串流。
  9. 一種產生參考時脈訊號的方法，包括下列步驟：利用一壓控振盪器產生一參考時脈訊號；增加該參考時脈訊號的一時脈頻率，以產生一鎖相迴路時脈訊號；將該鎖相迴路時脈訊號與一輸入資料串流之一時脈訊號比較，據以輸出一電壓調整訊號；以及根據該電壓調整訊號調整該壓控振盪器所產生之該參考時脈訊號的時脈頻率，以將所產生之該鎖相迴路時脈訊號的時脈頻率鎖定至該輸入資料串流之該時脈訊號的一基本頻率，其中將該鎖相迴路時脈訊號與該輸入資料串流之該時脈訊號比較，據以輸出該電壓調整訊號的步驟包括：接收該輸入資料串流，並比較該鎖相迴路時脈訊號的時脈頻率及該輸入資料串流之該時脈訊號的該基本頻率，據以產生一頻率調整訊號；接收該輸入資料串流及該鎖相迴路時脈訊號，並使用該鎖相迴路時脈訊號作為參考時脈，以轉換所接收的該輸入資料串流為一重新計時資料串流；找出該重新計時資料串流之多個框架中每一框架的 一框架起點，以產生一框架起點訊號；以及接收該些框架起點訊號及該鎖相迴路時脈訊號，並利用該鎖相迴路時脈訊號計數該些框架起點訊號，據以產生該電壓調整訊號，其中當該框架起點訊號沒有被偵測時，該頻率調整訊號及該鎖相迴路時脈訊號會被接收，以產生該電壓調整訊號來決定是否增加或減少參考時脈訊號的時脈頻率，並且當該框架起點訊號被偵測時，在該輸入資料串流所轉換的該重新計時資料串流中的多個框架的該框架起點的數量會被計數，以決定是否增加或減少參考時脈訊號的該時脈頻率。
  10. 如申請專利範圍第9項所述之方法，其中比較該鎖相迴路時脈訊號的時脈頻率及該輸入資料串流之該時脈訊號的該基本頻率，據以產生該頻率調整訊號的步驟包括：在該輸入資料串流之該時脈訊號的該基本頻率大於該鎖相迴路時脈訊號的時脈頻率時，輸出一邏輯高的該頻率調整訊號；以及在該輸入資料串流之該時脈訊號的該基本頻率小於該鎖相迴路時脈訊號的時脈頻率時，輸出一邏輯低的該頻率調整訊號。
  11. 如申請專利範圍第10項所述之方法，其中接收該頻率調整訊號及該鎖相迴路時脈訊號，以產生該電壓調整訊號的步驟包括：在接收到該邏輯高的該頻率調整訊號時，調高該電壓 調整訊號的一數值，以控制該壓控振盪器提高該參考時脈訊號的時脈頻率；以及在接收到該邏輯低的該頻率調整訊號時，調低該電壓調整訊號的該數值，以控制該壓控振盪器降低該參考時脈訊號的時脈頻率。
  12. 如申請專利範圍第9項所述之方法，其中利用該鎖相迴路時脈訊號計數該些框架起點訊號，據以產生該電壓調整訊號的步驟包括：將所計數之該些框架起點訊號的一數目與一標準值比較；在該數目小於該標準值時，調高該電壓調整訊號的一數值，以控制該壓控振盪器提高該參考時脈訊號的時脈頻率；以及在該數目大於該標準值時，調低電壓調整訊號的該數值，以控制該壓控振盪器降低該參考時脈訊號的時脈頻率。
  13. 如申請專利範圍第9項所述之方法，其中根據該電壓調整訊號調整該壓控振盪器所產生之該參考時脈訊號的時脈頻率的步驟包括：根據該電壓調整訊號，將該壓控振盪器所產生之該參考時脈訊號的時脈頻率提高或降低一頻率階級。
  14. 如申請專利範圍第13項所述之方法，其中該頻率階級為該壓控振盪器之一頻率增益與一電壓變化量的乘積。
  15. 如申請專利範圍第14項所述之方法，其中在將該 鎖相迴路時脈訊號與該輸入資料串流之該時脈訊號比較，據以輸出該電壓調整訊號的步驟之後，更包括：轉換該電壓調整訊號為該電壓變化量，以調整該壓控振盪器所產生之該參考時脈訊號的時脈頻率。
  16. 如申請專利範圍第14項所述之方法，其中在根據該電壓調整訊號調整該壓控振盪器所產生之該參考時脈訊號的時脈頻率，以將所產生之該鎖相迴路時脈訊號的時脈頻率鎖定至該輸入資料串流之該時脈訊號的該基本頻率的步驟之後，更包括：依據該鎖相迴路時脈訊號發送一輸出資料串流。
TW099120274A 2010-06-22 2010-06-22 產生參考時脈訊號的方法及資料收發系統 TWI429199B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099120274A TWI429199B (zh) 2010-06-22 2010-06-22 產生參考時脈訊號的方法及資料收發系統
US12/857,754 US8571158B2 (en) 2010-06-22 2010-08-17 Method and data transceiving system for generating reference clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099120274A TWI429199B (zh) 2010-06-22 2010-06-22 產生參考時脈訊號的方法及資料收發系統

Publications (2)

Publication Number Publication Date
TW201201516A TW201201516A (en) 2012-01-01
TWI429199B true TWI429199B (zh) 2014-03-01

Family

ID=45328670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120274A TWI429199B (zh) 2010-06-22 2010-06-22 產生參考時脈訊號的方法及資料收發系統

Country Status (2)

Country Link
US (1) US8571158B2 (zh)
TW (1) TWI429199B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755479B2 (en) * 2011-11-04 2014-06-17 Broadcom Corporation Minimization of spurs generated from a free running oscillator
CN102769455B (zh) * 2012-07-25 2014-08-13 苏州亮智科技有限公司 高速输入输出接口及其接收电路
TWI505205B (zh) * 2012-12-04 2015-10-21 Inst Information Industry 回饋系統、回饋方法以及其記錄媒體
TWI476563B (zh) * 2012-12-04 2015-03-11 Himax Tech Ltd 資料恢復裝置及方法
TWI484318B (zh) * 2013-02-07 2015-05-11 Phison Electronics Corp 時脈資料回復電路模組及資料回復時脈的產生方法
WO2014199477A1 (ja) * 2013-06-13 2014-12-18 Quadrac株式会社 非接触通信装置
US10263720B2 (en) 2013-09-11 2019-04-16 Audio-Technica U.S., Inc. Maintaining clock synchronization in a digital network without continuous transmission
US9025713B2 (en) 2013-10-04 2015-05-05 M31 Technology Corporation Method for portable device processing data based on clock extracted from data from host
KR101445360B1 (ko) * 2013-11-28 2014-10-01 동국대학교 산학협력단 클럭 및 데이터 복원 회로의 전원 전압을 제어하는 장치 및 제어하는 방법
US20160127122A1 (en) * 2014-11-04 2016-05-05 Maxlinear, Inc. Quadricorrelator carrier frequency tracking
US9559834B1 (en) * 2015-01-26 2017-01-31 Altera Corporation Multi-rate transceiver circuitry
US9740580B2 (en) 2015-06-23 2017-08-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for serial data transfer margin increase
US9817716B2 (en) 2015-07-16 2017-11-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for retaining non-converged data sets for additional processing
KR102510515B1 (ko) * 2016-03-07 2023-03-16 삼성전자주식회사 Sof 패턴에 기초하여 분석된 수신 특성을 참조하여 데이터를 디코딩하도록 구성되는 통신 회로 칩 및 전자 장치
TWI598737B (zh) * 2017-01-20 2017-09-11 群聯電子股份有限公司 參考時脈訊號產生方法、記憶體儲存裝置及連接介面單元
US11509411B2 (en) * 2020-03-18 2022-11-22 Wipro Limited Method and system for correcting clock skew using precision time protocol

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0898054A (ja) 1994-09-27 1996-04-12 Texas Instr Japan Ltd 同期クロック発生回路および静止画像生成装置
US6556250B1 (en) 1999-08-10 2003-04-29 General Instrument Corporation Method and apparatus for providing a timing signal with high frequency accuracy in video equipment for supporting an on-screen display in the absence of a video signal
CN1324835C (zh) 2002-04-11 2007-07-04 美国快捷半导体有限公司 使用初始化序列的时钟恢复pll
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
DE10260713B4 (de) * 2002-12-23 2005-05-04 Infineon Technologies Ag Digital steuerbarer Oszillator
JP4812066B2 (ja) * 2003-10-09 2011-11-09 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2007094931A (ja) 2005-09-30 2007-04-12 Nec Electronics Corp 補正クロック発生回路及びそれを備えるｕｓｂデバイス
CN1955949B (zh) * 2005-10-24 2010-05-26 瑞昱半导体股份有限公司 通用串行总线装置
CN101179371B (zh) 2006-11-09 2010-04-07 大唐移动通信设备有限公司 提取全球定位系统同步时钟的时钟锁相方法及时钟锁相环
TWI357721B (en) * 2008-03-06 2012-02-01 Holtek Semiconductor Inc Oscillation tuning circuit and method
US20120051479A1 (en) * 2008-05-14 2012-03-01 Pixart Imaging Inc. Clock frequency adjusting circuit and clock frequency adjusting method thereof
US8451971B2 (en) 2008-05-30 2013-05-28 Mediatek Inc. Communication systems, clock generation circuits thereof, and method for generating clock signal
JP2010165403A (ja) * 2009-01-14 2010-07-29 Zoom Corp マルチトラックレコーダ、及び複数台のマルチトラックレコーダによる同期録音方法
TWI410806B (zh) * 2009-10-16 2013-10-01 Elan Microelectronics Corp A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet

Also Published As

Publication number Publication date
TW201201516A (en) 2012-01-01
US8571158B2 (en) 2013-10-29
US20110311012A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
TWI429199B (zh) 產生參考時脈訊號的方法及資料收發系統
US10263761B2 (en) Clock and data recovery having shared clock generator
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
US8253454B2 (en) Phase lock loop with phase interpolation by reference clock and method for the same
US7542533B2 (en) Apparatus and method for calibrating the frequency of a clock and data recovery circuit
CN102315849B (zh) 产生参考时钟信号的方法及数据收发系统
US7719329B1 (en) Phase-locked loop fast lock circuit and method
TWI381646B (zh) 鎖相迴路之迴路頻寬控制裝置及迴路頻寬控制方法
CN105634481B (zh) 一种应用于分数分频锁相环的低杂散线性化电路结构
US20050156677A1 (en) Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method
US8283984B2 (en) Method and apparatus of phase locking for reducing clock jitter due to charge leakage
US8090335B1 (en) Method and apparatus for an adaptive step frequency calibration
TWI451228B (zh) 時脈產生器及產生時脈信號的方法
US20230246801A1 (en) Clock and data recovery circuit and a display apparatus having the same
JP2011040943A (ja) 位相ロックループ回路
US7724093B2 (en) Phase locked loop with two-step control
TWI478501B (zh) 收發裝置、其壓控震盪裝置與其控制方法
EP1573920B1 (en) Low lock time delay locked loops using time cycle suppressor
US20090009224A1 (en) Multiphase DLL using 3-edge phase detector for wide-range operation
CN203775188U (zh) 时钟发生器
TWI679850B (zh) 一種訊號處理系統及其方法
JP7174271B2 (ja) 位相同期回路、送受信回路及び集積回路
TWI593237B (zh) 頻率控制電路，頻率控制方法以及鎖相迴路電路
CN118074710A (zh) 用于频率合成的数字锁相环和相关的合并占空比校准方案
TWI450493B (zh) 接收器與動態調整接收器靈敏度的方法